JPH04114221A - コンピュータに於けるキースイツチ入力部の異常検出方法 - Google Patents
コンピュータに於けるキースイツチ入力部の異常検出方法Info
- Publication number
- JPH04114221A JPH04114221A JP2235077A JP23507790A JPH04114221A JP H04114221 A JPH04114221 A JP H04114221A JP 2235077 A JP2235077 A JP 2235077A JP 23507790 A JP23507790 A JP 23507790A JP H04114221 A JPH04114221 A JP H04114221A
- Authority
- JP
- Japan
- Prior art keywords
- input
- pull
- key switch
- resistor
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 7
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、コンピュータに於けるキースイッチ入力部
の異常検出方法に関するものであり、特に、キースイッ
チ入力部の短絡及びプルアップ抵抗の故障を検出できる
ようにしたコンピュータに於けるキースイッチ入力部の
異常検出方法に関するものである。
の異常検出方法に関するものであり、特に、キースイッ
チ入力部の短絡及びプルアップ抵抗の故障を検出できる
ようにしたコンピュータに於けるキースイッチ入力部の
異常検出方法に関するものである。
［従来の技術］
従来、ワンチップマイクロコンピュータ等ヲ使用した情
報処理装置に於ては、キースイッチによる人力の異常を
別紙添付図面の第１Ｉ ［’２＋に示すフローチャート
に従って行なっており、第５図の回路ブロック図を参照
して説明する。先ず、異常検出プログラムの開始（ステ
ップ／Ｏ１）後にワンチップマイクロコンピュータ（＋
）がＩ／Ｏボート（２）の値を読み込む（ステップ／Ｏ
２）。ここで、キースイッチ（３）に異常がなくオフの
状態であれば、プルアップ抵抗（４）を介して電源（５
）の１ｕ圧がＩ／Ｏボート（２）に印加され、ボート値
はｌｌｉになる。又、牛−スイッチ（３）が異常をきた
し、電源（５）とグラウンド（６）とが導通するとボー
ト値はＬｏｖになる。依って、ステップ／Ｏ３に於て前
記ボート値を判断し、Ｈｉの場合はステップ／Ｏ４から
メインの処理フ゛ロク゛ラムに移行する。一方、ステッ
プ／Ｏ３にてポート値が１．Ｏｖのときはステップ／Ｏ
５に進み、コンピュータの動作停止やデイスプレィ表示
或１ま警報装置の駆動によって装置の誤動作を防止する
エラー処理を行う。
報処理装置に於ては、キースイッチによる人力の異常を
別紙添付図面の第１Ｉ ［’２＋に示すフローチャート
に従って行なっており、第５図の回路ブロック図を参照
して説明する。先ず、異常検出プログラムの開始（ステ
ップ／Ｏ１）後にワンチップマイクロコンピュータ（＋
）がＩ／Ｏボート（２）の値を読み込む（ステップ／Ｏ
２）。ここで、キースイッチ（３）に異常がなくオフの
状態であれば、プルアップ抵抗（４）を介して電源（５
）の１ｕ圧がＩ／Ｏボート（２）に印加され、ボート値
はｌｌｉになる。又、牛−スイッチ（３）が異常をきた
し、電源（５）とグラウンド（６）とが導通するとボー
ト値はＬｏｖになる。依って、ステップ／Ｏ３に於て前
記ボート値を判断し、Ｈｉの場合はステップ／Ｏ４から
メインの処理フ゛ロク゛ラムに移行する。一方、ステッ
プ／Ｏ３にてポート値が１．Ｏｖのときはステップ／Ｏ
５に進み、コンピュータの動作停止やデイスプレィ表示
或１ま警報装置の駆動によって装置の誤動作を防止する
エラー処理を行う。
尚、第５図中（７）はＩ／Ｏポート（２）の入力容量並
ヒニ配線パターン容ｆｉｔによるＣ成分である。
ヒニ配線パターン容ｆｉｔによるＣ成分である。
［発明が解決しようとする課題］
前述した従来の異常検出方法は、キースイッチの短絡を
検出するが、プルアップ抵抗の異常は検出できない。前
記プルアップ抵抗に断線等の異常をきたした場合は、キ
ースイッチ入力信号のレベルや立上がりが不安定になり
、コンピュータが誤動作することが多い。
検出するが、プルアップ抵抗の異常は検出できない。前
記プルアップ抵抗に断線等の異常をきたした場合は、キ
ースイッチ入力信号のレベルや立上がりが不安定になり
、コンピュータが誤動作することが多い。
そこで、キースイッチの異常と共にプルアップ抵抗の故
障を検出してコンピュータの不安定動作や誤動作の虞れ
の発生を即時に検知できるようにするために解決すべき
技術的課題が生じてくるのであり、本発明は該課題を解
決することを目的とする。
障を検出してコンピュータの不安定動作や誤動作の虞れ
の発生を即時に検知できるようにするために解決すべき
技術的課題が生じてくるのであり、本発明は該課題を解
決することを目的とする。
［課題を解決するための手段］
この発明は、上記目的を達成するため（こ提案せられた
ものであり、Ｉ／Ｏボートにキースイッチ等の入力部を
接続し、該入力部にプルレア゛）ブ抵抗を介して電源電
圧を印加したコンピュータに於て、前記入力部の入力操
作によりＩ／Ｏボート１こ入力される信号のＬｏｗから
旧への立上がり時間と、前記プルアップ抵抗が断線した
場合の立」二かり時間との範囲内に電圧読み込みの待機
時間を設定すると共に、前記Ｉ／Ｏポートからｌ、ＯＷ
倍信号出力した後に入力状態とし、前記待機時間経過後
に入力レベルを読み込み、該レベルがＬｏｖのときは前
記プルアップ抵抗或はキースイッチの異常と判定するフ
ンピユータに於けるキースイッチ入力部の異常検出方法
を提供せんとするものである。
ものであり、Ｉ／Ｏボートにキースイッチ等の入力部を
接続し、該入力部にプルレア゛）ブ抵抗を介して電源電
圧を印加したコンピュータに於て、前記入力部の入力操
作によりＩ／Ｏボート１こ入力される信号のＬｏｗから
旧への立上がり時間と、前記プルアップ抵抗が断線した
場合の立」二かり時間との範囲内に電圧読み込みの待機
時間を設定すると共に、前記Ｉ／Ｏポートからｌ、ＯＷ
倍信号出力した後に入力状態とし、前記待機時間経過後
に入力レベルを読み込み、該レベルがＬｏｖのときは前
記プルアップ抵抗或はキースイッチの異常と判定するフ
ンピユータに於けるキースイッチ入力部の異常検出方法
を提供せんとするものである。
［作用］
コンピユー・夕はキースイッチ等の入力部が接続された
！／Ｏポートを出力状態にセットし、Ｉ、ＯＷ比出力す
る。これにより前記入力部の電位は１、ＯＷになる。続
いて前記Ｉ／Ｏポートは入力状態にセットされ、入力部
に印加される電位は、プルアップ抵抗値並びに配線パタ
ーン容量及びＩ／Ｏボートの入力容量による時定数に伴
なって上昇し、スレッショルド電圧を越えてＨｉになる
。
！／Ｏポートを出力状態にセットし、Ｉ、ＯＷ比出力す
る。これにより前記入力部の電位は１、ＯＷになる。続
いて前記Ｉ／Ｏポートは入力状態にセットされ、入力部
に印加される電位は、プルアップ抵抗値並びに配線パタ
ーン容量及びＩ／Ｏボートの入力容量による時定数に伴
なって上昇し、スレッショルド電圧を越えてＨｉになる
。
前記コンピュータは、前記Ｌｏｗから１１１への立上が
り時間と、プルアップ抵抗が断線した場合に遅延される
立上がり時間との間に待機時間を設定し、該待機時間経
過後に入力電圧を読み込む。従って、この入力電圧は、
前記プルアップ抵抗並びにキースイッチ等の入力部が正
常であればｌｌｉであり、短絡等の異常をきたした場合
はＬｏｗになり、入力部並びにプルアップ抵抗の故障の
有無が判定される。
り時間と、プルアップ抵抗が断線した場合に遅延される
立上がり時間との間に待機時間を設定し、該待機時間経
過後に入力電圧を読み込む。従って、この入力電圧は、
前記プルアップ抵抗並びにキースイッチ等の入力部が正
常であればｌｌｉであり、短絡等の異常をきたした場合
はＬｏｗになり、入力部並びにプルアップ抵抗の故障の
有無が判定される。
［実施例］
以下、この発明の一実施例を別紙添付図面の第１図乃至
第３図に従って詳述する。第１図はキースイッチ入力部
の異常検出方法のフローチャートであり、第２図のタイ
ミングチャートと、従来例で説明した第５図の回路図を
参照して説明する。
第３図に従って詳述する。第１図はキースイッチ入力部
の異常検出方法のフローチャートであり、第２図のタイ
ミングチャートと、従来例で説明した第５図の回路図を
参照して説明する。
先ず、開始（ステップ２０１）に伴なって第５図に示す
Ｉ／Ｏボート（２）を「出力」にセットする（ステップ
２０２）。続いてＩ／Ｏポー＋−（２）にＬｏｗを出力
しくステップ２０３）、その後にＩ／Ｏボート（２）を
「入力」にセットする（ステップ２０４）。
Ｉ／Ｏボート（２）を「出力」にセットする（ステップ
２０２）。続いてＩ／Ｏポー＋−（２）にＬｏｗを出力
しくステップ２０３）、その後にＩ／Ｏボート（２）を
「入力」にセットする（ステップ２０４）。
これにより、電源（５）からプルアップ抵抗（４）を通
じて電流が流れ、Ｉ／Ｏボート（２）の電圧が」二昇す
る。
じて電流が流れ、Ｉ／Ｏボート（２）の電圧が」二昇す
る。
このとき、第５図に示すように、Ｉ／Ｏボート（２）の
入力部ｌｉｔ並びに配線パターン容１’ｉｔによるＣ成
分（７）が存在するので、前記電圧はプルアップ抵抗（
４）とＣ成分（７）とによる充電カーブに従って上昇す
る。
入力部ｌｉｔ並びに配線パターン容１’ｉｔによるＣ成
分（７）が存在するので、前記電圧はプルアップ抵抗（
４）とＣ成分（７）とによる充電カーブに従って上昇す
る。
そして、前記電圧がＩ／Ｏボート（２）の入力状態に於
けるスレッショルド電圧を越えｌｌｉレベルになるのに
要する時間は、例えばプルアップ抵抗鎖体１）／ＯにΩ
、Ｃ成分（ＣＩ） ＝ １２．５ｐＦ、スレッショルド
電圧（Ｖｃ）＝ ２Ｖ、電源電圧（νｃｃ）＝３Ｊ Ｖ
とすると、 又、プルアップ抵抗（４）が断線した場合に、Ｉ／Ｏボ
ート（２）の電圧がＨｉレベルに達するまでの時間は、
前記Ｉ／Ｏボート（２）の入力漏れ電流を１μＡとする
と Ｔｎｐ）：Ｎ＝ Ｃ・Ｖｃ／ ｉ ＝ ２５１１ Ｍに
なる。
けるスレッショルド電圧を越えｌｌｉレベルになるのに
要する時間は、例えばプルアップ抵抗鎖体１）／ＯにΩ
、Ｃ成分（ＣＩ） ＝ １２．５ｐＦ、スレッショルド
電圧（Ｖｃ）＝ ２Ｖ、電源電圧（νｃｃ）＝３Ｊ Ｖ
とすると、 又、プルアップ抵抗（４）が断線した場合に、Ｉ／Ｏボ
ート（２）の電圧がＨｉレベルに達するまでの時間は、
前記Ｉ／Ｏボート（２）の入力漏れ電流を１μＡとする
と Ｔｎｐ）：Ｎ＝ Ｃ・Ｖｃ／ ｉ ＝ ２５１１ Ｍに
なる。
第２図は前述した動作を示すタイミングチャートであり
、前述したステップ２０３にてＩ／Ｏポート（２）出力
をＬｏｗとし、ステップ２０４でＩ／Ｏポート（２）を
１入力」にセットすると、プルアップ抵抗（４）並びに
キースイッチ（３）が共に異常がない場合は、ＴＩｏＫ
で示すように１入力」セット後１１７ｎｓｃｃでスレッ
ショルド電圧（Ｖｃ）を越えてＨｉレベルになる。一方
、キースイッチ（３）が短絡している場合は、電圧は−
Ｌ昇せず、−点鎖線で示すようにＬｏｗレベルの状態を
継続する。又、キースイッチ（３）が異常なく、プルア
ップ抵抗（４）に異常をきたした場合は、ＴＯＰＥＮで
示すように電圧は緩やかに上昇し、スレッショルド電圧
（Ｖｃ）に達するのに２５μ東を要する。
、前述したステップ２０３にてＩ／Ｏポート（２）出力
をＬｏｗとし、ステップ２０４でＩ／Ｏポート（２）を
１入力」にセットすると、プルアップ抵抗（４）並びに
キースイッチ（３）が共に異常がない場合は、ＴＩｏＫ
で示すように１入力」セット後１１７ｎｓｃｃでスレッ
ショルド電圧（Ｖｃ）を越えてＨｉレベルになる。一方
、キースイッチ（３）が短絡している場合は、電圧は−
Ｌ昇せず、−点鎖線で示すようにＬｏｗレベルの状態を
継続する。又、キースイッチ（３）が異常なく、プルア
ップ抵抗（４）に異常をきたした場合は、ＴＯＰＥＮで
示すように電圧は緩やかに上昇し、スレッショルド電圧
（Ｖｃ）に達するのに２５μ東を要する。
従って、ステップ２０４から１１７ｎｓｅｃ経過後であ
って、２５μ東以前にＩ／Ｏボート（２）の入力電圧を
読み込めば、プルアップ抵抗（４）の断線及びキースイ
ッチ（３）の短絡等の故障を検出することができる。
って、２５μ東以前にＩ／Ｏボート（２）の入力電圧を
読み込めば、プルアップ抵抗（４）の断線及びキースイ
ッチ（３）の短絡等の故障を検出することができる。
従って、前述した時間内に入力電圧を読み込むように待
機時間を設定し、設定時間経過後に第１図に示すステッ
プ２０５からステップ２０６に進みボート値を読み込む
。そして、前記入力電圧が１１ｉであればステップ２０
７から２０８を経てメインの処理プログラムへ移行する
。又、入力端子がＬｏｗのときはステップ２０７からス
テップ２０９へ進み、警告、エラー表示等のエラー処理
を行う。
機時間を設定し、設定時間経過後に第１図に示すステッ
プ２０５からステップ２０６に進みボート値を読み込む
。そして、前記入力電圧が１１ｉであればステップ２０
７から２０８を経てメインの処理プログラムへ移行する
。又、入力端子がＬｏｗのときはステップ２０７からス
テップ２０９へ進み、警告、エラー表示等のエラー処理
を行う。
第３図は他の実施例を示し、入力ボート（８）と出力ボ
ート（９）とが分離したマイクロコンピュータ（ｉｏ）
の回路であり、出力ボート（９）に接続したトランジス
タ（１１）のフレフタ（０にプルアップ抵抗（４）を介
して電源（５）を供給している。この場合のフローチャ
ートの図示は省略するが、第１図に示したものからステ
ップ２０２とステップ２０４とを省き、ステップ２０３
の「ボート」を１出力ボート」、ステップ２０５の「ボ
ート」を１入カポート」と読替えるものとする。
ート（９）とが分離したマイクロコンピュータ（ｉｏ）
の回路であり、出力ボート（９）に接続したトランジス
タ（１１）のフレフタ（０にプルアップ抵抗（４）を介
して電源（５）を供給している。この場合のフローチャ
ートの図示は省略するが、第１図に示したものからステ
ップ２０２とステップ２０４とを省き、ステップ２０３
の「ボート」を１出力ボート」、ステップ２０５の「ボ
ート」を１入カポート」と読替えるものとする。
尚、この発明は、この発明の精神を逸脱しない限り種々
の改変を為す！１［ができ、そして、この発明が該改変
せられたものに及ぶことは当然である。
の改変を為す！１［ができ、そして、この発明が該改変
せられたものに及ぶことは当然である。
し発明の効果］
この発明は、上記一実施例に詳述したように、キースイ
ッチ等の入力部の異常のみならず、該入力部のプルアッ
プ抵抗の故１（Ｏも検知する。そして、ワンチップマイ
クロコンピュータのＩ／Ｏポートを利用した装置に於て
は、ハードウェアを変更することなくソフトウェアのみ
によって容易に誤動作及び不安定動作の防１１二にｉ″
１献でき、信頼性の向］−に寄与できる。
ッチ等の入力部の異常のみならず、該入力部のプルアッ
プ抵抗の故１（Ｏも検知する。そして、ワンチップマイ
クロコンピュータのＩ／Ｏポートを利用した装置に於て
は、ハードウェアを変更することなくソフトウェアのみ
によって容易に誤動作及び不安定動作の防１１二にｉ″
１献でき、信頼性の向］−に寄与できる。
第１図乃至第３図は本発明の一実施例を示し、第１図は
キースイッチ入力部の異常検出方法のフローチャート、
第２図は同タイミングチャートであり、第３図は他の実
施例を示し、入力ボートと出力ポートが異なる場合のキ
ースイッチ入力部の回路図である。第４図及び第５図は
従来例を示し、第４図は異常検出方法のフローチャート
、第５図はキースイッチ入力部の回路図である。 （＋）・・・・・・ワンチップマイクロコンピュータ（
２）・・・・・・Ｉ／Ｏポート （３）・・・・・・
キースイッチ（４）・・・・・・プルアップ抵抗 （５
）・・・・・・電源第４図
キースイッチ入力部の異常検出方法のフローチャート、
第２図は同タイミングチャートであり、第３図は他の実
施例を示し、入力ボートと出力ポートが異なる場合のキ
ースイッチ入力部の回路図である。第４図及び第５図は
従来例を示し、第４図は異常検出方法のフローチャート
、第５図はキースイッチ入力部の回路図である。 （＋）・・・・・・ワンチップマイクロコンピュータ（
２）・・・・・・Ｉ／Ｏポート （３）・・・・・・
キースイッチ（４）・・・・・・プルアップ抵抗 （５
）・・・・・・電源第４図
Claims (1)
- Ｉ／Ｏポートにキースイッチ等の入力部を接続し、該入
力部にプルアップ抵抗を介して電源電圧を印加したコン
ピュータに於て、前記入力部の入力操作によりＩ／Ｏポ
ートに入力される信号のＬｏｗからＨｉへの立上がり時
間と、前記プルアップ抵抗が断線した場合の立上がり時
間との範囲内に電圧読み込みの待機時間を設定すると共
に、前記Ｉ／ＯポートからＬｏｗ信号を出力した後に入
力状態とし、前記待機時間経過後に入力レベルを読み込
み、該レベルがＬｏｗのときは前記プルアップ抵抗或は
キースイッチの異常と判定するコンピュータに於けるキ
ースイッチ入力部の異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235077A JP2979605B2 (ja) | 1990-09-05 | 1990-09-05 | コンピュータに於けるキースイツチ入力部の異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235077A JP2979605B2 (ja) | 1990-09-05 | 1990-09-05 | コンピュータに於けるキースイツチ入力部の異常検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04114221A true JPH04114221A (ja) | 1992-04-15 |
| JP2979605B2 JP2979605B2 (ja) | 1999-11-15 |
Family
ID=16980724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2235077A Expired - Fee Related JP2979605B2 (ja) | 1990-09-05 | 1990-09-05 | コンピュータに於けるキースイツチ入力部の異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979605B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06149421A (ja) * | 1992-11-04 | 1994-05-27 | Fujitsu Ten Ltd | プルアップ型入力回路 |
| JP2015184897A (ja) * | 2014-03-24 | 2015-10-22 | ファナック株式会社 | マトリクス形キー入力インタフェース |
| US11049336B1 (en) | 2020-04-20 | 2021-06-29 | Geotab Inc. | Shared vehicle communication management |
| US20210327013A1 (en) * | 2020-04-20 | 2021-10-21 | Geotab Inc. | Shared vehicle i/o expander method |
| US11210612B2 (en) | 2020-04-20 | 2021-12-28 | Geotab Inc. | Method for shared vehicle maintenance and recovery |
| US11314901B2 (en) | 2020-04-20 | 2022-04-26 | Geotab Inc. | Method for shared vehicle misuse management |
| US11427140B2 (en) | 2020-04-20 | 2022-08-30 | Geotab Inc. | Shared vehicle I/O expander |
| US11537955B2 (en) | 2020-04-20 | 2022-12-27 | Geotab Inc. | Device for shared vehicle utilization management |
| US11605032B2 (en) | 2020-04-20 | 2023-03-14 | Geotab Inc. | System for shared vehicle maintenance and recovery |
| US11605031B2 (en) | 2020-04-20 | 2023-03-14 | Geotab Inc. | System for shared vehicle utilization management |
| US11613265B2 (en) | 2020-04-20 | 2023-03-28 | Geotab Inc. | Device for shared vehicle maintenance and recovery |
-
1990
- 1990-09-05 JP JP2235077A patent/JP2979605B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06149421A (ja) * | 1992-11-04 | 1994-05-27 | Fujitsu Ten Ltd | プルアップ型入力回路 |
| JP2015184897A (ja) * | 2014-03-24 | 2015-10-22 | ファナック株式会社 | マトリクス形キー入力インタフェース |
| US11049336B1 (en) | 2020-04-20 | 2021-06-29 | Geotab Inc. | Shared vehicle communication management |
| US11055638B1 (en) | 2020-04-20 | 2021-07-06 | Geotab Inc. | Method for shared vehicle utilization management |
| US11107304B1 (en) | 2020-04-20 | 2021-08-31 | Geotab Inc. | Method for sharing and monitoring vehicles |
| US20210327013A1 (en) * | 2020-04-20 | 2021-10-21 | Geotab Inc. | Shared vehicle i/o expander method |
| US11210612B2 (en) | 2020-04-20 | 2021-12-28 | Geotab Inc. | Method for shared vehicle maintenance and recovery |
| US11314901B2 (en) | 2020-04-20 | 2022-04-26 | Geotab Inc. | Method for shared vehicle misuse management |
| US11361596B2 (en) | 2020-04-20 | 2022-06-14 | Geotab Inc. | Method for shared vehicle storage management |
| US11427140B2 (en) | 2020-04-20 | 2022-08-30 | Geotab Inc. | Shared vehicle I/O expander |
| US11537955B2 (en) | 2020-04-20 | 2022-12-27 | Geotab Inc. | Device for shared vehicle utilization management |
| US11605032B2 (en) | 2020-04-20 | 2023-03-14 | Geotab Inc. | System for shared vehicle maintenance and recovery |
| US11605031B2 (en) | 2020-04-20 | 2023-03-14 | Geotab Inc. | System for shared vehicle utilization management |
| US11613265B2 (en) | 2020-04-20 | 2023-03-28 | Geotab Inc. | Device for shared vehicle maintenance and recovery |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979605B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2149616C (en) | Control interface for customer replaceable fan unit | |
| KR100190479B1 (ko) | 전기/전자스위치의기능감시장치 | |
| EP2817642B1 (en) | Method and apparatus to detect a broken wire condition in an integrated circuit | |
| US7949886B2 (en) | Power supply system for motherboard | |
| US7839188B2 (en) | Circuit for clearing CMOS information | |
| JPS6347285B2 (ja) | ||
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| US5896057A (en) | Diagnostic power driver circuit | |
| EP4206697A1 (en) | Self-locking and detection circuit and apparatus, and control method | |
| JP2621481B2 (ja) | 駆動回路の診断方式 | |
| US5808377A (en) | Power supply contention prevention circuit | |
| CN210390788U (zh) | 车辆故障时关断电路及其车辆 | |
| JPH0142054Y2 (ja) | ||
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| US6005385A (en) | Test board circuit for detecting tester malfunction and protecting devices under test | |
| JP2002233046A (ja) | センサの状態検出装置 | |
| JP4031060B2 (ja) | 省配線リセット回路 | |
| JPH0143650Y2 (ja) | ||
| JPH01259442A (ja) | 電子機器 | |
| JPS60173639A (ja) | インタ−フエ−ス回路 | |
| JPH06161606A (ja) | 活線挿抜方式 | |
| JP2004021747A (ja) | 電源電流監視回路 | |
| JPH0147091B2 (ja) | ||
| JPH04295774A (ja) | 負荷の断線検知回路 | |
| JPS6138363Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |