JPH0612225A - データ型変換装置 - Google Patents
データ型変換装置Info
- Publication number
- JPH0612225A JPH0612225A JP4188896A JP18889692A JPH0612225A JP H0612225 A JPH0612225 A JP H0612225A JP 4188896 A JP4188896 A JP 4188896A JP 18889692 A JP18889692 A JP 18889692A JP H0612225 A JPH0612225 A JP H0612225A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- floating point
- integer
- numerical data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 浮動小数型の数値データを整数型の数値デー
タに、高い変換精度で変換できるデータ型変換装置を得
る。 【構成】 浮動小数減算器を用いて、整数型の数値デー
タへの変換に際して切り捨てられる浮動小数型の数値デ
ータの小数部を算出し、当該小数部を比較器にて固定値
“０．５”と比較して、それが“０．５”以上であれば
“１”、“０．５”未満であれば“０”を整数加算器に
供給し、シフタで所定ビットだけシフトされて符号が加
算された整数型の数値データにそれを加算する。 【効果】 浮動小数型の数値データの小数第１位が四捨
五入されて、数値データを浮動小数型から整数型に変換
する際の変換精度が向上する。
タに、高い変換精度で変換できるデータ型変換装置を得
る。 【構成】 浮動小数減算器を用いて、整数型の数値デー
タへの変換に際して切り捨てられる浮動小数型の数値デ
ータの小数部を算出し、当該小数部を比較器にて固定値
“０．５”と比較して、それが“０．５”以上であれば
“１”、“０．５”未満であれば“０”を整数加算器に
供給し、シフタで所定ビットだけシフトされて符号が加
算された整数型の数値データにそれを加算する。 【効果】 浮動小数型の数値データの小数第１位が四捨
五入されて、数値データを浮動小数型から整数型に変換
する際の変換精度が向上する。
Description
【０００１】
【産業上の利用分野】この発明は、浮動小数型の数値デ
ータを整数型の数値データに変換するデータ型変換装置
に関するものである。
ータを整数型の数値データに変換するデータ型変換装置
に関するものである。
【０００２】
【従来の技術】図４は従来のデータ型変換装置を示すブ
ロック図である。図において、１はｅビットの指数部と
ｎビットの仮数部より成る浮動小数型の入力データが入
力される入力端子であり、２はこの入力端子１より入力
された浮動小数型の入力データを格納する入力レジスタ
である。３は固定値（ｎ−１）を発生する固定値発生器
であり、４はこの固定値発生器３の発生する固定値（ｎ
−１）より入力レジスタ２に格納されている入力データ
の指数部を減算してシフト量を出力する指数部減算器で
ある。５はこの指数部減算器４の出力するシフト量に基
づいて入力レジスタ２に格納されている入力データの仮
数部を右シフトさせるシフタであり、６はこのシフタ５
の出力に入力レジスタ２に格納されている入力データの
仮数部の符号ビットを加算して整数型の出力データを生
成する符号加算器である。７はこの符号加算器６からの
出力データが出力される出力端子である。
ロック図である。図において、１はｅビットの指数部と
ｎビットの仮数部より成る浮動小数型の入力データが入
力される入力端子であり、２はこの入力端子１より入力
された浮動小数型の入力データを格納する入力レジスタ
である。３は固定値（ｎ−１）を発生する固定値発生器
であり、４はこの固定値発生器３の発生する固定値（ｎ
−１）より入力レジスタ２に格納されている入力データ
の指数部を減算してシフト量を出力する指数部減算器で
ある。５はこの指数部減算器４の出力するシフト量に基
づいて入力レジスタ２に格納されている入力データの仮
数部を右シフトさせるシフタであり、６はこのシフタ５
の出力に入力レジスタ２に格納されている入力データの
仮数部の符号ビットを加算して整数型の出力データを生
成する符号加算器である。７はこの符号加算器６からの
出力データが出力される出力端子である。
【０００３】次に動作について説明する。ここで、図３
はこの発明および従来のデータ型変換装置における、浮
動小数型のデータ表現と整数型のデータ表現との関係を
示す説明図である。図３（ａ）に示す浮動小数型の数値
データ２１は、ともに２の補数で表現されたｅビットの
指数部とｎビットの仮数部にて構成され、仮数部の最上
位ビットは符号となっている。なお、Ｓはその符号、Ｅ
は指数部の値、Ｍは仮数部の値をそれぞれ示している。
また、図３（ｂ）に示す整数型の数値データ２２はｎビ
ットで構成されており、Ｉはその値である。ここで、図
３（ａ）に示すように、数値データ２１が例えば、指数
部ｅビット、仮数部がｎビット（２の補数表示）の浮動
小数型データ形式で与えられたとする。このようなデー
タの整数型変換を行う場合、指数部の値Ｅが（ｎ−２）
より大きくなると、図３（ｂ）に示す数値データ２２の
ようなｎビットの整数型のデータ形式には、オーバーフ
ローのために変換することができない。従って、以下指
数部の値Ｅは（ｎ−２）以下であるものとして説明を行
う。
はこの発明および従来のデータ型変換装置における、浮
動小数型のデータ表現と整数型のデータ表現との関係を
示す説明図である。図３（ａ）に示す浮動小数型の数値
データ２１は、ともに２の補数で表現されたｅビットの
指数部とｎビットの仮数部にて構成され、仮数部の最上
位ビットは符号となっている。なお、Ｓはその符号、Ｅ
は指数部の値、Ｍは仮数部の値をそれぞれ示している。
また、図３（ｂ）に示す整数型の数値データ２２はｎビ
ットで構成されており、Ｉはその値である。ここで、図
３（ａ）に示すように、数値データ２１が例えば、指数
部ｅビット、仮数部がｎビット（２の補数表示）の浮動
小数型データ形式で与えられたとする。このようなデー
タの整数型変換を行う場合、指数部の値Ｅが（ｎ−２）
より大きくなると、図３（ｂ）に示す数値データ２２の
ようなｎビットの整数型のデータ形式には、オーバーフ
ローのために変換することができない。従って、以下指
数部の値Ｅは（ｎ−２）以下であるものとして説明を行
う。
【０００４】入力端子１より入力された浮動小数型の入
力データは入力レジスタ２に送られて格納される。この
入力レジスタ２に格納された入力データ中のｅビットの
指数部は指数部減算器４に送られて、固定値発生器３の
発生する固定値（ｎ−１）より減算される。指数部減算
器４はその減算結果をシフト量としてシフタ５に供給す
る。シフタ５は入力レジスタ２に格納されている入力デ
ータ中のｎビットの仮数部の値Ｍを指数部減算器４から
のシフト量の示すビット数だけ右シフトさせて、符号加
算器６に送る。符号加算器６はこのシフタ５の出力に入
力レジスタ２に格納されている入力データの仮数部の符
号ビットを加算して整数型の出力データを生成し、それ
を出力端子７より出力する。これによって、図３（ａ）
に示すｅビットの指数部とｎビットの仮数部より成る浮
動小数型の数値データ２１が、同図（ｂ）に示すｎビッ
トの整数型の数値データ２２に変換される。
力データは入力レジスタ２に送られて格納される。この
入力レジスタ２に格納された入力データ中のｅビットの
指数部は指数部減算器４に送られて、固定値発生器３の
発生する固定値（ｎ−１）より減算される。指数部減算
器４はその減算結果をシフト量としてシフタ５に供給す
る。シフタ５は入力レジスタ２に格納されている入力デ
ータ中のｎビットの仮数部の値Ｍを指数部減算器４から
のシフト量の示すビット数だけ右シフトさせて、符号加
算器６に送る。符号加算器６はこのシフタ５の出力に入
力レジスタ２に格納されている入力データの仮数部の符
号ビットを加算して整数型の出力データを生成し、それ
を出力端子７より出力する。これによって、図３（ａ）
に示すｅビットの指数部とｎビットの仮数部より成る浮
動小数型の数値データ２１が、同図（ｂ）に示すｎビッ
トの整数型の数値データ２２に変換される。
【０００５】なお、このような従来のデータ型変換装置
に関連する技術が記載された文献としては、例えば特開
昭５２−８５４３７号公報、特開昭６１−２６１３５号
公報、特開昭６３−２２３８２５号公報、特開平１−３
１９８８０号公報、特開平３−２５０３２４号公報など
がある。
に関連する技術が記載された文献としては、例えば特開
昭５２−８５４３７号公報、特開昭６１−２６１３５号
公報、特開昭６３−２２３８２５号公報、特開平１−３
１９８８０号公報、特開平３−２５０３２４号公報など
がある。
【０００６】
【発明が解決しようとする課題】従来のデータ型変換装
置は以上のように構成されているので、仮数部の右シフ
トにより小数部に相当するビットがシフトアウトされる
ために、常に小数部が切り捨てられることになり、整数
型の数値データへの変換精度が低いものとなるという問
題点があった。
置は以上のように構成されているので、仮数部の右シフ
トにより小数部に相当するビットがシフトアウトされる
ために、常に小数部が切り捨てられることになり、整数
型の数値データへの変換精度が低いものとなるという問
題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、整数型の数値データへの変換を
精度よく行うことのできるデータ型変換装置を得ること
を目的とする。
ためになされたもので、整数型の数値データへの変換を
精度よく行うことのできるデータ型変換装置を得ること
を目的とする。
【０００８】
【課題を解決するための手段】この発明に係るデータ型
変換装置は、入力データの仮数部を右シフトさせるシフ
タの出力を浮動小数型のデータに変換する浮動小数型変
換回路、その出力を入力データから減算する浮動小数減
算器、その出力が固定値“０．５”以上であれば
“１”、未満であれば“０”を出力する比較器、および
その出力と前記シフタの出力に入力データの仮数部の符
号ビットを加える符号加算器の出力を加算する整数加算
器を設けたものである。
変換装置は、入力データの仮数部を右シフトさせるシフ
タの出力を浮動小数型のデータに変換する浮動小数型変
換回路、その出力を入力データから減算する浮動小数減
算器、その出力が固定値“０．５”以上であれば
“１”、未満であれば“０”を出力する比較器、および
その出力と前記シフタの出力に入力データの仮数部の符
号ビットを加える符号加算器の出力を加算する整数加算
器を設けたものである。
【０００９】
【作用】この発明における比較器は、浮動小数減算器に
よって算出される、整数型の数値データに変換する際に
切り捨てられる浮動小数型の数値データの小数部を、固
定値“０．５”と比較して、それが“０．５”以上であ
れば“１”を、またそれ未満であれば“０”を整数加算
器に供給することにより、その入力データの小数部を四
捨五入して、高い変換精度で数値データを浮動小数型か
ら整数型に変換できるデータ型変換装置を実現する。
よって算出される、整数型の数値データに変換する際に
切り捨てられる浮動小数型の数値データの小数部を、固
定値“０．５”と比較して、それが“０．５”以上であ
れば“１”を、またそれ未満であれば“０”を整数加算
器に供給することにより、その入力データの小数部を四
捨五入して、高い変換精度で数値データを浮動小数型か
ら整数型に変換できるデータ型変換装置を実現する。
【００１０】
実施例１．以下、この発明の実施例１を図について説明
する。図１において、１は入力端子、２は入力レジス
タ、３は固定値発生器、４は指数部減算器、５はシフ
タ、６は符号加算器、７は出力端子であり、図４に同一
符号を付した従来のそれらと同一、あるいは相当部分で
あるため詳細な説明は省略する。
する。図１において、１は入力端子、２は入力レジス
タ、３は固定値発生器、４は指数部減算器、５はシフ
タ、６は符号加算器、７は出力端子であり、図４に同一
符号を付した従来のそれらと同一、あるいは相当部分で
あるため詳細な説明は省略する。
【００１１】また、８は前記シフタにてシフトされた数
値データを浮動小数型の数値データに再変換する浮動小
数型変換回路であり、９はこの浮動小数型変換回路８の
出力を、前記入力レジスタ２に格納されている入力デー
タから減算することで、整数型の数値データへの変換に
際して切り捨てられる小数部を算出する浮動小数減算器
である。１０はこの小数部を四捨五入するための固定値
“０．５”を生成する固定値発生器であり、１１は前記
浮動小数減算器９の出力をこの固定値発生器１０の生成
する固定値“０．５”と比較し、この固定値“０．５”
より大きい場合、もしくは等しい場合には“１”を、固
定値“０．５”よりも小さい場合には“０”を出力する
比較器である。１２はこの比較器１１の出力を前記符号
加算器６の出力に加算して整数型の出力データを生成
し、出力端子７に出力する整数加算器である。
値データを浮動小数型の数値データに再変換する浮動小
数型変換回路であり、９はこの浮動小数型変換回路８の
出力を、前記入力レジスタ２に格納されている入力デー
タから減算することで、整数型の数値データへの変換に
際して切り捨てられる小数部を算出する浮動小数減算器
である。１０はこの小数部を四捨五入するための固定値
“０．５”を生成する固定値発生器であり、１１は前記
浮動小数減算器９の出力をこの固定値発生器１０の生成
する固定値“０．５”と比較し、この固定値“０．５”
より大きい場合、もしくは等しい場合には“１”を、固
定値“０．５”よりも小さい場合には“０”を出力する
比較器である。１２はこの比較器１１の出力を前記符号
加算器６の出力に加算して整数型の出力データを生成
し、出力端子７に出力する整数加算器である。
【００１２】次に動作について説明する。ここで、図２
はその変換処理の流れを示すフローチャートである。数
値データの浮動小数型から整数型への変換が開始される
と、まずステップＳＴ１において、入力端子１に図３
（ａ）に示した（ｅ＋ｎ）ビットの浮動小数型の数値デ
ータが入力データとして入力され、入力レジスタ２に格
納される。ここで、その値がＥのｅビットの指数部と、
その値がＭのｎビットの仮数部より成る上記入力データ
を以下Ｅ：Ｍと表す。次に指数部減算器４はステップＳ
Ｔ２において、固定値発生器３の生成する固定値“ｎ−
１”と入力データの指数部の値Ｅとの差ｄ（＝ｎ−１−
Ｅ）を求め、それをシフト量としてシフタ５に送る。こ
のシフト量を受け取ったシフタ５は、ステップＳＴ３に
おいて入力データの仮数部の値Ｍを当該シフト量にて指
示されたｄビットだけ右シフトさせ、こうして得られた
ｅビットの整数型の数値データをＩ1 およびＩとして、
符号加算器６と浮動小数型変換回路８に出力する。
はその変換処理の流れを示すフローチャートである。数
値データの浮動小数型から整数型への変換が開始される
と、まずステップＳＴ１において、入力端子１に図３
（ａ）に示した（ｅ＋ｎ）ビットの浮動小数型の数値デ
ータが入力データとして入力され、入力レジスタ２に格
納される。ここで、その値がＥのｅビットの指数部と、
その値がＭのｎビットの仮数部より成る上記入力データ
を以下Ｅ：Ｍと表す。次に指数部減算器４はステップＳ
Ｔ２において、固定値発生器３の生成する固定値“ｎ−
１”と入力データの指数部の値Ｅとの差ｄ（＝ｎ−１−
Ｅ）を求め、それをシフト量としてシフタ５に送る。こ
のシフト量を受け取ったシフタ５は、ステップＳＴ３に
おいて入力データの仮数部の値Ｍを当該シフト量にて指
示されたｄビットだけ右シフトさせ、こうして得られた
ｅビットの整数型の数値データをＩ1 およびＩとして、
符号加算器６と浮動小数型変換回路８に出力する。
【００１３】符号加算器６はまず、入力レジスタ２に格
納された入力データの仮数部の符号ビットＳが、負数を
示す“１”であるか負数でないことを示す“０”である
かをステップＳＴ４で判別する。その結果、符号ビット
Ｓが“１”の場合には、ステップＳＴ５において前記シ
フタ５より送られてきた整数型の数値データＩ1 に
“１”を加算し、また“０”の場合にてステップＳＴ６
で、シフタ５からの整数型の数値データＩ1 に“０”を
加算して、得られた加算データＩ1 を整数加算器１２に
出力する。一方、浮動小数型変換回路８はステップＳＴ
７において、前記シフタ５から送られてくる整数型の数
値データＩを、その値がＥ1 のｅビットの指数部とその
値がＭ1 のｎビットの仮数部からなる浮動小数型の数値
データ（以下これをＥ1 ：Ｍ1 と表す）に変換して浮動
小数減算器９に出力する。
納された入力データの仮数部の符号ビットＳが、負数を
示す“１”であるか負数でないことを示す“０”である
かをステップＳＴ４で判別する。その結果、符号ビット
Ｓが“１”の場合には、ステップＳＴ５において前記シ
フタ５より送られてきた整数型の数値データＩ1 に
“１”を加算し、また“０”の場合にてステップＳＴ６
で、シフタ５からの整数型の数値データＩ1 に“０”を
加算して、得られた加算データＩ1 を整数加算器１２に
出力する。一方、浮動小数型変換回路８はステップＳＴ
７において、前記シフタ５から送られてくる整数型の数
値データＩを、その値がＥ1 のｅビットの指数部とその
値がＭ1 のｎビットの仮数部からなる浮動小数型の数値
データ（以下これをＥ1 ：Ｍ1 と表す）に変換して浮動
小数減算器９に出力する。
【００１４】次に、浮動小数減算器９はステップＳＴ８
において、入力レジスタ２に格納されている入力データ
Ｅ：Ｍから、前記浮動小数型変換回路８より送られてく
る浮動小数型の数値データＥ1 ：Ｍ1 を減算し、減算デ
ータＤを比較器１１に出力する。比較器１１ではステッ
プＳＴ９にて、この減算データＤを固定値発生器１０の
生成する固定値“０．５”と比較して、減算データＤが
固定値“０．５”以上の場合には“１”を逆に減算デー
タＤが固定値“０．５”より小さい場合は“０”を整数
加算器１２に出力する。整数加算器１２は、この比較器
１１の出力が“１”であればステップＳＴ１０におい
て、符号加算器６からの加算データＩ1 に“１”を加算
して小数第一位の切り上げを行い、また比較器１１の出
力が“０”であればステップＳＴ１１において前記加算
データＩ1 に“０”を加算して小数第一位の切り捨てを
行って、それを整数型変換の最終結果として出力端子７
より出力する。
において、入力レジスタ２に格納されている入力データ
Ｅ：Ｍから、前記浮動小数型変換回路８より送られてく
る浮動小数型の数値データＥ1 ：Ｍ1 を減算し、減算デ
ータＤを比較器１１に出力する。比較器１１ではステッ
プＳＴ９にて、この減算データＤを固定値発生器１０の
生成する固定値“０．５”と比較して、減算データＤが
固定値“０．５”以上の場合には“１”を逆に減算デー
タＤが固定値“０．５”より小さい場合は“０”を整数
加算器１２に出力する。整数加算器１２は、この比較器
１１の出力が“１”であればステップＳＴ１０におい
て、符号加算器６からの加算データＩ1 に“１”を加算
して小数第一位の切り上げを行い、また比較器１１の出
力が“０”であればステップＳＴ１１において前記加算
データＩ1 に“０”を加算して小数第一位の切り捨てを
行って、それを整数型変換の最終結果として出力端子７
より出力する。
【００１５】
【発明の効果】以上のように、この発明によれば、整数
型の数値データに変換する際に切り捨てられる浮動小数
型の数値データの小数部を浮動小数減算器にて算出し、
それを比較器で固定値“０．５”と比較して、“０．
５”以上であれば“１”を、“０．５”未満であれば
“０”を整数加算器に供給するように構成したので、浮
動小数型の数値データの小数第１位が四捨五入されて数
値データを浮動小数型から整数型に変換する際の変換精
度が高いデータ型変換装置が得られる効果がある。
型の数値データに変換する際に切り捨てられる浮動小数
型の数値データの小数部を浮動小数減算器にて算出し、
それを比較器で固定値“０．５”と比較して、“０．
５”以上であれば“１”を、“０．５”未満であれば
“０”を整数加算器に供給するように構成したので、浮
動小数型の数値データの小数第１位が四捨五入されて数
値データを浮動小数型から整数型に変換する際の変換精
度が高いデータ型変換装置が得られる効果がある。
【図１】この発明の実施例１を示すブロック図である。
【図２】上記実施例における変換処理の流れを示すフロ
ーチャートである。
ーチャートである。
【図３】この発明および従来のデータ型変換装置におけ
る、浮動小数型と整数型とのデータ表現の関係を示す説
明図である。
る、浮動小数型と整数型とのデータ表現の関係を示す説
明図である。
【図４】従来のデータ型変換装置を示すブロック図であ
る。
る。
２ 入力レジスタ ４ 指数部減算器 ５ シフタ ６ 符号加算器 ８ 浮動小数型変換回路 ９ 浮動小数減算器 １１ 比較器 １２ 整数加算器
Claims (1)
- 【請求項１】 ｅビットの指数部とｎビットの仮数部よ
り成る浮動小数型の入力データを格納する入力レジスタ
と、前記入力レジスタに格納された入力データの指数部
を固定値（ｎ−１）より減算する指数部減算器と、前記
指数部減算器の出力に基づいて前記入力レジスタに格納
されている入力データの仮数部を右シフトさせるシフタ
と、前記シフタの出力に前記入力レジスタに格納されて
いる入力データの仮数部の符号ビットを加算する符号加
算器と、前記シフタの出力を浮動小数型のデータに変換
する浮動小数型変換回路と、前記浮動小数型変換回路の
出力を前記入力レジスタに格納されている入力データか
ら減算する浮動小数減算器と、前記浮動小数減算器の出
力を固定値“０．５”と比較して、当該固定値以上であ
れば“１”、それ以外は“０”を出力する比較器と、前
記比較器の出力と前記符号加算器の出力とを加算して整
数型の出力データを生成する整数加算器とを備えたデー
タ型変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188896A JPH0612225A (ja) | 1992-06-24 | 1992-06-24 | データ型変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188896A JPH0612225A (ja) | 1992-06-24 | 1992-06-24 | データ型変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612225A true JPH0612225A (ja) | 1994-01-21 |
Family
ID=16231782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188896A Pending JPH0612225A (ja) | 1992-06-24 | 1992-06-24 | データ型変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271207A (ja) * | 2001-03-13 | 2002-09-20 | Asahi Kasei Microsystems Kk | データ変換装置およびデータ圧縮装置およびデータ伸長装置 |
-
1992
- 1992-06-24 JP JP4188896A patent/JPH0612225A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002271207A (ja) * | 2001-03-13 | 2002-09-20 | Asahi Kasei Microsystems Kk | データ変換装置およびデータ圧縮装置およびデータ伸長装置 |
| JP4575609B2 (ja) * | 2001-03-13 | 2010-11-04 | 旭化成エレクトロニクス株式会社 | データ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282554B1 (en) | Method and apparatus for floating point operations and format conversion operations | |
| US7188133B2 (en) | Floating point number storage method and floating point arithmetic device | |
| KR100241076B1 (ko) | 조정및정규화클래스를구비한부동소수점승산및누산장치 | |
| JP2689414B2 (ja) | 浮動小数点表現変換器 | |
| JP2861687B2 (ja) | 対数演算回路 | |
| JP2001005643A (ja) | 累乗演算装置 | |
| JP2608165B2 (ja) | ディジタル信号処理システムにおける実時間２の補数コードの乗算方法及び装置 | |
| JPH07234778A (ja) | 演算回路 | |
| EP0366155A2 (en) | Logarithmic function arithmetic unit including means for separately processing pseudo division and multiplication | |
| JPH0612225A (ja) | データ型変換装置 | |
| US5754458A (en) | Trailing bit anticipator | |
| JP2010102431A (ja) | 浮動小数点数演算回路と浮動小数点演算方法及びサーボ制御装置 | |
| EP0353041A2 (en) | Signal processing apparatus and method using modified signed digit arithmetic | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| US5691931A (en) | Low power adder for accumulation | |
| JP2795253B2 (ja) | 除算器 | |
| JP3137131B2 (ja) | 浮動小数点乗算器及び乗算方法 | |
| JP3206863B2 (ja) | コード変換方法及びコード変換器 | |
| JP4196434B2 (ja) | データ丸め方法およびデータ丸め装置 | |
| JP2608090B2 (ja) | 高基数非回復型除算装置 | |
| JP3295949B2 (ja) | 浮動小数点演算方式とその装置 | |
| JP2753922B2 (ja) | 固定小数点除算方法 | |
| JPH05167456A (ja) | 演算回路 | |
| JP2901463B2 (ja) | 加算装置 | |
| JP2002344316A (ja) | 非線形量子化装置および非線形量子化方法、並びに非線形量子化プログラム |