JP2901463B2 - 加算装置 - Google Patents
加算装置Info
- Publication number
- JP2901463B2 JP2901463B2 JP5214700A JP21470093A JP2901463B2 JP 2901463 B2 JP2901463 B2 JP 2901463B2 JP 5214700 A JP5214700 A JP 5214700A JP 21470093 A JP21470093 A JP 21470093A JP 2901463 B2 JP2901463 B2 JP 2901463B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- positive
- negative
- adder
- absolute value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、符号を有する絶対値形
式の３個のデータを加算するための加算装置に関する。
式の３個のデータを加算するための加算装置に関する。
【０００２】
【従来の技術】符号を有する絶対値形式の３個のデータ
を加算する加算装置は、例えば浮動小数点加算装置の仮
数部の加算装置として使用されている。
を加算する加算装置は、例えば浮動小数点加算装置の仮
数部の加算装置として使用されている。
【０００３】図２はこのような従来の加算装置の一例を
示すブロック図である。
示すブロック図である。
【０００４】図２において、データＡ0 およびＢ0 およ
びＣ0 は、浮動小数点データの符号部と仮数部とである
符号付き絶対値形式データ６の３個のデータである。第
一の２の補数処理回路２０は、データＡ0 およびＢ0 お
よびＣ0 のそれぞれの符号が負であるとき、それぞれの
仮数部の２の補数を生成してそれぞれデータＡおよびＢ
およびＣとして出力する。加算器２３は、仮数部のデー
タＡおよびＢおよびＣを入力してそれらの加算処理を行
う。第二の２の補数処理回路２１は、加算器２３におけ
る加算処理結果が負であるときに２の補数を生成して絶
対値形式のデータとする処理を行い、その結果を仮数部
加算結果８として出力する。符号算出回路２２は、加算
器２３における加算処理結果が正であるとき正とし、負
であるとき負とした符号部加算結果７を出力する。
びＣ0 は、浮動小数点データの符号部と仮数部とである
符号付き絶対値形式データ６の３個のデータである。第
一の２の補数処理回路２０は、データＡ0 およびＢ0 お
よびＣ0 のそれぞれの符号が負であるとき、それぞれの
仮数部の２の補数を生成してそれぞれデータＡおよびＢ
およびＣとして出力する。加算器２３は、仮数部のデー
タＡおよびＢおよびＣを入力してそれらの加算処理を行
う。第二の２の補数処理回路２１は、加算器２３におけ
る加算処理結果が負であるときに２の補数を生成して絶
対値形式のデータとする処理を行い、その結果を仮数部
加算結果８として出力する。符号算出回路２２は、加算
器２３における加算処理結果が正であるとき正とし、負
であるとき負とした符号部加算結果７を出力する。
【０００５】上述のように構成した加算装置は次のよう
に動作する。
に動作する。
【０００６】例えば絶対値形式データ６の３個のデータ
Ａ0 およびＢ0 およびＣ0 のうちデータＡ0 が負である
ときは、第一の２の補数処理回路２０は、データＡ0 の
仮数部の２の補数を生成してそれをデータＡとし、デー
タＢ0 およびＣ0 の仮数部はそのままデータＢおよびＣ
として出力する。データＡおよびＢおよびＣは、加算器
２３において加算される。この加算結果が正の値である
ときは、第二の２の補数処理回路２１はその値をそのま
ま仮数部加算結果８として出力し、加算結果が負の値で
あるときは、２の補数処理回路２１は、２の補数を生成
して仮数部加算結果８として出力する。
Ａ0 およびＢ0 およびＣ0 のうちデータＡ0 が負である
ときは、第一の２の補数処理回路２０は、データＡ0 の
仮数部の２の補数を生成してそれをデータＡとし、デー
タＢ0 およびＣ0 の仮数部はそのままデータＢおよびＣ
として出力する。データＡおよびＢおよびＣは、加算器
２３において加算される。この加算結果が正の値である
ときは、第二の２の補数処理回路２１はその値をそのま
ま仮数部加算結果８として出力し、加算結果が負の値で
あるときは、２の補数処理回路２１は、２の補数を生成
して仮数部加算結果８として出力する。
【０００７】
【発明が解決しようとする課題】上述したように、従来
の加算装置は、入力する絶対値形式データが負の値であ
るときは、仮数部の２の補数を生成してそれを負の値と
して加算し、加算結果が負の値となったときは、再び仮
数部の２の補数を生成して絶対値形式とする処理を行っ
ている。このような２の補数を生成する処理は、全ビッ
トを反転してから１を加算しなければならないため、処
理時間およびハードウエアが大きくなるという欠点を有
している。
の加算装置は、入力する絶対値形式データが負の値であ
るときは、仮数部の２の補数を生成してそれを負の値と
して加算し、加算結果が負の値となったときは、再び仮
数部の２の補数を生成して絶対値形式とする処理を行っ
ている。このような２の補数を生成する処理は、全ビッ
トを反転してから１を加算しなければならないため、処
理時間およびハードウエアが大きくなるという欠点を有
している。
【０００８】
【課題を解決するための手段】本発明の加算装置は、符
号を有する絶対値形式の３個のデータを入力し前記３個
のデータのうち１個のデータのみが正または負の値であ
るときそのデータの１の補数を生成する第一の反転回路
と、前記第一の反転回路からの３個のデータの加算を行
う第一の加算器と、前記第一の反転回路からの３個のデ
ータを加算して更に１を加算した結果と最終キャリーと
を出力する第二の加算器と、前記第一の加算器の演算結
果の１の補数を生成する第二の反転回路と、前記第一の
加算器および前記第二の加算器および前記第二の反転回
路の出力信号を入力して指定された条件に従ってそれら
のうちの一つをを選択する選択回路と、前記絶対値形式
の３個のデータの正または負の値の数および前記最終キ
ャリーの値から正または負の符号を決定する符号算出回
路とを備えている。
号を有する絶対値形式の３個のデータを入力し前記３個
のデータのうち１個のデータのみが正または負の値であ
るときそのデータの１の補数を生成する第一の反転回路
と、前記第一の反転回路からの３個のデータの加算を行
う第一の加算器と、前記第一の反転回路からの３個のデ
ータを加算して更に１を加算した結果と最終キャリーと
を出力する第二の加算器と、前記第一の加算器の演算結
果の１の補数を生成する第二の反転回路と、前記第一の
加算器および前記第二の加算器および前記第二の反転回
路の出力信号を入力して指定された条件に従ってそれら
のうちの一つをを選択する選択回路と、前記絶対値形式
の３個のデータの正または負の値の数および前記最終キ
ャリーの値から正または負の符号を決定する符号算出回
路とを備えている。
【０００９】すなわち、本発明の加算装置は、符号を有
する絶対値形式の３個のデータを入力し前記３個のデー
タのうち１個のデータのみが正または負の値であるとき
そのデータの１の補数を生成する第一の反転回路と、前
記第一の反転回路からの３個のデータの加算を行う第一
の加算器と、前記第一の反転回路からの３個のデータを
加算して更に１を加算した結果と最終キャリーとを出力
する第二の加算器と、前記第一の加算器の演算結果の１
の補数を生成する第二の反転回路と、前記絶対値形式の
３個のデータのうち１個のデータのみが正または負の値
であって前記最終キャリーが０のときは前記第二の反転
回路の出力を選択し前記３個のデータのうち１個のデー
タのみが正または負の値であって前記最終キャリーが１
のときは前記第一の加算器の出力を選択し前記３個のデ
ータの全てが正または負の値であるときは前記第二の加
算器の出力を選択する選択回路と、前記絶対値形式の３
個のデータのうち２個のデータが正の値であって前記最
終キャリーが１のときは正とし前記絶対値形式の３個の
データのうち２個のデータが正の値であって前記最終キ
ャリーが０のときは負とし前記絶対値形式の３個のデー
タのうち２個のデータが負の値であって前記最終キャリ
ーが１のときは負とし前記絶対値形式の３個のデータの
うち２個のデータが負の値であって前記最終キャリーが
０のときは正とし前記３個のデータの全てが正の値であ
るときは正とし前記３個のデータの全てが負の値である
ときは負とした符号部加算結果を出力する符号算出回路
とを備えている。
する絶対値形式の３個のデータを入力し前記３個のデー
タのうち１個のデータのみが正または負の値であるとき
そのデータの１の補数を生成する第一の反転回路と、前
記第一の反転回路からの３個のデータの加算を行う第一
の加算器と、前記第一の反転回路からの３個のデータを
加算して更に１を加算した結果と最終キャリーとを出力
する第二の加算器と、前記第一の加算器の演算結果の１
の補数を生成する第二の反転回路と、前記絶対値形式の
３個のデータのうち１個のデータのみが正または負の値
であって前記最終キャリーが０のときは前記第二の反転
回路の出力を選択し前記３個のデータのうち１個のデー
タのみが正または負の値であって前記最終キャリーが１
のときは前記第一の加算器の出力を選択し前記３個のデ
ータの全てが正または負の値であるときは前記第二の加
算器の出力を選択する選択回路と、前記絶対値形式の３
個のデータのうち２個のデータが正の値であって前記最
終キャリーが１のときは正とし前記絶対値形式の３個の
データのうち２個のデータが正の値であって前記最終キ
ャリーが０のときは負とし前記絶対値形式の３個のデー
タのうち２個のデータが負の値であって前記最終キャリ
ーが１のときは負とし前記絶対値形式の３個のデータの
うち２個のデータが負の値であって前記最終キャリーが
０のときは正とし前記３個のデータの全てが正の値であ
るときは正とし前記３個のデータの全てが負の値である
ときは負とした符号部加算結果を出力する符号算出回路
とを備えている。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の一実施例を示すブロック図
である。
である。
【００１２】図１において、データＡ0 およびＢ0 およ
びＣ0 は、浮動小数点データの符号部と仮数部とである
符号付き絶対値形式データ１の３個のデータである。反
転回路１２は、データＡ0 およびＢ0 およびＣ0 のうち
の１個のデータのみが正または負の値であるとき、その
データの仮数部を反転させたデータＡおよびＢおよびＣ
を出力する。第一の加算器１０は、仮数部のデータＡお
よびＢおよびＣを入力してそれらの加算処理を行う。第
二の加算器１１は、仮数部のデータＡおよびＢおよびＣ
を入力してそれらの加算してさらに１を加算した処理結
果と最終キャリーとを出力する。第二の反転回路１５
は、加算器１０の演算結果の１の補数を生成する。選択
回路１３は、データＡ0 およびＢ0 およびＣ0 のうち１
個のデータのみが正または負の値であって、最終キャリ
ーが０のときは第二の反転回路１５の出力を選択し、３
個のデータのうち１個のデータのみが正または負の値で
あって最終キャリーが１のときは第二の加算器１１の出
力を選択し、３個のデータの全てが正または負の値であ
るときは、最終キャリーの値に無関係に第一の加算器１
０の出力を選択して仮数部加算結果３として出力する。
符号算出回路１４は、データＡ0 およびＢ0 およびＣ0
の符号と第二の加算器１１からの最終キャリーとを入力
し、データＡ0 およびＢ0 およびＣ0 のうち２個のデー
タが正の値であって最終キャリーが１のときは正とし、
データＡ0 およびＢ0 およびＣ0 のうち２個のデータが
正の値であって最終キャリーが０のときは負とし、デー
タＡ0 およびＢ0 およびＣ0 のうち２個のデータが負の
値であって最終キャリーが１のときは負とし、データＡ
0 およびＢ0 およびＣ0 のうち２個のデータが負の値で
あって最終キャリーが０のときは正とし、データＡ0 お
よびＢ0 およびＣ0 の全てが正の値であるときは正と
し、データＡ0 およびＢ0 およびＣ0 の全てが負の値で
あるときは負とした符号部加算結果２を出力する。
びＣ0 は、浮動小数点データの符号部と仮数部とである
符号付き絶対値形式データ１の３個のデータである。反
転回路１２は、データＡ0 およびＢ0 およびＣ0 のうち
の１個のデータのみが正または負の値であるとき、その
データの仮数部を反転させたデータＡおよびＢおよびＣ
を出力する。第一の加算器１０は、仮数部のデータＡお
よびＢおよびＣを入力してそれらの加算処理を行う。第
二の加算器１１は、仮数部のデータＡおよびＢおよびＣ
を入力してそれらの加算してさらに１を加算した処理結
果と最終キャリーとを出力する。第二の反転回路１５
は、加算器１０の演算結果の１の補数を生成する。選択
回路１３は、データＡ0 およびＢ0 およびＣ0 のうち１
個のデータのみが正または負の値であって、最終キャリ
ーが０のときは第二の反転回路１５の出力を選択し、３
個のデータのうち１個のデータのみが正または負の値で
あって最終キャリーが１のときは第二の加算器１１の出
力を選択し、３個のデータの全てが正または負の値であ
るときは、最終キャリーの値に無関係に第一の加算器１
０の出力を選択して仮数部加算結果３として出力する。
符号算出回路１４は、データＡ0 およびＢ0 およびＣ0
の符号と第二の加算器１１からの最終キャリーとを入力
し、データＡ0 およびＢ0 およびＣ0 のうち２個のデー
タが正の値であって最終キャリーが１のときは正とし、
データＡ0 およびＢ0 およびＣ0 のうち２個のデータが
正の値であって最終キャリーが０のときは負とし、デー
タＡ0 およびＢ0 およびＣ0 のうち２個のデータが負の
値であって最終キャリーが１のときは負とし、データＡ
0 およびＢ0 およびＣ0 のうち２個のデータが負の値で
あって最終キャリーが０のときは正とし、データＡ0 お
よびＢ0 およびＣ0 の全てが正の値であるときは正と
し、データＡ0 およびＢ0 およびＣ0 の全てが負の値で
あるときは負とした符号部加算結果２を出力する。
【００１３】次に上述のように構成した加算装置の動作
において、データＡ0 およびＢ0 およびＣ0 のうち１個
のデータのみが正または負の値であって最終キャリーが
０のときは第二の反転回路１５の出力が仮数部の加算結
果となり、データＡ0 およびＢ0 およびＣ0 のうち１個
のデータのみが正または負の値であって最終キャリーが
１のときは第二の加算器１１の出力が仮数部の加算結果
となる理由について説明する。
において、データＡ0 およびＢ0 およびＣ0 のうち１個
のデータのみが正または負の値であって最終キャリーが
０のときは第二の反転回路１５の出力が仮数部の加算結
果となり、データＡ0 およびＢ0 およびＣ0 のうち１個
のデータのみが正または負の値であって最終キャリーが
１のときは第二の加算器１１の出力が仮数部の加算結果
となる理由について説明する。
【００１４】絶対値形式の３個のデータをＡおよびＢお
よびＣとし、データＣのみが負の値であるとすると、
よびＣとし、データＣのみが負の値であるとすると、
【００１５】
【００１６】この式から、 Ａ＋Ｂ−Ｃ が負にならな
ければ最終キャリーが存在することがわかる。すなわ
ち、 Ａ＋Ｂ−Ｃ が正のときは 最終キャリー＝１ Ａ＋Ｂ−Ｃ が負のときは 最終キャリー＝０ となる。
ければ最終キャリーが存在することがわかる。すなわ
ち、 Ａ＋Ｂ−Ｃ が正のときは 最終キャリー＝１ Ａ＋Ｂ−Ｃ が負のときは 最終キャリー＝０ となる。
【００１７】従って、最終キャリーの有無から Ａ＋Ｂ
−Ｃ の値の正負がわかる。
−Ｃ の値の正負がわかる。
【００１８】また、 Ａ＋Ｂ−Ｃ が負の値のとき、絶
対値表現のために２の補数を生成しなければならない。
対値表現のために２の補数を生成しなければならない。
【００１９】
【００２０】この式から、 Ａ＋Ｂ−Ｃ が負の値にな
るとき（最終キャリーが０のとき）は、Ｃをあらかじめ
反転させてから加算器に入力し、その加算結果を反転さ
せればよいことがわかる。
るとき（最終キャリーが０のとき）は、Ｃをあらかじめ
反転させてから加算器に入力し、その加算結果を反転さ
せればよいことがわかる。
【００２１】次に図１の実施例の動作について説明す
る。
る。
【００２２】例えば絶対値形式データ１の３個のデータ
Ａ0 およびＢ0 およびＣ0 のうちデータＡ0 およびＢ0
が負であり、データＣ0 のみが正であるときは、反転回
路１２は、データＣ0 のみの仮数部を反転させたデータ
ＡおよびＢおよびＣを加算器１０および１１に出力す
る。加算器１１は Ａ＋Ｂ＋Ｃ＋１ の加算を行い、加
算器１０は Ａ＋Ｂ＋Ｃ の加算を行う。反転回路１５
は、加算器１０の加算結果を入力してそれを反転した結
果を出力する。加算器１１における加算処理後の最終キ
ャリーの有無によって仮数部の加算結果が正と値になる
かまたは負の値になるかを判断できる。もし最終キャリ
ーがなかった場合は、Ａ0 ＋Ｂ0 ＋Ｃ0は負である。選
択回路１３は、Ａ＋Ｂ＋Ｃ の１の補数である反転回路
１５の出力を選択し、それを仮数部加算結果３として出
力する。符号算出回路１４は、データＣ0 のみが正であ
り、最終キャリーが０であるため、符号を負とした符号
部加算結果２を出力する。
Ａ0 およびＢ0 およびＣ0 のうちデータＡ0 およびＢ0
が負であり、データＣ0 のみが正であるときは、反転回
路１２は、データＣ0 のみの仮数部を反転させたデータ
ＡおよびＢおよびＣを加算器１０および１１に出力す
る。加算器１１は Ａ＋Ｂ＋Ｃ＋１ の加算を行い、加
算器１０は Ａ＋Ｂ＋Ｃ の加算を行う。反転回路１５
は、加算器１０の加算結果を入力してそれを反転した結
果を出力する。加算器１１における加算処理後の最終キ
ャリーの有無によって仮数部の加算結果が正と値になる
かまたは負の値になるかを判断できる。もし最終キャリ
ーがなかった場合は、Ａ0 ＋Ｂ0 ＋Ｃ0は負である。選
択回路１３は、Ａ＋Ｂ＋Ｃ の１の補数である反転回路
１５の出力を選択し、それを仮数部加算結果３として出
力する。符号算出回路１４は、データＣ0 のみが正であ
り、最終キャリーが０であるため、符号を負とした符号
部加算結果２を出力する。
【００２３】上述の実施例は、浮動小数点加算装置の仮
数部の加算装置として使用される場合の例であるが、他
の絶対値演算の必要な加算装置に使用できることな当然
である。
数部の加算装置として使用される場合の例であるが、他
の絶対値演算の必要な加算装置に使用できることな当然
である。
【００２４】
【発明の効果】以上説明したように、本発明の加算装置
は、符号を有する絶対値形式の３個のデータを入力した
とき、その３個のデータのうち１個のデータのみが正ま
たは負の値であって最終キャリーが０のときは Ａ＋Ｂ
＋Ｃ の加算結果を反転した結果を選択し、３個のデー
タのうち１個のデータのみが正または負の値であって最
終キャリーが１のときは Ａ＋Ｂ＋Ｃ の加算結果を選
択し、３個のデータの全てが正または負の値であるとき
は Ａ＋Ｂ＋Ｃ＋１ の加算結果を選択することによ
り、入力する絶対値形式データが負の値であるときに仮
数部の２の補数を生成してそれを負の値として加算し、
その加算結果が負の値となったとき、再び仮数部の２の
補数を生成して絶対値形式とする処理を行う必要がなく
なるため、処理時間およびハードウエアを削減すること
が可能になるという効果がある。
は、符号を有する絶対値形式の３個のデータを入力した
とき、その３個のデータのうち１個のデータのみが正ま
たは負の値であって最終キャリーが０のときは Ａ＋Ｂ
＋Ｃ の加算結果を反転した結果を選択し、３個のデー
タのうち１個のデータのみが正または負の値であって最
終キャリーが１のときは Ａ＋Ｂ＋Ｃ の加算結果を選
択し、３個のデータの全てが正または負の値であるとき
は Ａ＋Ｂ＋Ｃ＋１ の加算結果を選択することによ
り、入力する絶対値形式データが負の値であるときに仮
数部の２の補数を生成してそれを負の値として加算し、
その加算結果が負の値となったとき、再び仮数部の２の
補数を生成して絶対値形式とする処理を行う必要がなく
なるため、処理時間およびハードウエアを削減すること
が可能になるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来の加算装置の一例を示すブロック図であ
る。
る。
１・６ 符号付き絶対値形式データ ２・７ 符号部加算結果 ３・８ 仮数部加算結果 １０・１１・２３ 加算器 １２・１５ 反転回路 １３ 選択回路 １４・２２ 符号算出回路 ２０・２１ ２の補数処理回路
Claims (2)
- 【請求項１】 符号を有する絶対値形式の３個のデータ
を入力し前記３個のデータのうち１個のデータのみが正
または負の値であるときそのデータの１の補数を生成す
る第一の反転回路と、前記第一の反転回路からの３個の
データの加算を行う第一の加算器と、前記第一の反転回
路からの３個のデータを加算して更に１を加算した結果
と最終キャリーとを出力する第二の加算器と、前記第一
の加算器の演算結果の１の補数を生成する第二の反転回
路と、前記第一の加算器および前記第二の加算器および
前記第二の反転回路の出力信号を入力して指定された条
件に従ってそれらのうちの一つをを選択する選択回路
と、前記絶対値形式の３個のデータの正または負の値の
数および前記最終キャリーの値から正または負の符号を
決定する符号算出回路とを備えることを特徴とする加算
装置。 - 【請求項２】 符号を有する絶対値形式の３個のデータ
を入力し前記３個のデータのうち１個のデータのみが正
または負の値であるときそのデータの１の補数を生成す
る第一の反転回路と、前記第一の反転回路からの３個の
データの加算を行う第一の加算器と、前記第一の反転回
路からの３個のデータを加算して更に１を加算した結果
と最終キャリーとを出力する第二の加算器と、前記第一
の加算器の演算結果の１の補数を生成する第二の反転回
路と、前記絶対値形式の３個のデータのうち１個のデー
タのみが正または負の値であって前記最終キャリーが０
のときは前記第二の反転回路の出力を選択し前記３個の
データのうち１個のデータのみが正または負の値であっ
て前記最終キャリーが１のときは前記第一の加算器の出
力を選択し前記３個のデータの全てが正または負の値で
あるときは前記第二の加算器の出力を選択する選択回路
と、前記絶対値形式の３個のデータのうち２個のデータ
が正の値であって前記最終キャリーが１のときは正とし
前記絶対値形式の３個のデータのうち２個のデータが正
の値であって前記最終キャリーが０のときは負とし前記
絶対値形式の３個のデータのうち２個のデータが負の値
であって前記最終キャリーが１のときは負とし前記絶対
値形式の３個のデータのうち２個のデータが負の値であ
って前記最終キャリーが０のときは正とし前記３個のデ
ータの全てが正の値であるときは正とし前記３個のデー
タの全てが負の値であるときは負とした符号部加算結果
を出力する符号算出回路とを備えることを特徴とする加
算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214700A JP2901463B2 (ja) | 1993-08-31 | 1993-08-31 | 加算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214700A JP2901463B2 (ja) | 1993-08-31 | 1993-08-31 | 加算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0764767A JPH0764767A (ja) | 1995-03-10 |
| JP2901463B2 true JP2901463B2 (ja) | 1999-06-07 |
Family
ID=16660160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5214700A Expired - Fee Related JP2901463B2 (ja) | 1993-08-31 | 1993-08-31 | 加算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901463B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5515601B2 (ja) * | 2009-10-16 | 2014-06-11 | 富士通株式会社 | 浮動小数点加算器 |
-
1993
- 1993-08-31 JP JP5214700A patent/JP2901463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0764767A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055555A (en) | Interface for performing parallel arithmetic and round operations | |
| JPH0644225B2 (ja) | 浮動小数点丸め正規化回路 | |
| JP3345894B2 (ja) | 浮動小数点乗算器 | |
| JP4274633B2 (ja) | 累乗演算装置 | |
| JP2608165B2 (ja) | ディジタル信号処理システムにおける実時間２の補数コードの乗算方法及び装置 | |
| JP2901463B2 (ja) | 加算装置 | |
| JPH09204295A (ja) | スティッキービット検出回路 | |
| US6415311B1 (en) | Sign extension circuit and method for unsigned multiplication and accumulation | |
| JPH1091397A (ja) | 演算回路 | |
| EP0520378A2 (en) | Overflow detection system and its circuit for use in addition and subtraction | |
| JPH0149973B2 (ja) | ||
| JPH09138792A (ja) | ログの近似値の計算方法およびその回路 | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| JP3187402B2 (ja) | 浮動小数点データ加減算回路 | |
| JPS5966790A (ja) | 演算回路 | |
| JP2537876B2 (ja) | 丸め処理回路 | |
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| JPH10333885A (ja) | 乗算回路 | |
| JP2550597B2 (ja) | ２乗器 | |
| JPH11312076A (ja) | １０進演算装置 | |
| JPH04312120A (ja) | 浮動小数点加減算器 | |
| JP3089377B2 (ja) | 正規化浮動小数点乗算回路 | |
| JP2556171B2 (ja) | 演算回路 | |
| JP2890412B2 (ja) | 符号変換回路 | |
| JP2980341B2 (ja) | 浮動小数点桁合せ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990209 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |