JP2002271207A - データ変換装置およびデータ圧縮装置およびデータ伸長装置 - Google Patents

Abstract

(57)【要約】 【課題】 より歪が少なく、且つ広いダイナミックレン
ジを表現できるデータ変換、圧縮、伸長装置を提供する
こと。 【解決手段】 圧縮する２４ｂｉｔの入力データのピー
クレベルを判断し、各入力レベルに該当するフラグを対
応させる。入力レベルが０から２まではフラグを０と
し、固定小数点方式で圧縮処理すると、１１ｂｉ１分が
固定小数点のデータとして割り当てられる。また、入力
レベルが１１から１８までもフラグを０とし、固定小数
点方式で圧縮処理する。レベル３から１０までのフラグ
を１とし浮動小数点方式で圧縮処理する。固定小数点方
式で、入力データにＭＳＢからＳｉｇｎｂｉｔが連続４
つ以上続いている場合、８ｂｉｔ右にシフトした１１ｂ
ｉｔの固定小数点データとする。これにより入力が−６
６ｄＢより小さい場合は、固定小数点データとして扱わ
れノイズフロアのレベルが変化することはない。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、例えばオーディオデータ
等の波形データを圧縮、伸長するデータ変換装置および
データ圧縮装置およびデータ伸長装置に関するものであ
る。

【０００２】

【従来の技術】オーディオデータの圧縮、伸長技術には
様々な方式があるが、１つのデータのみから圧縮、伸長
を行う手法としては、単純に上位ビットから必要なビッ
ト数を取り出す固定小数点的な手法と、データを仮数
部、指数部のように割り当てる浮動小数点的な手法と、
データそのものに対して折れ線近似を行う手法とがあ
る。

【０００３】ここで、オーディオ用データでよく用いら
れる２４ｂｉｔのデータを１２ｂｉｔに圧縮する手法を
例にとって、これらの手法を以下に説明する。

【０００４】まず、表１（図４）に２の補数表現で表さ
れた２４ｂｉｔの入力データと入力レベルの関係を示
す。ここでＳはＳｉｇｎｂｉｔ（符号ｂｉｔ）、ＳＮは
Ｓｉｇｎｂｉｔ（符号ｂｉｔ）の反転値、＊は任意のデ
ータである０もしくは１の値を示す。このようにすると
２４ｂｉｔデータは、表１のレベルのいずれかに必ず当
てはめることが出来る。ちなみに正のフルスケールは、
０１１１ １１１１ １１１１ １１１１ １１１１
１１１１、負のフルスケールは、１０００ ００００
００００ ００００ ００００ ００００であるからレ
ベル０に当てはめられる。また、簡単のため１ｂｉｔ当
たりの量子化ノイズは６ｄＢとし表１の右側に入力レベ
ルとして表している。２４ｂｉｔのダイナミックレンジ
は２４ｂｉｔ×６ｄＢ＝１４４ｄＢとなる。

【０００５】固定小数点的手法：表２（図５）に、表１
のような２４ｂｉｔデータを１２ｂｉｔ固定小数点方式
で圧縮する場合の例を示し、表３（図６）に圧縮後のデ
ータ構成を示す。表２，３を見てわかるように固定小数
点方式の場合は、上位１２ｂｉｔをそのまま取り出した
だけである。この場合フルスケール（０ｄＢ）における
有効ｂｉｔ長は１２ｂｉｔあり、Ｓ／Ｎ＋Ｄは、約７２
ｄＢ、ダイナミックレンジも７２ｄＢである。なお、Ｓ
／Ｎ＋Ｄとは、信号の実効値（Ｓ：Ｓｉｇｎａｌ）と信
号以外の測定帯域上の全スペクトル成分の実効値（Ｎ＋
Ｄ：ＮはＮｏｉｓｅ、ＤはＤｉｓｔｏｒｔｉｏｎ）の比
である。この固定小数点的手法は、回路が非常に簡単で
あり、ダイナミックレンジと同じＳ／Ｎ＋Ｄが得られる
ことが特徴である。

【０００６】浮動小数点的手法：表１のような２４ｂｉ
ｔデータを仮数部８ｂｉｔ、指数部４ｂｉｔの浮動小数
点方式で圧縮を行う場合の例を表４（図７）に示し、１
２ｂｉｔに圧縮後のデータ構成を表５（図８）に示す。
指数部のデータは、圧縮時に取り込むべきデータのＭＳ
Ｂからのシフト量に対応している。この圧縮の場合ダイ
ナミックレンジは１３８ｄＢ（２３ｂｉｔ相当）得られ
るが、仮数部が８ｂｉｔしかないことから、０ｄＢにお
けるＳ／Ｎ＋Ｄは、約４８ｄＢ程度しかなく、入力レベ
ルが−２４ｄＢ（レベル４）まで下がって固定小数点方
式と同じＳ／Ｎ＋Ｄが得られるようになる。この浮動小
数点的手法は、少ないデータ長で広いダイナミックレン
ジがとれることが特徴である。

【０００７】折れ線近似的手法：この手法は、信号のレ
ベルが大きい時には、量子化のステップを粗くし、信号
のレベルが小さい時には細かくする方法であって、デー
タの値に応じて変化させるので、指数部の領域を持たな
くてもすみ、浮動小数点的手法よりもＳ／Ｎ＋Ｄや、ダ
イナミックレンジを改善することが出来る。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
固定小数点的手法では、ダイナミックレンジがデータ長
で決まってしまうため広いダイナミックレンジがとれな
いという問題がある。

【０００９】また、浮動小数点的手法では、指数部の領
域が必要なため、有効ビット長がその分減ることにな
る。そのため、Ｓ／Ｎ＋Ｄは悪くなり、信号レベルの大
小で量子化雑音が変化してしまうという問題がある。

【００１０】さらに折れ線近似的手法では、データに応
じて圧縮の傾きを変化させる必要があるのでハードウエ
ア的に構成が複雑になり、また、入力レベルが大きいと
きのＳ／Ｎ＋Ｄを改善することはできない。

【００１１】そこで本発明の目的は、以上のような問題
を解消し、入力データを簡単な手法で、固定小数点デー
タもしくは仮数部、指数部からなる浮動小数点データに
圧縮し、さらに圧縮後のデータを簡単な手法で伸長し、
入力データのレベルが大きいときでも歪みが少なくかつ
広いダイナミックレンジを表現出来るデータ変換装置、
データ圧縮装置およびデータ伸長装置を提供することに
ある。

【００１２】

【課題を解決するための手段】請求項１の発明は、符号
ビットを有する仮数部と指数部とからなる浮動小数点表
示のデータを固定少数点表示のデータに変換するデータ
変換装置において、前記指数部のデータに基づいて前記
仮数部のデータをレベルシフトする手段と、前記レベル
シフトされたデータの下位ビットに前記符号ビットを挿
入する手段と、を備えたことを特徴とする。

【００１３】請求項１の発明によれば、なお、正負の値
を符号ビットを付加して表示する２の補数表示では正の
範囲と負の範囲が異なる（例えば８ビットでは、正は０
から１２７であるのに対し、負は−１から−１２８を表
示）。このデータに基づき、レベルシフトして固定少数
点表示に変更すると（２の乗数倍になるので）、正の範
囲と負の範囲の幅の差が拡大し、オフセットが発生す
る。請求項１の発明によれば、正の場合には正の符号ビ
ットである「０」を挿入し、負の場合には、負の符号ビ
ットである「１」を挿入するので、負の範囲が正側に移
動し、オフセットを減少させる。

【００１４】請求項２の発明は、符号ビットを有する仮
数部と指数部とからなる浮動小数点表示のデータを固定
少数点表示のデータに変換するデータ変換装置におい
て、前記指数部のデータに基づいて前記仮数部のデータ
をレベルシフトする手段と、前記レベルシフトされたデ
ータの下位ビットに乱数を挿入する手段と、を備えたこ
とを特徴とする。

【００１５】なお、従来の浮動小数点表示から固定小数
点表示への変換は、単にレベルシフトするだけである。
例えば８ビットの仮数部と４ビットの指数部とからなる
浮動小数点表示を２４ビットの固定小数点表示に変更す
る場合、ビットシフトされた後のデータの下位ビットは
「０」である。大きい数の場合、上位８ビットが変動す
るだけなので、とりうる値が大きく離散した値であっ
て、大きい階段状に変化することとなる。つまり、高調
波の大きい波形となる。請求項２の発明によれば、下位
ビットに乱数を挿入するので、高調波の少ない波形を出
力できる。

【００１６】請求項３の発明は、固定少数点表示のデー
タを圧縮するデータ圧縮装置であって、前記固定少数点
表示のデータのうちの所定の範囲のレベルのデータを浮
動小数点表示のデータに変換する変換手段と、前記固定
少数点表示のデータのうちの所定の範囲のレベル以外の
データを所定のビット数の固定少数点表示のデータに変
更する変更手段と、前記変換手段および前記変更手段に
よって得られたデータが浮動小数点表示であるか、固定
小数点表示であるかを識別するフラグビットを生成する
手段とを備えたことを特徴とする。

【００１７】請求項４の発明は、請求項３において、前
記浮動小数点表示のデータの仮数部は最上位ビットが省
略されていることを特徴とする。

【００１８】請求項５の発明は、請求項４において、前
記仮数部の最上位ビットが省略されたことにより、新た
に最上位ビットとなったビットが浮動小数点表示である
ことを識別するフラグビットであることを特徴とする。

【００１９】請求項６の発明は、請求項３において、前
記変更手段は、最上位ビットから同じ符号が連続するビ
ット数に応じて、予め定められたビットだけレベルシフ
トされた値となるように前記変更を実行することを特徴
とする。

【００２０】請求項７の発明は、符号ビットを有する仮
数部と指数部とからなる浮動小数点表示のデータと固定
小数点表示のデータとが混在するデータを伸張するデー
タ伸張装置であって、前記伸長すべきデータが浮動小数
点表示であるか、固定小数点表示であるかを識別するフ
ラグビットに基づいて、前記伸長すべきデータが浮動小
数点表示のデータの場合には、所定のビット数の固定少
数点表示のデータに変換する手段と、前記フラグビット
に基づいて前記伸長すべきデータが固定少数点表示のデ
ータの場合には、所定のビット数の固定小数点表示のデ
ータに変更する手段と、を備えたことを特徴とする。

【００２１】請求項８の発明は、請求項７において、前
記変換手段は、前記伸長すべきデータの最上位ビットに
基づいて、浮動小数点表示であることを識別する識別手
段と、前記識別手段の識別結果に基づき、最上位ビット
の反転ビットを生成して前記伸長すべきデータの符号ビ
ットを生成する手段と、前記伸長すべきデータおよび前
記符号ビットから仮数部データと指数部データを生成す
る手段と、前記仮数部データと指数部データとから前記
所定のビット数の固定小数点データを生成する手段とを
備えたことを特徴とする。

【００２２】請求項９の発明は、請求項７において、前
記変更手段は、最上位ビットから同じ符号が連続するビ
ット数に応じて、予め定められたビットだけレベルシフ
トすることを特徴とする。

【００２３】請求項１０の発明は、請求項７，８および
９のいずれかにおいて、前記伸長すべきデータに基づい
て生成されたデータより下位のビットに符号ビットまた
は乱数を挿入する手段を有することを特徴とする。

【００２４】

【発明の実施の形態】図１に本発明を適用したオーディ
オ用ＤＳＰ（Ｄｉｇｉｔａｌ ＳｉｇｎａｌＰｒｏｃｅ
ｓｓｏｒ）のブロック図を示す。

【００２５】図１において、１はマイコンインターフェ
ース、２はマイコンインターフェース１を介して各種の
状態を設定するコントロールレジスタ（本発明では、表
１６、表１７、表１８の値を設定している。）、３はＤ
ＳＰの演算手順を格納するプログラムＲＡＭ（はじめか
らＲＯＭとして格納している場合もある。）、４は、乗
算や加算などの算術、論理演算を行う演算処理回路、５
は演算処理する際に使用するＲＡＭ（係数ＲＡＭ、ＤＡ
ＴＡ ＲＡＭなどがこれに該当する）、１６は入出力デ
ータのインターフェース、１８は、クロックなどを制御
するＤＳＰのコントロール回路、１７はデータバスであ
って、プログラムＲＡＭより出力するインストラクショ
ン命令や、コントロールレジスタ、ＤＳＰコントロール
回路から出力される制御線などは省略されている。２０
は、このＤＳＰを内蔵したデータ処理装置等の本体にあ
るマイクロコンピュータである。なお、この図の基本的
構成は、図２のＤＳＰ６にも適用できる。圧縮すべきデ
ータは、不図示のデータ処理装置（例えば、図１のオー
ディオ用ＤＳＰを用いてオーディオ信号の音場処理を行
う装置があり、これは、例えばＤＶＤ等に記録された映
画ソースを再生してその音声情報を音場処理する、いわ
ゆるＡＶアンプとして知られている。）において、デジ
タルデータとして生成される。

【００２６】（実施例１）まず、図１の構成を使用し
て、２４ｂｉｔデータを１２ｂｉｔに圧縮する場合を例
として以下に説明する。

【００２７】表６（図９）は本実施例１による圧縮の１
例を示す。この場合、図１のオーディオ用ＤＳＰにおい
て、２４ビットデータ（表１）を以下のようにして、圧
縮処理する。

【００２８】（１）入力される２４ｂｉｔデータのレベ
ルを判断する。

【００２９】まず、図１のオーディオ用ＤＳＰに入力す
る２４ｂｉｔデータのピークレベルを判断する。フラグ
ビットを１ｂｉｔ用意し、このフラグビットが０の時は
固定小数点方式、１の時は浮動小数点方式とし（０と１
が逆でも可。すなわち、フラグの定義は逆でも良
い。）、表６に示すように、各入力レベルに該当するフ
ラグを対応させる。

【００３０】ここでは、入力レベルが０から２まではフ
ラグを０とし、固定小数点方式で圧縮処理する。このよ
うにすると、１１ｂｉ１分が固定小数点のデータとして
割り当てられる。また、入力レベルが１１から１８まで
もフラグを０とし、固定小数点方式で圧縮処理する。

【００３１】次にレベル３から１０までの８段階のフラ
グを１とし浮動小数点方式で圧縮処理する。このように
すると、指数部に３ｂｉｔ必要となるので仮数部は８ｂ
ｉｔとなる。しかし、表６をみてわかるように浮動小数
点時は必ず、Ｓ，ＳＮ，…と続くのでＳＮのみデータと
してとっておき、伸長時にＳＮを反転させＳを生成させ
れば良いことがわかる。これで仮数部は実質９ｂｉｔ分
のデータを持っているのと同じになる。

【００３２】（２）固定小数点方式で圧縮処理する場
合、入力データにＭＳＢ（最上位ｂｉｔ）からＳ（Ｓｉ
ｇｎｂｉｔ）が連続４つ以上続いているかを判断する。

【００３３】すなわち、入力レベルが０から２までの固
定小数点方式のデータ構成をみると、ＭＳＢ（最上位ｂ
ｉｔ）から、Ｓ（Ｓｉｇｎｂｉｔ）は連続３つまでで、
４つ以上続くことはないことがわかる。一方、入力レベ
ルが１１から１８までの入力信号が微小の場合は、デー
タが下位ｂｉｔのみ変化し、上位ｂｉｔはＳｉｇｎｂｉ
ｔが連続することになる。したがって、表６の例では、
Ｓ（Ｓｉｇｎｂｉｔ）が連続４つ以上続いた場合、８ｂ
ｉｔ右にシフトした１１ｂｉｔの固定小数点データとす
る。これにより入力が−６６ｄＢより小さい場合は、固
定小数点データとして扱われノイズフロアのレベルが変
化することはない。

【００３４】圧縮されたデータは、固定小数点方式で圧
縮されたか浮動小数点方式で圧縮されたかを示すフラグ
データとともに内部または外部のメモリ（ＲＡＭ）に一
時記憶される。

【００３５】表６の例では、ダイナミックレンジで１１
４ｄＢ、入力レベル０ｄＢのＳ／Ｎ＋Ｄ（歪）が約６６
ｄＢ（１１ｂｉｔ相当）得られることとなる。表４の浮
動小数点方式のダイナミックレンジ１３８ｄＢに比べ
て、ダイナミックレンジは若干落ちるが、実使用上ここ
まで要求されることは少なく、むしろ浮動小数点時の仮
数部のｂｉｔ長を増やした方が音質的には良いためにこ
のようにしてある。ダイナミックレンジ１３８ｄＢを実
現させる例は後述する。

【００３６】表７（図１０）に、図１の構成を使用して
表６の方法で圧縮された場合のデータ構成例を示す。指
数部のデータは、圧縮時取り込みデータのＭＳＢからの
シフト量を示しており、８ｂｉｔが区別出来れば良いの
で必ずしもこの順番でなくてかまわない（たとえば００
０，００１，…，１１０，１１１）。

【００３７】次に、図１のオーディオ用ＤＳＰを使用し
て１２ｂｉｔに圧縮されたデータを伸長する処理につい
て説明する。

【００３８】まず、メモリ内の上記フラグビット（図
９）からその圧縮データが固定小数点方式で圧縮された
か、浮動小数点方式で圧縮されたかを判断し、固定小数
点方式の場合は、上位４ビットＳｉｇｎフラグが続いて
いるかを判断し、上位４ビットＳｉｇｎフラグが続いた
場合は、微小信号レベルと判断し、８ｂｉｔ右シフト
（ＬＳＢ側）動作を行う。それ以外の場合はシフト動作
を行わない。

【００３９】浮動小数点方式の場合は、ＭＳＢのデータ
を反転させ、Ｓｉｇｎｂｉｔを生成させ、指数部のデー
タをもとに必要な右シフト動作を行う。

【００４０】伸長後データの存在しない下位ｂｉｔに関
しては、シフト後に、データのＳｉｇｎｂｉｔ（表８：
図１１参照）もしくはＭ系列等で生成される乱数（表
９：図１２参照）を挿入する。Ｓｉｇｎｂｉｔを挿入し
た場合はオフセットならびに偶数次の高調波の抑制が期
待でき、乱数を挿入した場合は、ノイズレベルは若干悪
くなるが高調波全体の抑制が期待できる。これらは、状
況に応じて切り替えられるようにしておくとよい。

【００４１】本発明では、フラグの取り方、指数部の取
り方によりダイナミックレンジやデータの有効ｂｉｔ長
を変更する事が可能である。そのような例をつぎにいく
つか示す。

【００４２】（実施例２）図１の構成を使用して、２４
ｂｉｔデータを１２ｂｉｔに圧縮する場合を例として以
下に説明する。

【００４３】表１０（図１３）は本実施例２による圧縮
の１例を示す。表１０に示すように、この実施例では、
フラグ２ｂｉｔを使用し、０１は入力レベル０に対応さ
せ、０は入力レベル１から３および１２から１９に対応
させ、１１は入力レベル４から１１に対応させる。フラ
グ０１および０は固定小数点方式、フラグ１１は浮動小
数点方式である。指数部は３ビットであり、浮動小数点
方式の場合の圧縮時取り込みデータのＭＳＢからのシフ
ト量を示す。固定小数点方式の場合の入力データが、大
入力（レベル１から３）か微小入力（レベル１２から１
９）のいずれであるかの判断は、入力データのＭＳＢか
らＳｉｇｎｂｉｔの連続数が４以上であるか否かで行
う。すなわち、４以上の場合は、微小入力であると判断
し、ＭＳＢから９ｂｉｔシフトしたデータを取り込む。
また固定小数点方式の場合の取り込みデータのＭＳＢか
らのシフト量は、入力レベル０から３までは１ｂｉｔ、
入力レベル１２から１９までは９ｂｉｔである。

【００４４】以上のような条件において、図１の構成の
オーディオ用ＤＳＰを使用して、実施例１と同様にし
て、２４ｂｉｔデータを圧縮することができる。表１１
（図１４）に圧縮後のデータ構成を示す。

【００４５】この例では、入力レベルが０〜−６ｄＢ
（入力レベル０）以外は、固定小数点方式と同等、もし
くはそれ以上の有効ｂｉｔ長が得られる。

【００４６】また、伸長時の動作も実施例１と同様であ
り、フラグビットの値と、ＭＳＢからのＳｉｇｎｂｉｔ
の連続数を参照して容易に伸長することができる。

【００４７】（実施例３）図１の構成を使用して、２４
ｂｉｔデータを１２ｂｉｔに圧縮する場合を例として以
下に説明する。

【００４８】表１２（図１５）は本実施例３による圧縮
の１例を示す。表１２に示すように、この実施例では、
フラグ３ｂｉｔを使用し、０は入力レベル０から１およ
び１４から２２に対応させ、００１は入力レベル２から
３に対応させ、１０１は入力レベル４から５に対応さ
せ、１１は入力レベル６から１３に対応させた。１１以
外のフラグは固定小数点方式、フラグ１１は浮動小数点
方式である。指数部は３ビットであり、浮動小数点方式
の場合の圧縮時取り込みデータのＭＳＢからのシフト量
を示す。固定小数点方式を適用する場合の入力データ
が、大入力（レベル０から１）か微小入力（レベル１４
から２２）のいずれであるかの判断は、入力データのＭ
ＳＢからＳｉｇｎｂｉｔの連続数が３以上であるか否か
で行う。すなわち、３以上の場合は、微小入力であると
判断し、ＭＳＢから１２ｂｉｔシフトしたデータを取り
込む。また固定小数点方式の場合の取り込みデータのＭ
ＳＢからのシフト量は、入力レベル０から１までは無
し、入力レベル２から３までは２ｂｉｔ、入力レベル４
から５までは４ｂｉｔ、入力レベル１４から２２までは
１２ｂｉｔである。

【００４９】以上のような条件において、図１の構成の
オーディオ用ＤＳＰを使用して、実施例１と同様にし
て、２４ｂｉｔデータを圧縮することができる。表１３
（図１６）に圧縮後のデータ構成を示す。この例では、
指数部８ｂｉｔ，仮数部４ｂｉｔの浮動小数点演算デー
タと同じく１３８ｄＢのダイナミックレンジを維持しつ
つ、入力レベルが０，１，２，４，１４において有効ｂ
ｉｔ長が勝っていることがわかる。また、伸長時の動作
も実施例１と同様であり、フラグビットの値と、ＭＳＢ
からのＳｉｇｎｂｉｔの連続数を参照して容易に伸長す
ることができる。

【００５０】（実施例４）図１の構成を使用して、２４
ｂｉｔデータを１６ｂｉｔに圧縮する場合を例として以
下に説明する。

【００５１】表１４（図１７）は本実施例４による圧縮
の１例を示す。表１４に示すように、この実施例では、
フラグ２ｂｉｔを使用し、０は入力レベル０から２およ
び１０から１２に対応させ、０１は入力レベル３から５
に対応させ、１１は入力レベル６から９に対応させ、０
１は入力レベル１３から２３に対応させた。１１以外の
フラグは固定小数点方式、フラグ１１は浮動小数点方式
である。指数部は２ビットであり、浮動小数点方式の場
合の圧縮時取り込みデータのＭＳＢからのシフト量を示
す。固定小数点方式を適用する場合であって、フラグが
０の場合の入力データが、大入力（レベル０から２）か
小入力（レベル１０から１２）のいずれであるかの判断
は、入力データのＭＳＢからＳｉｇｎｂｉｔの連続数が
４以上であるか否かで行う。すなわち、４以上の場合
は、小入力であると判断し、ＭＳＢから７ｂｉｔシフト
したデータを取り込む。また固定小数点方式の場合の取
り込みデータのＭＳＢからのシフト量は、入力レベル０
から２までは無し、入力レベル３から５までは４ｂｉ
ｔ、入力レベル１３から２３までは１０ｂｉｔである。

【００５２】以上のような条件において、図１の構成の
オーディオ用ＤＳＰを使用して、実施例１と同様にし
て、２４ｂｉｔデータを圧縮することができる。表１５
（図１８）に圧縮後のデータ構成を示す。表し１５のよ
うな入力データフォーマットを用いると、簡単にダイナ
ミックレンジを２４ｂｉｔ相当に伸長する事が出来る。
モード設定等で、従来の１６ｂｉｔ固定データの切り替
えも可能である。

【００５３】また、伸長時の動作も実施例１と同様であ
り、フラグビットの値と、ＭＳＢからのＳｉｇｎｂｉｔ
の連続数を参照して容易に伸長することができる。

【００５４】上述した実施例１〜４は、以下に述べるよ
うに専用のハードウェア（図２）によっても実行するこ
とができる。

【００５５】なお、本発明の具体的使用例としては、実
施例４で述べた新フォーマットとしての可能性もある
が、最も有効な利用法としては、音声データの一次保管
手段としてのメモリに、圧縮して書き込み、伸長して読
み出す場合である。

【００５６】ＤＳＰを用いた音場処理等では、音声デー
タを遅延させた後データ処理する事が多いが、その際の
メモリ容量は要求される遅延量に応じて比例して増大し
てしまう。その反面、遅延データそのものをそのまま出
力させることは少なく、元の音声データや他の音声デー
タと加工して使われことが多いため、圧縮する事が可能
になってくる。その際に、ＭＰＥＧのような高度な圧縮
方法を使用すると、その回路自体が複雑になり、メモリ
サイズによっては圧縮する効果が出なくなってしまう。
本発明は、そのような場合に有効である。

【００５７】図２に、オーディオ用のＤＳＰに９６ｋｂ
ｉｔのＳＲＡＭを搭載する場合について示す。なお、圧
縮、伸長の方式としては、実施例１で述べた方式とする
（表６〜表９）。これは２４ｂｉｔオーディオ用ＤＳＰ
６を、２４ｂｉｔのデータバスを介して、本発明の圧
縮、伸長回路７（詳細は後述する）に接続し、そこから
９６ｂｉｔのＳＲＡＭ８につながる。これらの構成は、
例えば、上述したＡＶアンプ等のデータ処理装置内に組
み込まれて使用され、オーディオデータ以外の後述する
ような信号は、このデータ処理装置内の制御回路によっ
て生成されるものとする。

【００５８】９６ｋｂｉｔＳＲＡＭ８の構成は、モード
によって表１６の４通りに分ける事が出来る。これらの
モード信号は後述するＳＲＡＭ内のセレクタに入力さ
れ、いずれかの動作が選択される。

【００５９】

【表１】

【００６０】オーディオ用データは、２４ｂｉｔで使用
されることが多く、その半分の１２ｂｉｔで圧縮し、Ｓ
ＲＡＭを表１６のＭＯＤＥ１のようにすべて１２ｂｉｔ
で使用すれば、ＲＡＭ容量を倍にすることが出来る。デ
ータの処理によっては、２４ｂｉｔのままメモリに記憶
しておいたほうがよい場合があるので、ＭＯＤＥ２，Ｍ
ＯＤＥ３のように２４ｂｉｔ，１２ｂｉｔどちらも使え
るようにしておくと便利である。１２ｂｉｔの場合は、
制御信号としてＣＭＰ＿Ｎ（表１７）、Ｓ１ＧＮ＿Ｎ
（表１８）を用意しておき、設定によって、圧縮・伸長
のＯＮ，０ＦＦ、伸長時のＳｉｇｎｂｉｔ，乱数の挿入
の切り替えが出来るようにしておく。これらの制御信号
は後述する圧縮、伸長回路内のコントロール回路に入力
される。

【００６１】

【表２】

【００６２】

【表３】

【００６３】図３は、本発明の圧縮、伸長回路７を含ん
だ周辺回路を示す。

【００６４】２４ｂｉｔデータのピークを検出するピー
ク検出回路９は、２４ｂｉｔ Ａｕｄｉｏ用のＤＳＰ６
の機能として含んでいる場合も多いので、それを利用し
た場合は、点線で囲った部分が圧縮、伸長回路７の構成
となり、この圧縮、伸長回路７は、コントロール回路１
０、左右１５ｂｉｔバレルシフタ１１（このバレルシフ
タは、圧縮時は左シフトし、伸長時は右シフトする。ま
た２４ｂｉｔ時、ＣＭＰ＿Ｎの時 シフト０である）、
およびデータ加工回路１２（このデータ加工回路は、左
右１ｂｉｔシフタとＭ系列発生回路とデータセレクタと
を有する）を有する。バレルシフタ１１は２４ｂｉｔの
ＤＢＵＳに接続されており、外部とのデータのやり取り
が行われる。バレルシフタ１１はまた、データ加工回路
１２と２４ｂｉｔのＸバスで接続される。データ加工回
路１２は、さらに、２４ｂｉｔのデータのうち、上位１
２ｂｉｔ分が１２ｂｉｔデータバスであるＭＢＵＳに接
続され、下位にある１２ｂｉｔ分が１２ｂｉｔデータバ
スであるＬＢＵＳに接続される。ＭＢＵＳとＬＢＵＳに
は、１２ｂｉｔデータのＳＲＡＭが接続される。２４ｂ
ｉｔデータのときには、ＭＢＵＳとＬＢＵＳにそれぞれ
ＳＲＡＭが接続されるように選択され、ＳＲＡＭに２４
ｂｉｔデータを記憶できるようになっている。したがっ
て、図３に示すＳＲＡＭ８（図２の１個に相当する）
は、メモリ部８Ａとセレクタ部８Ｂ（コントロール線か
らの制御信号に応答して２４ｂｉｔ時はＬＳＢ側のデー
タバスを選択する）とを有する。

【００６５】はじめに圧縮時の回路動作について説明す
る。ピーク検出回路９で、２４ビットのデータバスの上
位１６ｂｉｔから表６に示すピーク検出値を求め、この
値を圧縮、伸長回路７に送る。

【００６６】圧縮、伸長回路７のコントロール回路１０
は、コントロール線から得られたＭＯＤＥ［１：０］
（表１６），ＣＭＰ＿Ｎ（表１７）の値に応答して、圧
縮を行う場合はピーク値（表６の入力レベル０から１
８）に応じて表６のシフト量が得られるようにバレルシ
フタ１１の値をコントロールして、左シフト（ＭＳＢ側
にシフト）を行う。圧縮を行わない場合は、シフト操作
を行わない。浮動小数点データで圧縮しＳＲＡＭに記録
する場合は最上位ｂｉｔにＳＮがくるので、表６で示し
ているシフト量よりももうｌｂｉｔ左シフトする必要が
あるが、このバレルシフタ１１では行わず次段のデータ
加工回路１２にて行う。この方が、コントロール的にも
楽なためである。データ加工回路１２では、固定小数点
データ時にはフラグビットの挿入を行い、浮動小数点デ
ータ時には、１ｂｉｔ左シフト後に、指数部データとフ
ラグビットの挿入を行う。

【００６７】こうして２４ｂｉｔデータの上位１２ｂｉ
ｔがＭＢＵＳ［１１：０］を通して、ＳＲＡＭに書き込
まれる（表７）。

【００６８】伸長時は、１２ｂｉｔデータ ＭＢＵＳ
［１１：０］をデータ加工回路に取り込むとともに、Ｍ
ＢＵＳ［ｌ１：８］４ｂｉｔと，ＭＢＵＳ［３：０］４
ｂｉｔをデータコントロール回路１０に取り込む。デー
タコントロール回路１０では、図１９Ａに示すように、
ＭＢＵＳ［０］のフラグが０であるなら固定小数点デー
タと認識し、データ加工回路を通して、Ｘ［２３：１
３］へは、フラグ１ｂｉｔ（ＭＢＵＳ［０］）を除いた
１１ｂｉｔデータを、Ｘ［１２：０］へは、ＳＩＧＮ＿
Ｎが０の場合はＳｉｇｎｂｉｔ（すなわち、ＭＢＵＳ
［１１］）を、ＳＩＧＮ＿Ｎが１の場合は、乱数データ
を入れる。

【００６９】また、コントロール回路１０でＭＢＵＳ
［ｌ１：８］４ｂｉｔの値が１１１１あるいは００００
であれば、微小信号と判断し、２４ｂｉｔデータＸ［２
３：０］をバレルシフタ１１で８ｂｉｔ右シフト（ＬＳ
Ｂ側にシフト）する。右シフトにより欠落するＭＳＢ側
のデータにはｓｉｇｎｂｉｔを入れる。

【００７０】ＭＢＵＳ［ｌ１：８］４ｂｉｔの値が１１
１１あるいは００００以外であれば、振幅の大きい信号
と判断し、２４ｂｉｔデータＸ［２３：０］は、バレル
シフタ１１でシフトを行わない。

【００７１】ＭＢＵＳ［０］のフラグが１の時は、図１
９のＢに示すように、浮動小数点データと判断し、デー
タ加工回路１２にて、ＭＢＵＳ［１１］のｂｉｔを反転
させてＳｉｇｎビットを生成し、Ｘ［２３：０］にい
れ、ＭＢＵＳ［ｌ１：４］の８ｂｉｔデータを１ｂｉｔ
右シフトしてＸ［２２：１５］にいれる。Ｘ［１４：
０］には固定小数点データと同様に、Ｓ１ＧＮ＿Ｎが０
の場合には、Ｓｉｇｎビットを、Ｓ１ＧＮ＿Ｎが１の場
合は、乱数データを入れる。

【００７２】また、コントロール回路でＭＢＵＳ［３：
１］の指数部データを読み込み、その値からバレルシフ
タの右シフト量を決定し、Ｘ［２３：０］のシフトを行
う。右シフトにより欠落するＭＳＢ側のデータにはＳｉ
ｇｎｂｉｔを入れる（表８，表９）。

【００７３】ＬＢＵＳ［１１：０］のやり取りは、２４
ｂｉｔデータとしてＳＲＡＭに読み書きする場合に用い
られ、その場合、ＳＲＡＭ部のセレクタは、ＬＳＢ側を
選択する。

【００７４】ソフトウエアで処理する場合には、上記で
述べた方法をプログラムで記述していけばよい。

【００７５】

【発明の効果】以上説明したように、本発明によれば、
より歪が少なく、且つ広いダイナミックレンジを表現で
きるデータ変換、圧縮、伸長装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明のデータ圧縮、伸長装置の一例を示すブ
ロック図である。

【図２】本発明のデータ圧縮、伸長装置の他の一例を示
すブロック図である。

【図３】同データ圧縮、伸長装置の詳細ブロック図であ
る。

【図４】２４ｂｉｔデータと入力レベルとの関係を示す
図である。

【図５】２４ｂｉｔデータを１２ｂｉｔ固定小数点方式
で圧縮する場合のデータ構造を示す図である。

【図６】２４ｂｉｔデータを１２ｂｉｔ固定小数点方式
で圧縮した後のデータ構造を示す図である。

【図７】２４ｂｉｔデータを仮数部８ｂｉｔ、指数部４
ｂｉｔの浮動小数点方式で圧縮する場合のデータ構造を
示す図である。

【図８】２４ｂｉｔデータを仮数部８ｂｉｔ、指数部４
ｂｉｔの浮動小数点方式で圧縮した後のデータ構造を示
す図である。

【図９】本発明の実施例１のデータ構造を示す図であ
る。

【図１０】同実施例１の圧縮後のデータ構造を示す図で
ある。

【図１１】同実施例１の伸長後のデータ構造の一例を示
す図である。

【図１２】同実施例１の伸長後のデータ構造の他の一例
を示す図である。

【図１３】本発明の実施例２のデータ構造を示す図であ
る。

【図１４】同実施例２の圧縮後のデータ構造を示す図で
ある。

【図１５】本発明の実施例３のデータ構造を示す図であ
る。

【図１６】同実施例３の圧縮後のデータ構造を示す図で
ある。

【図１７】本発明の実施例４のデータ構造を示す図であ
る。

【図１８】同実施例４の圧縮後のデータ構造を示す図で
ある。

【図１９】伸長時のＸ［２３：０］を示す図である。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ Ｉ／Ｏ ５ バス ６ ２４ｂｉｔオーディオ用ＤＳＰ ７ 圧縮、伸長回路 ８ ＳＲＡＭ ９ ピーク検出回路 １０ コントロール回路 １１ バレルシフタ １２ データ加工回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】 符号ビットを有する仮数部と指数部とか
   らなる浮動小数点表示のデータを固定少数点表示のデー
   タに変換するデータ変換装置において、 前記指数部のデータに基づいて前記仮数部のデータをレ
   ベルシフトする手段と、 前記レベルシフトされたデータの下位ビットに前記符号
   ビットを挿入する手段と、を備えたことを特徴とするデ
   ータ変換装置。
2. 【請求項２】 符号ビットを有する仮数部と指数部とか
   らなる浮動小数点表示のデータを固定少数点表示のデー
   タに変換するデータ変換装置において、 前記指数部のデータに基づいて前記仮数部のデータをレ
   ベルシフトする手段と、 前記レベルシフトされたデータの下位ビットに乱数を挿
   入する手段と、を備えたことを特徴とするデータ変換装
   置。
3. 【請求項３】 固定少数点表示のデータを圧縮するデー
   タ圧縮装置であって、 前記固定少数点表示のデータのうちの所定の範囲のレベ
   ルのデータを浮動小数点表示のデータに変換する変換手
   段と、 前記固定少数点表示のデータのうちの所定の範囲のレベ
   ル以外のデータを所定のビット数の固定少数点表示のデ
   ータに変更する変更手段と、 前記変換手段および前記変更手段によって得られたデー
   タが浮動小数点表示であるか、固定小数点表示であるか
   を識別するフラグビットを生成する手段とを備えたこと
   を特徴とするデータ圧縮装置。
4. 【請求項４】 請求項３のデータ圧縮装置において、 前記浮動小数点表示のデータの仮数部は最上位ビットが
   省略されていることを特徴とするデータ圧縮装置。
5. 【請求項５】 請求項４のデータ圧縮装置において、 前記仮数部の最上位ビットが省略されたことにより、新
   たに最上位ビットとなったビットが浮動小数点表示であ
   ることを識別するフラグビットであることを特徴とする
   データ圧縮装置。
6. 【請求項６】 請求項３のデータ圧縮装置において、 前記変更手段は、最上位ビットから同じ符号が連続する
   ビット数に応じて、予め定められたビットだけレベルシ
   フトされた値となるように前記変更を実行することを特
   徴とするデータ圧縮装置。
7. 【請求項７】 符号ビットを有する仮数部と指数部とか
   らなる浮動小数点表示のデータと固定小数点表示のデー
   タとが混在するデータを伸張するデータ伸張装置であっ
   て、 前記伸長すべきデータが浮動小数点表示であるか、固定
   小数点表示であるかを識別するフラグビットに基づい
   て、前記伸長すべきデータが浮動小数点表示のデータの
   場合には、所定のビット数の固定少数点表示のデータに
   変換する手段と、 前記フラグビットに基づいて前記伸長すべきデータが固
   定少数点表示のデータの場合には、所定のビット数の固
   定小数点表示のデータに変更する手段と、を備えたこと
   を特徴とするデータ伸張装置。
8. 【請求項８】 請求項７のデータ伸張装置において、 前記変換手段は、 前記伸長すべきデータの最上位ビットに基づいて、浮動
   小数点表示であることを識別する識別手段と、 前記識別手段の識別結果に基づき、最上位ビットの反転
   ビットを生成して前記伸長すべきデータの符号ビットを
   生成する手段と、 前記伸長すべきデータおよび前記符号ビットから仮数部
   データと指数部データを生成する手段と、 前記仮数部データと指数部データとから前記所定のビッ
   ト数の固定小数点データを生成する手段とを備えたこと
   を特徴とするデータ伸張装置。
9. 【請求項９】 請求項７のデータ伸張装置において、 前記変更手段は、最上位ビットから同じ符号が連続する
   ビット数に応じて、予め定められたビットだけレベルシ
   フトすることを特徴とするデータ伸張装置。
10. 【請求項１０】 請求項７，８および９のいずれかのデ
    ータ伸長装置において、 前記伸長すべきデータに基づいて生成されたデータより
    下位のビットに符号ビットまたは乱数を挿入する手段を
    有することを特徴とするデータ伸張装置。