JPH06112312A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法Info
- Publication number
- JPH06112312A JPH06112312A JP25485192A JP25485192A JPH06112312A JP H06112312 A JPH06112312 A JP H06112312A JP 25485192 A JP25485192 A JP 25485192A JP 25485192 A JP25485192 A JP 25485192A JP H06112312 A JPH06112312 A JP H06112312A
- Authority
- JP
- Japan
- Prior art keywords
- electrode metal
- wafer
- metal layer
- semiconductor chip
- dicing blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ウエハーシートＢに貼着したウエハーＡを、
ダイシングブレードＣにて、各半導体チップ１ごとに切
断するに際して、各半導体チップ１の側面に、その裏面
における電極メタル層がバリとして突出することを防止
する。 【構成】 前記電極メタル層を、当該電極メタル層のう
ち各半導体チップごとへの各切断線Ａ′の箇所に帯状に
延びる電極メタル層無し部分５ａ′を残して形成する
か、或いは、長さ寸法及び幅寸法又は直径寸法を前記ダ
イシングブレードＣにおける幅寸法Ｔの２倍以下にした
アイランド状の電極メタル層５ｂにしてその多数個を細
かいピッチ間隔で配設したものに形成する。
ダイシングブレードＣにて、各半導体チップ１ごとに切
断するに際して、各半導体チップ１の側面に、その裏面
における電極メタル層がバリとして突出することを防止
する。 【構成】 前記電極メタル層を、当該電極メタル層のう
ち各半導体チップごとへの各切断線Ａ′の箇所に帯状に
延びる電極メタル層無し部分５ａ′を残して形成する
か、或いは、長さ寸法及び幅寸法又は直径寸法を前記ダ
イシングブレードＣにおける幅寸法Ｔの２倍以下にした
アイランド状の電極メタル層５ｂにしてその多数個を細
かいピッチ間隔で配設したものに形成する。
Description
【０００１】
【産業上の利用分野】本発明は、トランジスターやダイ
オード等に使用される半導体チップを、シリコン製のウ
エハーを使用して製造する方法に関するものである。
オード等に使用される半導体チップを、シリコン製のウ
エハーを使用して製造する方法に関するものである。
【０００２】
【従来の技術】従来、トランジスターやダイオード等に
使用される半導体チップ（例えば、メサ型半導体チッ
プ）は、図５及び図６に示すように、当該半導体チップ
１の複数個を、一枚のシリコン製ウエハーＡの表面に形
成したのち、このウエハーＡにおける裏面の全体に、銀
等のコレクタ及びカソード用電極メタル膜５を形成し、
次いで、このウエハーＡの裏面側に、軟質合成樹脂製の
ウエハーシートＢを貼着したのち、前記ウエハーＡを、
各半導体チップ１の間の溝（メサ溝）２内を通る切断線
Ａ′に沿って砥石車の回転式ダイシングブレードＣにて
切断することにより、各半導体チップ１ごとに分離する
と言う方法で製造している。
使用される半導体チップ（例えば、メサ型半導体チッ
プ）は、図５及び図６に示すように、当該半導体チップ
１の複数個を、一枚のシリコン製ウエハーＡの表面に形
成したのち、このウエハーＡにおける裏面の全体に、銀
等のコレクタ及びカソード用電極メタル膜５を形成し、
次いで、このウエハーＡの裏面側に、軟質合成樹脂製の
ウエハーシートＢを貼着したのち、前記ウエハーＡを、
各半導体チップ１の間の溝（メサ溝）２内を通る切断線
Ａ′に沿って砥石車の回転式ダイシングブレードＣにて
切断することにより、各半導体チップ１ごとに分離する
と言う方法で製造している。
【０００３】なお、符号３は、前記溝（メサ溝）２内に
塗着・形成したガラス被膜を、符号４は、ウエハー１の
上面に形成した銀等のアノード用電極メタル膜を各々示
す。
塗着・形成したガラス被膜を、符号４は、ウエハー１の
上面に形成した銀等のアノード用電極メタル膜を各々示
す。
【０００４】
【発明が解決しようとする課題】ところで、この製造方
法において、ウエハーＡを、回転式のタイシングブレー
ドＣにて各半導体チップ１ごとに切断するに際しては、
前記ダイシングブレードＣを、ウエハーＡの裏面に形成
されている電極メタル膜５を越えてその裏面側における
ウエハーシートＢにまで達するように侵入することによ
って、前記電極メタル膜５をも切断するようにしなけれ
ばならない。
法において、ウエハーＡを、回転式のタイシングブレー
ドＣにて各半導体チップ１ごとに切断するに際しては、
前記ダイシングブレードＣを、ウエハーＡの裏面に形成
されている電極メタル膜５を越えてその裏面側における
ウエハーシートＢにまで達するように侵入することによ
って、前記電極メタル膜５をも切断するようにしなけれ
ばならない。
【０００５】しかし、前記電極メタル膜５は、その下面
側が、軟質合成樹脂製のウエハーシートＢにて支持され
ていることにより、この電極メタル膜５を、前記砥石車
のタイシングブレードＣによって切断するとき、当該電
極メタル膜５をダイシングブレードＣにて擦りながら無
理やり毟り取るような状態になって、各半導体チップ１
に大きいダメージを及ぼすことになるから、半導体チッ
プ１に符号Ｄで示すような亀裂が発生して、歩留り率が
低下すると言う問題を発生するのであった。
側が、軟質合成樹脂製のウエハーシートＢにて支持され
ていることにより、この電極メタル膜５を、前記砥石車
のタイシングブレードＣによって切断するとき、当該電
極メタル膜５をダイシングブレードＣにて擦りながら無
理やり毟り取るような状態になって、各半導体チップ１
に大きいダメージを及ぼすことになるから、半導体チッ
プ１に符号Ｄで示すような亀裂が発生して、歩留り率が
低下すると言う問題を発生するのであった。
【０００６】しかも、前記電極メタル膜５を、ダイシン
グブレードＣにて無理やり毟り取るような状態になるこ
とにより、シャープに切断することができず、ウエハー
Ａの下面の全体にわたって形成した電極メタル膜５のう
ちダイシングブレードＣにおける厚さＴの部分が、前記
ダイシングブレードＣによる切断面、つまり半導体チッ
プ１における側面から突出した状態に残り、換言する
と、各半導体チップ１の一側面からは、前記電極メタル
膜５の一部が、図６に示すように、前記ダイシングブレ
ードＣにおける厚さＴと略等しい寸法だけ突出した状態
に残って、この部分が広幅のバリ５′になり、そして、
この広幅のバリ５′が、半導体チップ１をリードフレー
ム等に対してダイボンディングする場合に、半導体チッ
プ１のリードフレーム等に対する接合を妨げたり、或い
は、半導体チップ１を傾けたりすると言うダイボンディ
ングミスを誘発する問題もあった。
グブレードＣにて無理やり毟り取るような状態になるこ
とにより、シャープに切断することができず、ウエハー
Ａの下面の全体にわたって形成した電極メタル膜５のう
ちダイシングブレードＣにおける厚さＴの部分が、前記
ダイシングブレードＣによる切断面、つまり半導体チッ
プ１における側面から突出した状態に残り、換言する
と、各半導体チップ１の一側面からは、前記電極メタル
膜５の一部が、図６に示すように、前記ダイシングブレ
ードＣにおける厚さＴと略等しい寸法だけ突出した状態
に残って、この部分が広幅のバリ５′になり、そして、
この広幅のバリ５′が、半導体チップ１をリードフレー
ム等に対してダイボンディングする場合に、半導体チッ
プ１のリードフレーム等に対する接合を妨げたり、或い
は、半導体チップ１を傾けたりすると言うダイボンディ
ングミスを誘発する問題もあった。
【０００７】特に、これらの問題は、メサ型半導体チッ
プの製造に際して、メサ溝２内におけるガラス被膜３を
ダイシングブレードＣにて切断する場合において、当該
ダイシングブレードＣにおける耐久性を保持することの
ために、その厚さ寸法Ｔを厚くした場合に、一層増大す
るのである。本発明は、半導体チップの製造に際して、
前記のような問題が発生することを確実に低減できるよ
うにした製造方法を提供することを技術的課題とするも
のである。
プの製造に際して、メサ溝２内におけるガラス被膜３を
ダイシングブレードＣにて切断する場合において、当該
ダイシングブレードＣにおける耐久性を保持することの
ために、その厚さ寸法Ｔを厚くした場合に、一層増大す
るのである。本発明は、半導体チップの製造に際して、
前記のような問題が発生することを確実に低減できるよ
うにした製造方法を提供することを技術的課題とするも
のである。
【０００８】
【課題を解決するための手段】この技術的課題を達成す
るために本発明は、第１に、ウエハーにおける表面に多
数個の半導体チップを形成する工程と、前記ウエハーに
おける裏面に電極メタル膜を形成する工程と、前記ウエ
ハーにおける裏面側に合成樹脂製のウエハーシートを貼
着する工程と、前記ウエハーをダイシングブレードによ
って各半導体チップごとに切断する工程とから成る製造
方法において、前記電極メタル層を、当該電極メタル層
のうち各半導体チップごとへの各切断線の箇所に当該各
切断線に沿って適宜幅寸法の帯状に延びる電極メタル層
無し部分を残して形成することにした。
るために本発明は、第１に、ウエハーにおける表面に多
数個の半導体チップを形成する工程と、前記ウエハーに
おける裏面に電極メタル膜を形成する工程と、前記ウエ
ハーにおける裏面側に合成樹脂製のウエハーシートを貼
着する工程と、前記ウエハーをダイシングブレードによ
って各半導体チップごとに切断する工程とから成る製造
方法において、前記電極メタル層を、当該電極メタル層
のうち各半導体チップごとへの各切断線の箇所に当該各
切断線に沿って適宜幅寸法の帯状に延びる電極メタル層
無し部分を残して形成することにした。
【０００９】また、本発明は、第２に、ウエハーにおけ
る表面に多数個の半導体チップを形成する工程と、前記
ウエハーにおける裏面に電極メタル膜を形成する工程
と、前記ウエハーにおける裏面側に合成樹脂製のウエハ
ーシートを貼着する工程と、前記ウエハーをダイシング
ブレードによって各半導体チップごとに切断する工程と
から成る製造方法において、前記電極メタル層を、長さ
寸法及び幅寸法又は直径寸法を前記ダイシングブレード
における幅寸法の２倍以下にしたアイランド状の電極メ
タル層にしてその多数個をウエハーにおける裏面の全体
にわたって細かいピッチ間隔で配設したものに形成する
ことにした。
る表面に多数個の半導体チップを形成する工程と、前記
ウエハーにおける裏面に電極メタル膜を形成する工程
と、前記ウエハーにおける裏面側に合成樹脂製のウエハ
ーシートを貼着する工程と、前記ウエハーをダイシング
ブレードによって各半導体チップごとに切断する工程と
から成る製造方法において、前記電極メタル層を、長さ
寸法及び幅寸法又は直径寸法を前記ダイシングブレード
における幅寸法の２倍以下にしたアイランド状の電極メ
タル層にしてその多数個をウエハーにおける裏面の全体
にわたって細かいピッチ間隔で配設したものに形成する
ことにした。
【００１０】
【作 用】第１の発明のように構成することにより、
ウエハーを、ダイシングブレードにて各半導体チップご
とに切断するに際して、ウエハーのうちその裏面におけ
る帯状の電極メタル層無し部分の部分を、当該帯状の電
極メタル層無し部分の長手方向に沿って切断することが
できるから、ウエハーの切断に際して各半導体チップに
及ぼすダメージを大幅に軽減できるのであり、しかも、
前記ダイシングブレードによる切断面、つまり、各半導
体チップの側面に、カソード用電極メタル層の一部がバ
リ状に突出することを、各半導体チップの裏面に電極メ
タル層を確保した状態のもとで、無くすることができる
か、或いは、突出するバリを小さくすることができるの
である。
ウエハーを、ダイシングブレードにて各半導体チップご
とに切断するに際して、ウエハーのうちその裏面におけ
る帯状の電極メタル層無し部分の部分を、当該帯状の電
極メタル層無し部分の長手方向に沿って切断することが
できるから、ウエハーの切断に際して各半導体チップに
及ぼすダメージを大幅に軽減できるのであり、しかも、
前記ダイシングブレードによる切断面、つまり、各半導
体チップの側面に、カソード用電極メタル層の一部がバ
リ状に突出することを、各半導体チップの裏面に電極メ
タル層を確保した状態のもとで、無くすることができる
か、或いは、突出するバリを小さくすることができるの
である。
【００１１】また、第２の発明のように構成することに
より、ウエハーを、ダイシングブレードにて各半導体チ
ップごとに切断するに際して、ウエハーの裏面側におけ
る電極メタル層が、アイランド状に分割されていること
により、ウエハーの切断に際して各半導体チップに及ぼ
すダメージを大幅に軽減できるのであり、しかも、前記
ダイシングブレードが、アイランド状電極メタル層に対
して、当該ダイシングブレードにおける厚さ寸法の一部
に接触している場合には、この部分の電極メタル層はバ
リとして残ることになるが、ダイシングブレードにおけ
る厚さ寸法の全体にわたって接触している場合、このア
イランド状電極メタル層は、前記ダイシングブレードに
おける毟り取り作用によって、半導体チップの裏面より
剥離して除去されることになるから、前記ダイシングブ
レードによる切断面、つまり、各半導体チップの側面か
ら突出するバリの最大長さを、ダイシングブレードにお
ける厚さ寸法よりも小さくすることができるのである。
より、ウエハーを、ダイシングブレードにて各半導体チ
ップごとに切断するに際して、ウエハーの裏面側におけ
る電極メタル層が、アイランド状に分割されていること
により、ウエハーの切断に際して各半導体チップに及ぼ
すダメージを大幅に軽減できるのであり、しかも、前記
ダイシングブレードが、アイランド状電極メタル層に対
して、当該ダイシングブレードにおける厚さ寸法の一部
に接触している場合には、この部分の電極メタル層はバ
リとして残ることになるが、ダイシングブレードにおけ
る厚さ寸法の全体にわたって接触している場合、このア
イランド状電極メタル層は、前記ダイシングブレードに
おける毟り取り作用によって、半導体チップの裏面より
剥離して除去されることになるから、前記ダイシングブ
レードによる切断面、つまり、各半導体チップの側面か
ら突出するバリの最大長さを、ダイシングブレードにお
ける厚さ寸法よりも小さくすることができるのである。
【００１２】
【発明の効果】従って、本発明によると、ウエハーをダ
イシングブレードにて各半導体チップごとに切断する場
合の歩留り率を確実に向上できると共に、半導体チップ
をリードフレームに対してダイボンディングする場合に
おけるダイボンディングミスを確実に低減できる効果を
有する。
イシングブレードにて各半導体チップごとに切断する場
合の歩留り率を確実に向上できると共に、半導体チップ
をリードフレームに対してダイボンディングする場合に
おけるダイボンディングミスを確実に低減できる効果を
有する。
【００１３】
【実施例】以下、本発明の実施例を図面について説明す
る。図１及び図２は、第１の実施例を示す。この図にお
いて、符号１はウエハーを示し、このウエハー１には、
その表面に半導体チップ１の複数個が形成されし、各半
導体チップ１の間におけるメサ溝２内にはガラス被膜３
が形成され、更に、各半導体チップ１の上面にはアノー
ド用の電極メタル層４が形成されている。
る。図１及び図２は、第１の実施例を示す。この図にお
いて、符号１はウエハーを示し、このウエハー１には、
その表面に半導体チップ１の複数個が形成されし、各半
導体チップ１の間におけるメサ溝２内にはガラス被膜３
が形成され、更に、各半導体チップ１の上面にはアノー
ド用の電極メタル層４が形成されている。
【００１４】次いで、前記ウエハーＡを、その裏面にカ
ソード用の電極メタル層５ａを形成したのち、軟質合成
樹脂製のウエハーシートＢに貼着し、このウエハーＡ
を、各半導体チップ１の間のメサ溝２内を通る切断線
Ａ′に沿って砥石車の回転式ダイシングブレードＣにて
切断することにより、各半導体チップ１ごとに分離す
る。そして、前記ウエハーＡの裏面に前記電極メタル層
５ａを形成するに際して、この電極メタル層５ａを、従
来のように、ウエハーＡにおける裏面の全体にわたって
形成するのではなく、ウエハーＡを各半導体チップ１ご
とに切断するための各切断線Ａ′の箇所に当該各切断線
Ａ′に沿って適宜幅寸法Ｅの帯状に延びる電極メタル層
無し部分５ａ′を残して形成するようにする。
ソード用の電極メタル層５ａを形成したのち、軟質合成
樹脂製のウエハーシートＢに貼着し、このウエハーＡ
を、各半導体チップ１の間のメサ溝２内を通る切断線
Ａ′に沿って砥石車の回転式ダイシングブレードＣにて
切断することにより、各半導体チップ１ごとに分離す
る。そして、前記ウエハーＡの裏面に前記電極メタル層
５ａを形成するに際して、この電極メタル層５ａを、従
来のように、ウエハーＡにおける裏面の全体にわたって
形成するのではなく、ウエハーＡを各半導体チップ１ご
とに切断するための各切断線Ａ′の箇所に当該各切断線
Ａ′に沿って適宜幅寸法Ｅの帯状に延びる電極メタル層
無し部分５ａ′を残して形成するようにする。
【００１５】なお、この帯状に延びる電極メタル層無し
部分５ａ′は、電極メタル層５ａを形成するときにおい
て同時に形成することができるほか、ウエハーＡにおけ
る裏面の全体にわたって電極メタル層５ａを形成したの
ち、この電極メタル層５ａの一部を、ホォトレジスト工
程によるエッチングで除去したり、ダイサーによる研磨
にて切除したりすることによって形成することもでき
る。
部分５ａ′は、電極メタル層５ａを形成するときにおい
て同時に形成することができるほか、ウエハーＡにおけ
る裏面の全体にわたって電極メタル層５ａを形成したの
ち、この電極メタル層５ａの一部を、ホォトレジスト工
程によるエッチングで除去したり、ダイサーによる研磨
にて切除したりすることによって形成することもでき
る。
【００１６】このように構成することにより、ウエハー
Ａを、ダイシングブレードＣにて各半導体チップ１ごと
に切断するに際して、ウエハーＡのうちその裏面におけ
る帯状の電極メタル層無し部分５ａ′の部分を、当該帯
状の電極メタル層無し部分５ａ′の長手方向に沿って切
断することができるから、ウエハーＡの切断に際して各
半導体チップ１に及ぼすダメージを大幅に軽減できるの
である。
Ａを、ダイシングブレードＣにて各半導体チップ１ごと
に切断するに際して、ウエハーＡのうちその裏面におけ
る帯状の電極メタル層無し部分５ａ′の部分を、当該帯
状の電極メタル層無し部分５ａ′の長手方向に沿って切
断することができるから、ウエハーＡの切断に際して各
半導体チップ１に及ぼすダメージを大幅に軽減できるの
である。
【００１７】しかも、前記ダイシングブレードＣによる
切断面、つまり、各半導体チップ１の側面に、カソード
用電極メタル層５ａの一部がバリ状に突出することを、
前記帯状の電極メタル層無し部分５ａ′における幅寸法
Ｅの分だけ小さくできるのである。この場合において、
前記帯状の電極メタル層無し部分５ａ′における幅寸法
Ｅを、前記ダイシングブレードＣにおける厚さ寸法Ｔと
等しくするか、或いは、大きくすることにより、各半導
体チップ１の側面から突出するバリを皆無にすることが
できるのである。
切断面、つまり、各半導体チップ１の側面に、カソード
用電極メタル層５ａの一部がバリ状に突出することを、
前記帯状の電極メタル層無し部分５ａ′における幅寸法
Ｅの分だけ小さくできるのである。この場合において、
前記帯状の電極メタル層無し部分５ａ′における幅寸法
Ｅを、前記ダイシングブレードＣにおける厚さ寸法Ｔと
等しくするか、或いは、大きくすることにより、各半導
体チップ１の側面から突出するバリを皆無にすることが
できるのである。
【００１８】図３及び図４は、第２の実施例を示す。こ
の第２の実施例は、前記ウエハーＡの裏面に、カソード
用の電極メタル層を形成するに際して、この電極メタル
層を、長さ寸法Ｌ及び幅寸法Ｗを前記ダイシングブレー
ドＣにおける幅寸法Ｔの２倍以下にしたアイランド状の
電極メタル層５ｂにしてその多数個をウエハーにおける
裏面の全体にわたって細かいピッチ間隔で配設したもの
に形成することにした。
の第２の実施例は、前記ウエハーＡの裏面に、カソード
用の電極メタル層を形成するに際して、この電極メタル
層を、長さ寸法Ｌ及び幅寸法Ｗを前記ダイシングブレー
ドＣにおける幅寸法Ｔの２倍以下にしたアイランド状の
電極メタル層５ｂにしてその多数個をウエハーにおける
裏面の全体にわたって細かいピッチ間隔で配設したもの
に形成することにした。
【００１９】このように構成することにより、ウエハー
Ａを、ダイシングブレードＣにて各半導体チップ１ごと
に切断するに際して、ウエハーＡの裏面側における電極
メタル層が、アイランド状の電極メタル層５ｂに分割さ
れていることにより、ウエハーＡの切断に際して各半導
体チップ１に及ぼすダメージを、電極メタル層が従来の
ようにウエハーの裏面全体にわたって連続して形成され
ている場合よりも大幅に軽減できるのである。
Ａを、ダイシングブレードＣにて各半導体チップ１ごと
に切断するに際して、ウエハーＡの裏面側における電極
メタル層が、アイランド状の電極メタル層５ｂに分割さ
れていることにより、ウエハーＡの切断に際して各半導
体チップ１に及ぼすダメージを、電極メタル層が従来の
ようにウエハーの裏面全体にわたって連続して形成され
ている場合よりも大幅に軽減できるのである。
【００２０】しかも、前記ダイシングブレードＣが、ア
イランド状電極メタル層５ｂに対して、図４（Ｃ）及び
（Ｄ）に示すように、当該ダイシングブレードＣにおけ
る厚さ寸法Ｔの一部に接触している場合には、この部分
の電極メタル層はダイシングブレードＣにて切断される
ことなくバリとして残ることになるが、図４（Ａ）及び
（Ｂ）に示すように、ダイシングブレードＣにおける厚
さ寸法Ｔの全体にわたって接触している場合、このアイ
ランド状電極メタル層５ｂは、前記ダイシングブレード
Ｃにおける毟り取り作用によって、半導体チップ１の裏
面より剥離して除去されることになるから、前記ダイシ
ングブレードＣによる切断面、つまり、各半導体チップ
１の側面から突出するバリの最大長さを、ダイシングブ
レードＣにおける厚さ寸法Ｔよりも小さくすることがで
きるのである。
イランド状電極メタル層５ｂに対して、図４（Ｃ）及び
（Ｄ）に示すように、当該ダイシングブレードＣにおけ
る厚さ寸法Ｔの一部に接触している場合には、この部分
の電極メタル層はダイシングブレードＣにて切断される
ことなくバリとして残ることになるが、図４（Ａ）及び
（Ｂ）に示すように、ダイシングブレードＣにおける厚
さ寸法Ｔの全体にわたって接触している場合、このアイ
ランド状電極メタル層５ｂは、前記ダイシングブレード
Ｃにおける毟り取り作用によって、半導体チップ１の裏
面より剥離して除去されることになるから、前記ダイシ
ングブレードＣによる切断面、つまり、各半導体チップ
１の側面から突出するバリの最大長さを、ダイシングブ
レードＣにおける厚さ寸法Ｔよりも小さくすることがで
きるのである。
【００２１】なお、本発明者の実験によると、アイラン
ド状の電極メタル層５ｂにおける長さ寸法Ｌ及び幅寸法
Ｗを前記ダイシングブレードＣにおける幅寸法Ｔの２倍
よりも大きくした場合には、ダイシングブレードＣが、
アイランド状電極メタル層５ｂに対して、図４（Ａ）及
び（Ｂ）に示すように、ダイシングブレードＣにおける
厚さ寸法Ｔの全体にわたって接触した場合、このアイラ
ンド状電極メタル層５ｂを、半導体チップ１の裏面より
剥離・除去することができなかったのである。
ド状の電極メタル層５ｂにおける長さ寸法Ｌ及び幅寸法
Ｗを前記ダイシングブレードＣにおける幅寸法Ｔの２倍
よりも大きくした場合には、ダイシングブレードＣが、
アイランド状電極メタル層５ｂに対して、図４（Ａ）及
び（Ｂ）に示すように、ダイシングブレードＣにおける
厚さ寸法Ｔの全体にわたって接触した場合、このアイラ
ンド状電極メタル層５ｂを、半導体チップ１の裏面より
剥離・除去することができなかったのである。
【００２２】なお、前記各アイランド状電極メタル層５
ｂの相互間における隙間（電極メタル層無しの部分）の
寸法Ｅ′は、各半導体チップ１の裏面側の電極メタル層
における抵抗値を小さくすることの意味から出来るだけ
狭くすべきであり、また、この隙間寸法Ｅ′に各アイラ
ンド状電極メタル層５ｂにおける長さ寸法Ｌを加えた縦
方向のピッチ間隔、及び前記隙間寸法Ｅ′に各アイラン
ド状電極メタル層５ｂにおける幅寸法Ｗを加えた横方向
のピッチ間隔は、各半導体チップ１の裏面側の電極メタ
ル層における抵抗値を出来るだけ小さくすることのため
に、各々、半導体チップ１における長さ寸法及び幅寸法
の１０の１以下にすべきであった。好ましい例による
と、半導体チップ１にとける長さ寸法が１０００ミクロ
ンで、ダイシングブレードＣの厚さ寸法Ｔが５０ミクロ
ンである場合、前記アイランド状電極メタル層５ｂにお
ける長さ寸法Ｌを５０ミクロンに、隙間寸法Ｅ′を５〜
２５ミクロンに設定することが良かった。
ｂの相互間における隙間（電極メタル層無しの部分）の
寸法Ｅ′は、各半導体チップ１の裏面側の電極メタル層
における抵抗値を小さくすることの意味から出来るだけ
狭くすべきであり、また、この隙間寸法Ｅ′に各アイラ
ンド状電極メタル層５ｂにおける長さ寸法Ｌを加えた縦
方向のピッチ間隔、及び前記隙間寸法Ｅ′に各アイラン
ド状電極メタル層５ｂにおける幅寸法Ｗを加えた横方向
のピッチ間隔は、各半導体チップ１の裏面側の電極メタ
ル層における抵抗値を出来るだけ小さくすることのため
に、各々、半導体チップ１における長さ寸法及び幅寸法
の１０の１以下にすべきであった。好ましい例による
と、半導体チップ１にとける長さ寸法が１０００ミクロ
ンで、ダイシングブレードＣの厚さ寸法Ｔが５０ミクロ
ンである場合、前記アイランド状電極メタル層５ｂにお
ける長さ寸法Ｌを５０ミクロンに、隙間寸法Ｅ′を５〜
２５ミクロンに設定することが良かった。
【図１】本発明における第１の実施例を示すウエハーの
拡大平面図である。
拡大平面図である。
【図２】図１のII−II視拡大断面図である。
【図３】本発明における第２の実施例を示すウエハーの
部分的拡大平面図である。
部分的拡大平面図である。
【図４】図３のIV−IV視拡大断面図である。
【図５】従来の方法を示す斜視図である。
【図６】図５のVI−VI視拡大断面図である。
Ａ ウエハー Ａ′ 切断線 Ｂ ウエハーシート Ｃ ダイシングブレード １ 半導体チップ ５ａ 電極メタル層 ５ａ′ 電極メタル層無し部分 ５ｂ アイランド状電極メタル層
Claims (2)
- 【請求項１】ウエハーにおける表面に多数個の半導体チ
ップを形成する工程と、前記ウエハーにおける裏面に電
極メタル膜を形成する工程と、前記ウエハーにおける裏
面側に合成樹脂製のウエハーシートを貼着する工程と、
前記ウエハーをダイシングブレードによって各半導体チ
ップごとに切断する工程とから成る製造方法において、
前記電極メタル層を、当該電極メタル層のうち各半導体
チップごとへの各切断線の箇所に当該各切断線に沿って
適宜幅寸法の帯状に延びる電極メタル層無し部分を残し
て形成することを特徴とする半導体チップの製造方法。 - 【請求項２】ウエハーにおける表面に多数個の半導体チ
ップを形成する工程と、前記ウエハーにおける裏面に電
極メタル膜を形成する工程と、前記ウエハーにおける裏
面側に合成樹脂製のウエハーシートを貼着する工程と、
前記ウエハーをダイシングブレードによって各半導体チ
ップごとに切断する工程とから成る製造方法において、
前記電極メタル層を、長さ寸法及び幅寸法又は直径寸法
を前記ダイシングブレードにおける幅寸法の２倍以下に
したアイランド状の電極メタル層にしてその多数個をウ
エハーにおける裏面の全体にわたって細かいピッチ間隔
で配設したものに形成することを特徴とする半導体チッ
プの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25485192A JPH06112312A (ja) | 1992-09-24 | 1992-09-24 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25485192A JPH06112312A (ja) | 1992-09-24 | 1992-09-24 | 半導体チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112312A true JPH06112312A (ja) | 1994-04-22 |
Family
ID=17270733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25485192A Pending JPH06112312A (ja) | 1992-09-24 | 1992-09-24 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112312A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001009932A1 (fr) * | 1999-07-30 | 2001-02-08 | Nippon Sheet Glass Co., Ltd. | Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage |
| JP2008141135A (ja) * | 2006-12-05 | 2008-06-19 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US9153544B2 (en) | 2010-05-14 | 2015-10-06 | Stats Chippac, Ltd. | Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die |
| JP2018046237A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2020191371A (ja) * | 2019-05-21 | 2020-11-26 | 株式会社東芝 | 半導体装置の製造方法 |
-
1992
- 1992-09-24 JP JP25485192A patent/JPH06112312A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001009932A1 (fr) * | 1999-07-30 | 2001-02-08 | Nippon Sheet Glass Co., Ltd. | Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage |
| US6300224B1 (en) | 1999-07-30 | 2001-10-09 | Nippon Sheet Glass Co., Ltd. | Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area |
| CN1322574C (zh) * | 1999-07-30 | 2007-06-20 | 日本板硝子株式会社 | 在切割区中设置的槽的结构及其应用 |
| JP2008141135A (ja) * | 2006-12-05 | 2008-06-19 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US9153544B2 (en) | 2010-05-14 | 2015-10-06 | Stats Chippac, Ltd. | Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die |
| TWI608586B (zh) * | 2010-05-14 | 2017-12-11 | 史達晶片有限公司 | 形成不連續的ｅｓｄ保護層於半導體晶粒之間之半導體裝置及方法 |
| JP2018046237A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
| CN107833917A (zh) * | 2016-09-16 | 2018-03-23 | 株式会社东芝 | 半导体装置及其制造方法 |
| JP2020191371A (ja) * | 2019-05-21 | 2020-11-26 | 株式会社東芝 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051875A (en) | Semiconductor chip | |
| JP4159431B2 (ja) | 半導体装置の製造方法 | |
| US20030216010A1 (en) | Forming a multi segment integrated circuit with isolated substrates | |
| JP5590100B2 (ja) | 半導体装置製造用積層シート | |
| JPH08107049A (ja) | 電源装置のウェーハボンディングの方法 | |
| JP2003158097A (ja) | 半導体装置及びその製造方法 | |
| JPH06112312A (ja) | 半導体チップの製造方法 | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JPH07302772A (ja) | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 | |
| JPH0279480A (ja) | Ｌｅｄチツプ装置の分断方法 | |
| JPH1070094A (ja) | 半導体センサウェハの切断方法 | |
| JP2895328B2 (ja) | 半導体装置の製法 | |
| JP2005142399A (ja) | ダイシング方法 | |
| JP2004079690A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3472377B2 (ja) | 一体型マルチ電鋳ブレードの製造方法 | |
| JPH065702A (ja) | メサ型半導体チップ用ウエハーの切断方法 | |
| JPH04258150A (ja) | 半導体装置の製造方法 | |
| JP3853873B2 (ja) | 半導体ウエハの分割方法 | |
| JPH06338563A (ja) | 半導体装置及びその製造方法 | |
| JP2542718B2 (ja) | Ｄｈｄ型ダイオ―ドの製造方法 | |
| JP2005129741A (ja) | ダイシングブレード及びダイシング方法 | |
| JP2932278B2 (ja) | 半導体装置の製造方法 | |
| JPS633774Y2 (ja) | ||
| JP2002231659A (ja) | 半導体装置の製造方法 | |
| JPS5851433B2 (ja) | 横形電界効果トランジスタの製造方法 |