JP2895328B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JP2895328B2 JP2895328B2 JP27413592A JP27413592A JP2895328B2 JP 2895328 B2 JP2895328 B2 JP 2895328B2 JP 27413592 A JP27413592 A JP 27413592A JP 27413592 A JP27413592 A JP 27413592A JP 2895328 B2 JP2895328 B2 JP 2895328B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- burrs
- semiconductor device
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製法に関す
る。さらに詳しくは、半導体ウェハから各半導体チップ
に切断分離する際に生ずるバリを有効に除去または低減
する半導体装置の製法に関する。
る。さらに詳しくは、半導体ウェハから各半導体チップ
に切断分離する際に生ずるバリを有効に除去または低減
する半導体装置の製法に関する。
【０００２】
【従来の技術】半導体装置は、半導体基板に半導体回路
が形成されて製造され、同一回路が形成された同一の半
導体装置が多数個用いられる。そのため、通常半導体ウ
ェハに同一の半導体回路を多数個形成し、そののち、半
導体ウェハを升目状にダイシングして各半導体チップに
切断分離している。これらの半導体装置のうちで、半導
体基板の裏面などに全面に電極用の金属膜が形成される
半導体装置は、半導体ウェハの状態でｐｎ接合などの半
導体回路が形成されたのち、全面に蒸着法などでＮｉ、
Ａｇなどからなる金属膜が成膜される。その状態で半導
体ウェハをビニールシートなどに貼り付け、ダイヤモン
ドカッタで各半導体チップに切断する。
が形成されて製造され、同一回路が形成された同一の半
導体装置が多数個用いられる。そのため、通常半導体ウ
ェハに同一の半導体回路を多数個形成し、そののち、半
導体ウェハを升目状にダイシングして各半導体チップに
切断分離している。これらの半導体装置のうちで、半導
体基板の裏面などに全面に電極用の金属膜が形成される
半導体装置は、半導体ウェハの状態でｐｎ接合などの半
導体回路が形成されたのち、全面に蒸着法などでＮｉ、
Ａｇなどからなる金属膜が成膜される。その状態で半導
体ウェハをビニールシートなどに貼り付け、ダイヤモン
ドカッタで各半導体チップに切断する。
【０００３】このようにして形成された半導体チップの
例を図２に示す。図２において、（ａ）はメサ形ダイオ
ードの断面説明図であり、１はたとえばｎ＋型の半導体
基板、１ａはｎ−型半導体結晶層、２はｐ＋型の半導体
結晶層である。前記半導体結晶層１ａと２とのあいだに
ｐｎ接合面３が形成されている。そのｐｎ接合面３の露
出部分の絶縁特性を維持するため、肩部をメサ状にエッ
チングしてその傾斜部にガラスパッシベーション膜４が
形成されている。また、ｐ＋型半導体結晶層２の表面お
よびｎ＋型半導体基板１の裏面にそれぞれＮｉ、Ａｇな
どからなる金属膜５、６が形成され、半導体ウェハから
切断分離されてメサ型ダイオードのチップが形成されて
いる。
例を図２に示す。図２において、（ａ）はメサ形ダイオ
ードの断面説明図であり、１はたとえばｎ＋型の半導体
基板、１ａはｎ−型半導体結晶層、２はｐ＋型の半導体
結晶層である。前記半導体結晶層１ａと２とのあいだに
ｐｎ接合面３が形成されている。そのｐｎ接合面３の露
出部分の絶縁特性を維持するため、肩部をメサ状にエッ
チングしてその傾斜部にガラスパッシベーション膜４が
形成されている。また、ｐ＋型半導体結晶層２の表面お
よびｎ＋型半導体基板１の裏面にそれぞれＮｉ、Ａｇな
どからなる金属膜５、６が形成され、半導体ウェハから
切断分離されてメサ型ダイオードのチップが形成されて
いる。
【０００４】また、図２（ｂ）にはプレーナ型ダイオー
ドの断面説明図が示されている。図２（ａ）のメサ型ダ
イオードと同じ部分は同じ符号で示してあるが、プレー
ナ型ダイオードでは肩部の傾斜部が形成されないで、表
面にＳｉＯ2 などの保護膜17が形成され、その一部が除
去されて上部電極15が形成されている点で異なるのみ
で、半導体ウェハの状態でｐｎ接合面３および両電極膜
５、６が形成されたのち、ダイヤモンドカッタなどで切
断分離されて図２（ｂ）に示すような半導体チップが形
成される点では同じである。
ドの断面説明図が示されている。図２（ａ）のメサ型ダ
イオードと同じ部分は同じ符号で示してあるが、プレー
ナ型ダイオードでは肩部の傾斜部が形成されないで、表
面にＳｉＯ2 などの保護膜17が形成され、その一部が除
去されて上部電極15が形成されている点で異なるのみ
で、半導体ウェハの状態でｐｎ接合面３および両電極膜
５、６が形成されたのち、ダイヤモンドカッタなどで切
断分離されて図２（ｂ）に示すような半導体チップが形
成される点では同じである。
【０００５】この半導体ウェハから各半導体チップに切
断分離するに当り、半導体ウェハをビニールシートなど
に貼着してダイヤモンドカッタなどで半導体ウェハの裏
面まで完全に切断するフルダイシングか、裏面まで完全
に切断しないで僅か残してあとで割るハーフダイシング
の方法がある。しかしウェハの表面または裏面に設けら
れている電極用の金属膜５、６は展性、延性に富むた
め、フルダイシングしても貼着されたビニールシートの
中にバリがめり込む。またハーフダイシングするばあい
でも、金属膜５、６は割れにくく割れ口が不定形とな
り、バリが生じる。
断分離するに当り、半導体ウェハをビニールシートなど
に貼着してダイヤモンドカッタなどで半導体ウェハの裏
面まで完全に切断するフルダイシングか、裏面まで完全
に切断しないで僅か残してあとで割るハーフダイシング
の方法がある。しかしウェハの表面または裏面に設けら
れている電極用の金属膜５、６は展性、延性に富むた
め、フルダイシングしても貼着されたビニールシートの
中にバリがめり込む。またハーフダイシングするばあい
でも、金属膜５、６は割れにくく割れ口が不定形とな
り、バリが生じる。
【０００６】このようなバリは、あとの半導体チップを
組み立てる工程で、リードフレームとの接着が不充分に
なったり、ヒートシンクとの接触がわるくなるなど特性
不良の原因となるため、除去されなければならない。従
来はこのバリを取るために、ダイシング後にエッチング
していた。
組み立てる工程で、リードフレームとの接着が不充分に
なったり、ヒートシンクとの接触がわるくなるなど特性
不良の原因となるため、除去されなければならない。従
来はこのバリを取るために、ダイシング後にエッチング
していた。
【０００７】
【発明が解決しようとする課題】従来のバリ取り法は、
半導体チップ全体をエッチング液に漬けて溶かすもので
あるため、バリ以外の金属膜部分も溶かされて薄くな
る。金属膜の厚さは通常２〜８μｍ程度で、バリの長さ
は30〜40μｍ程度であるため、20〜30μｍ程度のバリに
するまでエッチングすると金属膜部分も３μｍ程度に薄
くなる。このエッチングは、バリが殆ど発生していない
半導体チップも一緒に行われるため、すべての半導体装
置の金属膜が薄くなる。
半導体チップ全体をエッチング液に漬けて溶かすもので
あるため、バリ以外の金属膜部分も溶かされて薄くな
る。金属膜の厚さは通常２〜８μｍ程度で、バリの長さ
は30〜40μｍ程度であるため、20〜30μｍ程度のバリに
するまでエッチングすると金属膜部分も３μｍ程度に薄
くなる。このエッチングは、バリが殆ど発生していない
半導体チップも一緒に行われるため、すべての半導体装
置の金属膜が薄くなる。
【０００８】その結果リードフレームなどに組み立てた
のち、ルーズ（オープン）不良が発生したり、ハンダ組
立てのばあい、金属がハンダに拡散されて金属膜が剥が
れたりする。そのため、断線不良による歩留まりが低下
したり、信頼性が低下するという問題がある。
のち、ルーズ（オープン）不良が発生したり、ハンダ組
立てのばあい、金属がハンダに拡散されて金属膜が剥が
れたりする。そのため、断線不良による歩留まりが低下
したり、信頼性が低下するという問題がある。
【０００９】本発明は叙上の問題を解決して、半導体チ
ップに切断後に生じるバリを有効に除去または低減し、
電極用の金属膜を全然減らさないで、断線不良をなく
し、信頼性が向上する半導体装置の製法を提供すること
を目的とする。
ップに切断後に生じるバリを有効に除去または低減し、
電極用の金属膜を全然減らさないで、断線不良をなく
し、信頼性が向上する半導体装置の製法を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明による半導体装置
の製法は、（ａ）半導体ウェハに同一の半導体回路を複
数個形成すると共に少なくとも前記半導体ウェハの一面
側に電極用の金属膜を形成し、（ｂ）前記半導体ウェハ
をダイシングして前記同一の半導体回路ごとの半導体チ
ップに切断分離し、（ｃ）該分離された半導体チップを
ゴム片と共に容器に入れて回転台で回転させて切断部の
バリを除去または低減し、（ｄ）前記半導体チップをゴ
ム片から分離して洗浄することを特徴とするものであ
る。
の製法は、（ａ）半導体ウェハに同一の半導体回路を複
数個形成すると共に少なくとも前記半導体ウェハの一面
側に電極用の金属膜を形成し、（ｂ）前記半導体ウェハ
をダイシングして前記同一の半導体回路ごとの半導体チ
ップに切断分離し、（ｃ）該分離された半導体チップを
ゴム片と共に容器に入れて回転台で回転させて切断部の
バリを除去または低減し、（ｄ）前記半導体チップをゴ
ム片から分離して洗浄することを特徴とするものであ
る。
【００１１】
【作用】本発明によれば、半導体チップに切断後半導体
チップをゴム片と混ぜ合わせて容器に入れ、回転させて
いるため、ゴム片と半導体チップとが擦り合わされ、と
くにバリのように突出している部分はゴム片に擦られて
削り取られる。またゴム片で擦るため、半導体チップの
平ら部分に傷がつくことはなく、半導体チップの金属膜
その他半導体基板には何ら影響がない。そのため、バリ
のみを有効に除去または低減できる。
チップをゴム片と混ぜ合わせて容器に入れ、回転させて
いるため、ゴム片と半導体チップとが擦り合わされ、と
くにバリのように突出している部分はゴム片に擦られて
削り取られる。またゴム片で擦るため、半導体チップの
平ら部分に傷がつくことはなく、半導体チップの金属膜
その他半導体基板には何ら影響がない。そのため、バリ
のみを有効に除去または低減できる。
【００１２】
【実施例】つぎに、図面を参照しながら本発明について
説明する。図１は本発明の一実施例であるバリを取る工
程の概略説明図である。
説明する。図１は本発明の一実施例であるバリを取る工
程の概略説明図である。
【００１３】従来例で説明したのと同様に、半導体ウェ
ハに同一の半導体回路を多数個マトリックス状に形成
し、２〜８μｍ厚のＡｇまたはＮｉなどからなる電極用
の金属膜を設け、ビニールシートに貼着し、升目状にダ
イシングして各半導体チップ（たとえば大きさ0.3 〜1.
3mm ×0.3 〜1.3mm ）に切断分離する。ダイシングはフ
ルオートダイシングでもハーフダイシングでもよい。
ハに同一の半導体回路を多数個マトリックス状に形成
し、２〜８μｍ厚のＡｇまたはＮｉなどからなる電極用
の金属膜を設け、ビニールシートに貼着し、升目状にダ
イシングして各半導体チップ（たとえば大きさ0.3 〜1.
3mm ×0.3 〜1.3mm ）に切断分離する。ダイシングはフ
ルオートダイシングでもハーフダイシングでもよい。
【００１４】このように切断分離された半導体チップに
は金属膜の切断部に30〜40μｍのバリが生じているもの
が、５％程度存在する。この半導体チップとゴム片とを
ポリエチレンやポリエステル製の容器であるポット荷台
に混入する（図１（ａ）参照）。半導体チップは10万〜
300 万個程度で、ゴム片はその大きさが半導体チップの
大きさの1/10〜10倍で、その量が半導体チップの量の１
〜５倍程度であり、形状は立方体または直方体で、硬度
は金属膜材料によって異なるが、たとえばＡＳＴＭ Ｄ
2240のショアＡによれば、Ａｇ材料のばあいは30〜70、
Ｎｉ材料のばあいは30〜40程度が好ましい。撹拌用容器
はポリエチレンやポリエステルからなるバリ取り用容器
で、たとえば撹拌用のポット荷台が使用される。
は金属膜の切断部に30〜40μｍのバリが生じているもの
が、５％程度存在する。この半導体チップとゴム片とを
ポリエチレンやポリエステル製の容器であるポット荷台
に混入する（図１（ａ）参照）。半導体チップは10万〜
300 万個程度で、ゴム片はその大きさが半導体チップの
大きさの1/10〜10倍で、その量が半導体チップの量の１
〜５倍程度であり、形状は立方体または直方体で、硬度
は金属膜材料によって異なるが、たとえばＡＳＴＭ Ｄ
2240のショアＡによれば、Ａｇ材料のばあいは30〜70、
Ｎｉ材料のばあいは30〜40程度が好ましい。撹拌用容器
はポリエチレンやポリエステルからなるバリ取り用容器
で、たとえば撹拌用のポット荷台が使用される。
【００１５】つぎに、半導体チップ１とゴム片２とが混
入されたポット荷台３を回転台４の上に載せ、回転数50
〜200rpmで１分間〜１時間回転させる。
入されたポット荷台３を回転台４の上に載せ、回転数50
〜200rpmで１分間〜１時間回転させる。
【００１６】つぎに、ポット荷台３を回転台４からおろ
し、半導体チップ１とゴム片２とを分離する。この分離
はメッシュを通過させることにより簡単にできる。その
のち、半導体チップ１を有機溶剤で洗浄することによ
り、大きなバリが除去されるかまたは20μｍ以下の小さ
なバリに低減された清浄な半導体チップがえられる。こ
の半導体チップをリードフレームにボンディングした
り、ヒートシンクと共にガラス管内に封入したりして半
導体装置が完成する。
し、半導体チップ１とゴム片２とを分離する。この分離
はメッシュを通過させることにより簡単にできる。その
のち、半導体チップ１を有機溶剤で洗浄することによ
り、大きなバリが除去されるかまたは20μｍ以下の小さ
なバリに低減された清浄な半導体チップがえられる。こ
の半導体チップをリードフレームにボンディングした
り、ヒートシンクと共にガラス管内に封入したりして半
導体装置が完成する。
【００１７】半導体ウェハからダイシングして切断分離
した半導体チップの状態で、30〜40μｍのバリが発生
し、ボンディング不良など特性不良となる割合は５％程
度あり、従来試みられたエッチングを施したものでも２
％前後の不良率であったが、本発明によれば、バリの大
きさは20μｍ以下となり、バリに基因する不良率は 0.5
％程度に激減し、しかも電極である金属膜や半導体基板
は全然損傷を受けていないため、長時間の使用による不
良の発生も全然なく、信頼性が大幅に向上した（従来は
使用による不良率が５％程度あった）。
した半導体チップの状態で、30〜40μｍのバリが発生
し、ボンディング不良など特性不良となる割合は５％程
度あり、従来試みられたエッチングを施したものでも２
％前後の不良率であったが、本発明によれば、バリの大
きさは20μｍ以下となり、バリに基因する不良率は 0.5
％程度に激減し、しかも電極である金属膜や半導体基板
は全然損傷を受けていないため、長時間の使用による不
良の発生も全然なく、信頼性が大幅に向上した（従来は
使用による不良率が５％程度あった）。
【００１８】
【発明の効果】本発明によれば、少なくとも一面に金属
膜を有する半導体ウェハをダイシングして生ずるバリを
ゴム片で擦り合わせて除去しているため、バリのみが擦
り取られ、電極部分の金属膜は何ら損傷を受けない。
膜を有する半導体ウェハをダイシングして生ずるバリを
ゴム片で擦り合わせて除去しているため、バリのみが擦
り取られ、電極部分の金属膜は何ら損傷を受けない。
【００１９】その結果半導体チップのボンディングの歩
留まりも向上し、半導体装置の信頼性も大幅に向上する
と共に、バリ取り工数もバリ取り用容器に混入して回転
台に載せておくだけで済み、殆ど増加せず、従来のエッ
チングに比べてコスト的にも低下できる効果がある。
留まりも向上し、半導体装置の信頼性も大幅に向上する
と共に、バリ取り工数もバリ取り用容器に混入して回転
台に載せておくだけで済み、殆ど増加せず、従来のエッ
チングに比べてコスト的にも低下できる効果がある。
【図１】本発明の半導体装置の製法の一例であるバリ取
り工程を説明する図である。
り工程を説明する図である。
【図２】従来の半導体装置の製法により半導体チップに
発生するバリを示す半導体チップの断面説明図である。
発生するバリを示す半導体チップの断面説明図である。
１ 半導体チップ ２ ゴム片 ３ ポット荷台
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/304 H01L 21/301
Claims (1)
- 【請求項１】 （ａ）半導体ウェハに同一の半導体回路
を複数個形成すると共に少なくとも前記半導体ウェハの
一面側に電極用の金属膜を形成し、 （ｂ）前記半導体ウェハをダイシングして前記同一の半
導体回路ごとの半導体チップに切断分離し、 （ｃ）該分離された半導体チップをゴム片と共に容器に
入れて回転台で回転させ、切断部のバリを除去または低
減し、 （ｄ）前記半導体チップをゴム片から分離して洗浄する
ことを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27413592A JP2895328B2 (ja) | 1992-10-13 | 1992-10-13 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27413592A JP2895328B2 (ja) | 1992-10-13 | 1992-10-13 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124928A JPH06124928A (ja) | 1994-05-06 |
| JP2895328B2 true JP2895328B2 (ja) | 1999-05-24 |
Family
ID=17537513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27413592A Expired - Fee Related JP2895328B2 (ja) | 1992-10-13 | 1992-10-13 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895328B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527999B1 (ko) * | 1997-12-31 | 2006-03-03 | 삼성전자주식회사 | 오링 제조방법 |
| JP6091785B2 (ja) * | 2012-07-19 | 2017-03-08 | 株式会社ディスコ | 弾性研磨剤の製造方法 |
| JP6064831B2 (ja) * | 2013-08-08 | 2017-01-25 | 三菱電機株式会社 | 試験装置、試験方法 |
| JP2016036894A (ja) * | 2014-08-11 | 2016-03-22 | 株式会社ディスコ | バリ除去装置 |
| JP2016039346A (ja) * | 2014-08-11 | 2016-03-22 | 株式会社ディスコ | バリ除去方法 |
| CN105252401A (zh) * | 2015-10-15 | 2016-01-20 | 珠海东锦石英科技有限公司 | 小型化晶片滚边工艺及滚筒 |
| JP7149248B2 (ja) * | 2019-10-31 | 2022-10-06 | Ｔｏｗａ株式会社 | 洗浄モジュール、切断装置及び切断品の製造方法 |
-
1992
- 1992-10-13 JP JP27413592A patent/JP2895328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06124928A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| TWI473183B (zh) | 可堆疊的積體電路晶片的晶圓水平表面鈍化 | |
| JP2004363478A (ja) | 半導体装置の製造方法 | |
| JP2008503900A (ja) | 改良光出力を提供する縦型半導体装置 | |
| JPH025447A (ja) | 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造 | |
| JP2895328B2 (ja) | 半導体装置の製法 | |
| TWI353013B (en) | Semiconductor device and the manufacturing method | |
| JP2000040677A (ja) | 半導体素子の製造方法 | |
| JPH07302772A (ja) | ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置 | |
| JPH0936143A (ja) | 半導体装置およびその製造方法並びにその実装方法 | |
| JPS63117445A (ja) | 半導体ウエハ−の加工方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JPH097975A (ja) | 半導体装置およびその製造方法 | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| JP2005191485A (ja) | 半導体装置 | |
| JP2004079690A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3602718B2 (ja) | ダイシング法 | |
| JP2002190553A (ja) | 樹脂封止型半導体素子及びその製造方法 | |
| JPH11243081A (ja) | 薄膜半導体装置の製造方法 | |
| JP3467181B2 (ja) | 半導体装置の製造方法 | |
| JP2008130705A (ja) | 半導体装置の製造方法 | |
| JP2507968B2 (ja) | 半導体装置の製造方法 | |
| JPH08213402A (ja) | 半導体装置の製造方法 | |
| JP2823046B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005217012A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |