JPH06102302A - 薄膜基板の試験装置 - Google Patents

Abstract

(57)【要約】 【目的】 第１と第２の導電部が形成されたチップを有
するプローブを薄膜基板に形成されたパッドに当接さ
せ、該薄膜基板に於けるオープンおよびクローズをチェ
ックする薄膜基板の試験装置に関し、微細化されたパッ
ドを有する薄膜基板を損傷させることなく、該薄膜基板
に於けるオープンおよびクローズのチェックが確実に行
われるようにすることを目的とする。 【構成】 第１と第２の導電部が形成されたチップを有
するプローブと、該プローブに接続される測定器とを備
え、所定の薄膜基板に形成されたパッドに該第１と第２
の導電部を当接させることで該第１と第２の導電部間の
導通によって該パッドに対する当接と、該プローブ間の
導通によって該薄膜基板に於けるオープンおよびクロー
ズとを該測定器によりチェックする薄膜基板の試験装置
であって、前記チップを薄膜積層によって形成すること
で前記第１と第２の導電部が該薄膜積層の金属層より成
るように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、第１と第２の導電部が
形成されたチップを有するプローブを薄膜基板に形成さ
れたパッドに当接させ、該薄膜基板に於けるオープンお
よびクローズをチェックする薄膜基板の試験装置に関す
る。

【０００２】薄膜基板はその製造工程において、積層さ
れた薄膜によるパターン配線が所定の回路網を形成して
いるかどうかの試験が行われる。通常、このような試験
は、パターン配線に接続された所定のパッド間にプロー
ブを当接させ、プローブを介して電気信号を送出し、電
気信号の伝播によってオープンまたはクローズの確認が
行われる。

【０００３】したがって、所定のパッド間にプローブを
当接させた時、パッドに対してプローブが確実に当接さ
れることが重要となる。

【０００４】

【従来の技術】従来は図４の従来の説明図に示すように
形成されていた。図３の(a) は構成図,(b)はプローブと
パッドとの側面図である。

【０００５】図４の(a) に示すように、パターン配線1A
が接続された薄膜基板1 のパッド2にプローブ10を所定
の圧力P によって当接させ、それぞれのプローブ10を測
定器6 に接続し、パッド2 間の電気導通の確認が行われ
ていた。

【０００６】また、プローブ10は図４の(b) に示すよう
に、絶縁膜10C が形成され第１と第２の接触片10A と10
B とを保持部材10D に固着することで形成され、矢印の
ように降下することで第１と第２の接触片10A と10B が
パッド2 に当接される。

【０００７】更に、測定器6 にはスッチSW1 とSW2 との
切り換えによって接続されるパターン用測定部6Aと、パ
ッド用測定部6Bとが設けられている。そこで、プローブ
10をパッド2 に当接された時、先づ、第１と第２の接触
片10A,10B をパッド用測定部6Bに接続し、第１と第２の
接触片10A,10B の間の導通によってプローブ10がパッド
2 に確実に当接されたことを確認し、次に、第１と第２
の接触片10A,10B をパターン用測定部6Aに接続し、パッ
ド2 間の導通を確認し、薄膜基板1 に於けるオープンま
たはクローズのチェックを行う。

【０００８】

【発明が解決しようとする課題】一方、このような薄膜
基板1 に形成されるパッド2 は, 実装される半導体素子
の高速化, 高密度実装化に伴い、厚みが薄く、しかも、
微細なサイズに形成される傾向にある。

【０００９】そこで、プローブ10をパッド2 に当接され
せる時の圧力P が必要以上に大きい場合は、パッド2 を
損傷させ、小さい場合は当接が不安定となり、正確な測
定が行われなくなる。

【００１０】更に、図４の(b) に示すようにプローブ10
に設けられる第１と第２の接触片10A,10B とを導電材を
研削することでによって形成する場合は、第１と第２の
接触片10A,10B の間隔S1および厚みS2を最小に形成して
も約15μm 程度することが限界となり、このような第１
と第２の接触片10A,10B を当接させるパッド2 の直径d
は80μm のサイズが必要となる。

【００１１】しかし、実際には、薄膜基板1 に形成され
るパッド2 の直径d は50μm 以下となるものが近年用い
られるようになった。したがって、このような第１と第
２の接触片10A,10B を備えたプローブ10によって試験を
行うことは、微細化されたパッド2 を有する薄膜基板1
の試験は行うことができない問題を有していた。

【００１２】そこで、本発明では、微細化されたパッド
を有する薄膜基板を損傷させることなく、該薄膜基板に
於けるオープンおよびクローズのチェックが確実に行わ
れるようにすることを目的とする。

【００１３】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１に示すように、第１と第２の導電部9A,9
B が形成されたチップ4 を有するプローブ3 と、該プロ
ーブ3 に接続される測定器6 とを備え、所定の薄膜基板
1 に形成されたパッド2 に該第１と第２の導電部9A,9B
を当接させることで該第１と第２の導電部9A,9B 間の導
通によって該パッド2 に対する当接と、該プローブ3 間
の導通によって該薄膜基板1 に於けるオープンおよびク
ローズとを該測定器6 によりチェックする薄膜基板の試
験装置であって、前記チップ4 を薄膜積層によって形成
するこで前記第１と第２の導電部9A,9B が該薄膜積層の
金属層より成るように、また、前記プローブ3 が前記パ
ッド2 に当接されることで押圧力を検知する圧電素子8
と、該圧電素子8 の電気特性を検出する検出部7 とが具
備されるように構成する。

【００１４】このように構成することによって前述の課
題は解決される。

【００１５】

【作用】即ち、プローブ3 には薄膜積層によって形成さ
れるチップ4 を設けることで、プローブ3 をパッド2 に
当接させた時、チップ4 に形成された第１と第２の導電
層9A,9B がパッド2 に当接されるようにすると共に、プ
ローブ3 には圧電素子8と、圧電素子8 の電気特性を検
出する検出部7 とを設け、当接による押圧力を検出する
ようにしたものである。

【００１６】そこで、プローブ3 に於ける第１と第２の
導電部9A,9B の間隔を極力小さく、しかも、パッド2 に
当接される第１と第２の導電部9A,9B のサイズも極力小
さくすることが行え、例えば、パッド2 の直径d が50μ
m 以下のサイズであっても支障なく当接させることが行
えように、また、検出部7 の検出によってプローブ3の
押圧力P を検出し、押圧力P を調節することで、押圧力
P が極端に増加することがないように行うことができ
る。

【００１７】したがって、第１と第２の導電部が微細化
されたパッドに確実に当接させるように、しかも、パッ
ドを損傷させることなく行うことができ、試験に於ける
信頼性の向上が図れることになる。

【００１８】

【実施例】以下本発明を図２および図３を参考に詳細に
説明する。図２は本発明による一実施例の説明図で、
(a) は構成図,(b)はプローブの側面図, 図３は本発明の
チップの説明図で、(a) は側面図,(b1) 〜(b6)は製造工
程図である。全図を通じて、同一符号は同一対象物を示
す。

【００１９】図２の(a) に示すように、パターン配線1A
が接続された薄膜基板1 のパッド2に所定の押圧力P に
よって当接されるプローブ3 には圧出素子8 を設けると
共に、圧出素子8 に於ける電気特性を検出する検出部7
を設け、検出部7 からの検出信号によってプローブ3 の
押圧力P を検出するようにしたものである。

【００２０】また、プローブ3 は図２の(b) に示すよう
に、保持部材3Aの先端に圧電素子8を介してチップ4 を
固着し、のチップ4 に形成されたサイズS11 の第１と第
２の導電部9A,9B がワイヤ3Bによって保持部材3Aに固着
された端子3Cに接続されるように形成され、圧電素子8
のそれぞれの電極8Aが検出部7 に接続されるように形成
されている。

【００２１】そこで、先づ、プローブ3 を降下させ、パ
ッド2 に第１と第２の導電部9A,9Bを当接させ、その時
の押圧力P は圧電素子8 に加わり、検出部7 によって検
出が行われるので、プローブ3 の降下量にの調節により
押圧力P を増減させ、押圧力P が所定の値に達した時、
プローブ3 の降下を停止させることを行い、常に、プロ
ーブ3 がパッド2 に所定の押圧力P によって当接させる
ようにすることができる。

【００２２】次に、測定器6 によって第１と第２の導電
部9A,9B 間の互いの導通をチエックし、プローブ3 がパ
ッド2 に確実に当接されていることを確認し、最後に、
パッド2 間の導通をチェックし、パッド2 間がオープン
またはクローズ状態になるかを確認する試験を行う。

【００２３】また、この場合のチップ4 は、図３の(a)
に示すように、セラミック基板5 の表面5AにサイズS11
の第１と第２の導電部9A,9B と、第１と第２の導電部9
A,9Bに電気導通を有するワイヤ接続部5Cとを形成し、背
面5Bが圧電素子8 に固着されるように形成したものであ
る。

【００２４】このようなチップ4 を製造することは、図
３の(b1)に示すように、先づ、セラミック基板5 の表面
5Aにスパッタによって厚み1000Åのクローム層5Dと、厚
み5000Åの銅層5Eの積層を行い、銅層5Eの上層には図３
の(b2)に示すように、レジスト5Fの積層を行い、レジス
ト5Fの所定箇所にはS12 の間隔でS11 の露出部5Kを形成
し、次に、第３の(b3)に示すように、露出部5Kにはメッ
キによって2 μm の厚みのニッケル層5Gと、30μm の厚
みの金層5Hとを積層し、ニッケル層5Gと金層5Hとの形成
後は図３の(b4)に示すように、レジスト5Fの除去を行
う。

【００２５】最後に、図３の(b5)に示すように、エッチ
ングによって所定箇所のクローム層5Dおよび銅層5Eを除
去し、第１と第２の導電部9A,9B と、ワイヤ接続部5Cと
を形成し、図３の(b6)に示すように、セラミック基板5
を所定のサイズL によってカットを行う。

【００２６】このように製造すると、例えば、第１と第
２の導電部9A,9B のサイズSS11を10μm に、互いのピッ
チS12 を10〜15μm に形成することが容易にでき、当接
すべきパッド2 の直径d が微細化されることで50μm 程
度に形成されても第１と第２の導電部9A,9B を十分に当
接させるサイズに形成することができる。

【００２７】尚、このようなチップ4 の複数個が配列さ
れるようウエハによって形成すると、一つの製造工程
で、同時に複数個のチップ4 の製造を行うことができ、
安価に製造することが行える。

【００２８】

【発明の効果】以上説明したように、本発明によれば、
薄膜積層プロセスによって形成されるチップをプローブ
に設けることで微細なサイズのパッドに対する当接を確
実に行うことができる。

【００２９】また、プローブには圧電素子を設け、プロ
ーブの当接に際してパッドに極端な押圧が加わることを
避けることができ、パッドの損傷を防ぐことができる。
したがって、従来に比較して微細化された薄膜基板に対
して確実なプローブの当接が行え、薄膜基板の試験に於
ける信頼性の向上が図れ、実用的効果は大である。

【図面の簡単な説明】

【図１】 本発明の原理説明図

【図２】 本発明による一実施例の説明図

【図３】 本発明のチップの説明図

【図４】 従来の説明図

【符号の説明】 １ 薄膜基板 ２ パッド ３ プローブ ４ チップ ６ 測定器 ７ 検出部 ８ 圧電素子 9A 第１の導電部 9B 第２の導電部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 守四郎 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１と第２の導電部(9A,9B) が形成され
   たチップ(4) を有するプローブ(3) と、該プローブ(3)
   に接続される測定器(6) とを備え、所定の薄膜基板(1)
   に形成されたパッド(2) に該第１と第２の導電部(9A,9
   B) を当接させることで該第１と第２の導電部(9A,9B)
   間の導通によって該パッド(2) に対する当接と、該プロ
   ーブ(3) 間の導通によって該薄膜基板(1) に於けるオー
   プンおよびクローズとを該測定器(6) によりチェックす
   る薄膜基板の試験装置であって、 前記チップ(4) を薄膜積層によって形成するこで前記第
   １と第２の導電部(9A,9B) が該薄膜積層の金属層より成
   ることを特徴とする薄膜基板の試験装置。
2. 【請求項２】 請求項１記載の前記プローブ(3) が前記
   パッド(2) に当接されることで押圧力を検知する圧電素
   子(8) と、該圧電素子(8) の電気特性を検出する検出部
   (7) とが具備されることを特徴とする薄膜基板の試験装
   置。