JP2813526B2 - 回路検査用デバイスおよびその製造方法 - Google Patents

回路検査用デバイスおよびその製造方法

Info

Publication number
JP2813526B2
JP2813526B2 JP16939793A JP16939793A JP2813526B2 JP 2813526 B2 JP2813526 B2 JP 2813526B2 JP 16939793 A JP16939793 A JP 16939793A JP 16939793 A JP16939793 A JP 16939793A JP 2813526 B2 JP2813526 B2 JP 2813526B2
Authority
JP
Japan
Prior art keywords
insulating thin
thin film
electrically insulating
bump
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16939793A
Other languages
English (en)
Other versions
JPH0727790A (ja
Inventor
理 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP16939793A priority Critical patent/JP2813526B2/ja
Publication of JPH0727790A publication Critical patent/JPH0727790A/ja
Application granted granted Critical
Publication of JP2813526B2 publication Critical patent/JP2813526B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウエハ上の集積
回路(IC)等の被検査デバイスの電極(パッド)に検
査信号を入出力して被検査デバイスの特性を検査(測
定)する際に用いる回路検査用デバイス(プローブカー
ド)とその製造方法に係り、特に、被検査デバイスの電
極(パッド)と接触する接触子(バンプ)が電気絶縁性
の可撓性膜に配設されている回路検査用デバイス(プロ
ーブカード)とその製造方法に関する。
【0002】
【従来の技術】接触子(バンプ)が電気絶縁性の可撓性
膜に配設されているプローブカードとしては、例えば特
開昭62−182672号公報に記載されたものが広く
知られている。このプローブカードは、次のような方法
で製造される。
【0003】まず、ポリイミド膜からなる電気絶縁性薄
膜の一主表面にフォトリソグラフィ法によりリード線を
形成し、リード線を形成した面とは反対側の主表面から
レーザー光を照射して、複数の貫通孔を所定間隔で前記
電気絶縁性薄膜に穿設する。次に、電気メッキ法により
導電性金属を各貫通孔内に堆積させることにより、接触
子(バンプ)を形成する。このとき、バンプの一端は電
気絶縁性薄膜の表面よりも突出させる。この後、上述の
ようにして得たバンプおよびリード線付き電気絶縁性薄
膜を、支持枠たるプリント回路基板の開口部に張り、そ
の周縁部をクランプで固定することによりプローブカー
ドを得る。このとき、電気絶縁性薄膜上のリード線と、
このリード線に対応するプリント回路基板上の導体(伝
送線)とは、電気絶縁性薄膜に開けた穴に導電性材料を
埋め込むことにより接続される。
【0004】ところで、LSIや超LSIに代表される
ように集積回路の集積度は増加の一途にあり、集積度の
増加に伴ってパッド電極はチップの周縁部に狭い間隔で
並ぶのみならず内側にも形成されるようになった。そし
て、プローブカードにおいてもこのような配置のパッド
電極に対応したバンプを形成することが望まれているわ
けであるが、各バンプにはそれぞれ個別にリード線を設
ける必要があり、1枚の電気絶縁性薄膜上に形成するこ
とができるリード線の数には限界がある。
【0005】そこで、例えば前記公報では、リード線を
設けた電気絶縁性薄膜を数層積層しすることが提案され
ている。そして、この場合のバンプの形成は、バンプ形
成面(最下層の電気絶縁性薄膜の下面)から所定のリー
ド線に達する貫通孔を設け、この貫通孔内にメッキ等の
技術により導電体を堆積させことで行うことが提案され
ている。このときの前記導電体の堆積は、一端が最下層
の電気絶縁性薄膜の下面から所定の長さ突出するまで行
う。
【0006】
【発明が解決しようとする課題】しかしながら、複数の
電気絶縁性薄膜に亘る貫通孔を単に導電体で埋めること
でバンプを形成した場合、このバンプはプローブカード
の使用時に折れてしまうおそれが強いため、信頼性の高
いプローブカードを得るうえからは、上述の提案は未だ
不十分である。
【0007】例えば図9に示すように、リード線101
を設けた電気絶縁性薄膜102とリード線103を設け
た電気絶縁性薄膜104とを積層し、バンプ形成面(電
気絶縁性薄膜102の下面)からリード線101,10
3に達する貫通孔を設け、これらの貫通孔をメッキ等の
技術により導電体で埋めてバンプ105,106を形成
した場合、2枚の電気絶縁性薄膜102,104に亘る
貫通孔を単に導電体で埋めることで形成したバンプ10
6は、その長さが長いため、プローブカードの使用時に
バンプ形成面と突出部分との境目辺りや電気絶縁性薄膜
102,104の界面辺りで折れてしまい、先端部分が
欠落してしまうおそれが強い。
【0008】これは、プローブカードの使用時において
は、プローブカードのバンプと被検査デバイスのパッド
との安定した接触を図るために、一般に、水平に置かれ
た被検査デバイスに対して垂直方向の力をプローブカー
ドに加えて押圧するのみならず、水平方向の力をプロー
ブカードに加えて若干水平移動させ、被検査デバイスの
パッド上を横滑りさせる。そのとき、バンプの先端部分
にかかる力によりバンプは電気絶縁性薄膜内で撓むこと
から、バンプの長さが長いとバンプが折れる可能性が高
くなるからである。
【0009】本発明の目的は、より信頼性の高い回路検
査用デバイス(プローブカード)およびその製造方法を
提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成する本発
明の回路検査用デバイスは、複数本のリード線を設けた
電気絶縁性薄膜が複数枚積層されており、かつ前記電気
絶縁性薄膜の1枚または複数枚を貫通して所定の電気絶
縁性薄膜上のリード線の1つと導通する接触子が最下層
の電気絶縁性薄膜の下面に突出して複数個設けられてい
るバンプ付き可撓性膜部と、このバンプ付き可撓性膜部
を支持する回路基板とを少なくとも有し、前記回路基板
に設けられた複数の伝送線と前記バンプ付き可撓性膜部
の前記リード線および前記接触子を介して検査信号の入
出力を行うものであり、前記電気絶縁性薄膜の複数枚を
貫通して所定の電気絶縁性薄膜上のリード線の1つと導
通する接触子は、導通対象の前記リード線が設けられて
いる電気絶縁性薄膜よりも下層に位置する電気絶縁性薄
膜上に付着した導電性部材により複数に区分されてお
り、かつ前記導電性部材は、前記接触子を形成するため
に前記電気絶縁性薄膜に設けられる貫通孔の開口を少な
くとも覆う大きさを有していることを特徴とするもので
ある。
【0011】また上記目的を達成する本発明の回路検査
用デバイスの製造方法は、複数本のリード線を設けた電
気絶縁性薄膜が複数枚積層されており、かつ前記電気絶
縁性薄膜の1枚または複数枚を貫通して所定の電気絶縁
性薄膜上のリード線の1つと導通する接触子が最下層の
電気絶縁性薄膜の下面に突出して複数個設けられている
バンプ付き可撓性膜部を形成する工程と、このバンプ付
き可撓性膜部と複数の伝送線を有する回路基板とを、前
記バンプ付き可撓性膜部の前記リード線と前記回路基板
の前記伝送線とを互いに導通させつつ一体化させて回路
検査用デバイスとする工程とを少なくとも含み、前記バ
ンプ付き可撓性膜部を形成するにあたり、電気絶縁性薄
膜の複数枚を貫通して所定の電気絶縁性薄膜上のリード
線の1つと導通する前記接触子は、導通対象の前記リー
ド線が設けられている電気絶縁性薄膜よりも下層に位置
する電気絶縁性薄膜上の所定の位置に付着した導電性部
材を設け、この導電性部材を境とする貫通孔を該貫通孔
の上および下に位置する電気絶縁性薄膜に形成し、前記
導電性部材を電極として用いた電気メッキ法により前記
貫通孔内に導電性金属を堆積させて形成することを特徴
とするものである。
【0012】
【作用】本発明の回路検査用デバイスでは、電気絶縁性
薄膜の複数枚を貫通して所定の電気絶縁性薄膜上のリー
ド線の1つと導通する接触子は、導通対象の前記リード
線が設けられている電気絶縁性薄膜よりも下層に位置す
る電気絶縁性薄膜上に付着した導電性部材により複数に
区分されており、かつ前記導電性部材は、前記接触子を
形成するために前記電気絶縁性薄膜に設けられる貫通孔
の開口を少なくとも覆う大きさを有している。
【0013】ここで、前記導電性部材は、上述のように
前記接触子の導通対象のリード線が設けられている電気
絶縁性薄膜よりも下層に位置する電気絶縁性薄膜上に付
着している。このため前記導電性部材は、回路検査用デ
バイスの使用時(接触子の先端を被検査デバイスのパッ
ドに押圧した状態で回路検査用デバイスを水平方向に移
動させたとき)に接触子の先端にかかる力の影響を受け
にくい。したがって、回路検査用デバイスの使用時に生
じる接触子のたわみは、電気絶縁性薄膜の複数枚を貫通
して所定の電気絶縁性薄膜上のリード線の1つと導通す
る接触子については最下位の区分(接触子の突出部分を
含む区分)で主に生じることになる。
【0014】しかしながら、この区分の長さは、当該区
分を形成するための導電性部材を付着させた電気絶縁性
薄膜上のリード線の1つと導通する接触子の長さと同等
であり、その長さは短いため、たわみは若干生じる程度
である。このため、本発明の回路検査用デバイスでは使
用時に接触子が折れる可能性が低く、結果として、従来
提案されている同種のものよりも信頼性が高い。
【0015】
【実施例】以下、図面を参照して、本発明の回路検査用
デバイス(以下、プローブカードと表記する)およびそ
の製造方法に係る一実施例を説明する。図1は本実施例
のプローブカードを構成するバンプ付き可撓性膜部の断
面図(図3のX−X′線断面図)、図2は製造工程(図
4(e))におけるバンプ付き可撓性膜部を上面から見
た平面図、図3はバンプ付き可撓性膜部を裏面(接触子
形成面とは反対側の面)から見た平面図、図4、図5お
よび図6はバンプ付き可撓性膜部の製造方法を説明する
ための工程図、図7は本実施例のプローブカードの断面
図である。
【0016】最初に、本実施例に係るプローブカードの
特徴部分であるバンプ付き可撓性膜部20の構成につい
て図1〜図3を参照して説明する。図1に示すように、
バンプ付き可撓性膜部20では、中央部から外周部へ延
びる所定本数のリード線10aと中央部に設けられた導
電性部材11とを有するポリイミド膜12aと、中央部
から外周部へ延びる所定本数のリード線10bと外周部
に設けられた接続用導電部13とを有するポリイミド膜
12bとが積層されている。また、この積層物の中央部
には、所定数のバンプ14が正方形の輪郭に沿って2列
に配設されている(以下、外側のバンプを外側バンプ1
4a、内側のバンプを内側バンプ14bと呼ぶ)。
【0017】外側バンプ14aは、ポリイミド膜12a
を貫通してこのポリイミド膜12a上に設けられている
リード線10aと導通している。また、内側バンプ14
bは、ポリイミド膜12aに設けられた導電性部材11
により2つの部分(14b−1,14b−2)に区分さ
れながらポリイミド膜12a,12bの2枚を貫通し
て、ポリイミド膜12b上に設けられているリード線1
0bと導通している。
【0018】ここで、下面側のポリイミド膜12aは、
膜厚25μmのポリイミド膜を直径68mmの円形に成
形したものである。このポリイミド膜12a上に設けら
れているリード線10aは、銅(Cu)からなる膜厚1
8μmの薄膜であり、その線幅は50μm、総数は約4
00である。図2(同図に示してあるリード線10aお
よび導電性部材11の数は全数ではなく、簡略化してい
る)に示すように、リード線10aは放射状に配列され
ており、内側先端部は直径100μmの円形になってお
り、外側先端部は線幅が200μmに広がっている。ま
た、このポリイミド膜12aの中央部に設けられている
導電性部材11は膜厚18μmの銅薄膜からなり、直径
100μmの円形を呈している。
【0019】一方、上面側のポリイミド膜12bはリー
ド線10aからの厚さが10μmであり、このポリイミ
ド膜12bも直径68mmの円形を呈している。ポリイ
ミド膜12b上に設けられているリード線10bは、銅
(Cu)からなる膜厚2μmの薄膜であり、その線幅は
50μm、総数は約250である。図3(同図に示して
あるリード線10bおよび接続用導電部13の数は全数
ではなく、簡略化している)に示すように、リード線1
0bも放射状に配列されており、内側先端部は直径10
0μmの円形になっており、外側先端部は線幅が200
μmに広がっている。また、このポリイミド膜12bの
外周部に設けられている接続用導電部13は膜厚2μm
の銅薄膜からなり、その大きさは200μm×2mmで
ある。
【0020】ポリイミド膜12aを貫通してリード線1
0aと導通している外側バンプ14aは、ニッケル(N
i)合金からなる略円柱状(直径30μm、高さ25μ
mの円柱の下側先端部に高さ35μmの半球が載ってい
る)であり、その先端部はポリイミド膜12aの表面か
ら35μm突出している。外側バンプ14aの総数は約
400個であり、これらは正方形の輪郭に沿って100
μmのピッチで植立されている。
【0021】また、ポリイミド膜12a,12bを貫通
してリード線10bと導通している内側バンプ14b
は、前述したようにポリイミド膜12aに設けられた導
電性部材11により2つの部分(14b−1,14b−
2)に区分されている。下側部分14b−1は、ニッケ
ル(Ni)合金からなる略円柱状(直径30μm、高さ
25μmの円柱の下側先端部に高さ35μmの半球が載
っている)であり、その先端部はポリイミド膜12aの
表面から35μm突出している。また、上側部分14b
−2は、ニッケル(Ni)合金からなる直径30μm、
高さ12μmの円柱状を呈している。内側バンプ14b
の総数は約250個であり、これらは正方形の輪郭に沿
って100μmのピッチで植立されている。
【0022】なお、リード線10aの外側先端部と接続
用導電部13とは接続部材15により接続されており、
この接続部材15は直径30μmの円柱状を呈するニッ
ケル(Ni)合金からなる。また、リード線10bの外
側先端部と接続用導電部13は、後述する回路基板31
の伝送線37b,37aに各々接続される。
【0023】次に、図4〜図6の工程図を参照して、上
述の構成からなるバンプ付き可撓性膜部20の製造方法
を説明する。まず、円形状のポリイミド膜12a(膜厚
25μm,直径68mm)の一主表面に、膜厚18μm
の銅薄膜21を形成した(図4(a)参照)。この銅薄
膜21の形成は、以下の手順で行った。最初に、ポリイ
ミド膜12aの一主表面に膜厚が約5000オングスト
ロームの銅薄膜をスパッタリング法により形成する。そ
の後、これを硫酸銅を主成分とする溶液に浸漬し、電気
メッキ法により銅薄膜の膜厚が18μmになるまで銅薄
膜上に銅を析出させて、銅薄膜21を形成した。
【0024】次に、銅薄膜21上にポジ型フォトレジス
ト(シープレイ社製AZ1350)を膜厚2μmに塗布
してレジスト膜22を形成し(図4(b))、その後、
このレジスト膜22にベーク処理、選択的露光および現
像処理を順次施して、レジストパターン23を形成した
(図4(c))。なお、レジスト膜22に施す前述の選
択的露光は、図1および図2に示すリード線10aおよ
び導電性部材11に対応している。
【0025】次いで、前工程で得られたレジストパター
ン23をマスクとし、ペルオキソ二硫酸ナトリウム水溶
液をエッチング溶液として用いて、銅薄膜21をエッチ
ングした(図4(d))。その後、残存レジストパター
ン23をアセトン等の有機溶剤で除去して、リード線1
0aおよび導電性部材11を得た(図4(e))。
【0026】次に、外側バンプ14aを設けるための貫
通孔24aをリード線10aの内側先端部の下に、また
内側バンプ14bを設けるための貫通孔24bを導電性
部材11の下に、それぞれ所定数形成した(図5
(f))。これらの形成は、ポリイミド膜12aの下面
(リード線10aおよび導電性部材11を設けた面とは
反対側の面)の所定位置にXeClエキシマレーザー光
(波長308nm,ビーム径約30μm,パワー密度1
J/cm2 )を照射して、ポリイミド膜12aを穿孔す
ることにより行った。このとき、位置合わせ用のマーク
としてリード線10aおよび導電性部材11を用いた。
【0027】次いで、前工程で形成した貫通孔24a,
24b内に電気メッキ法によりニッケル合金を堆積させ
て、貫通孔24aには外側バンプ14aを、貫通孔24
bには内側バンプ24bの下側部分24b−1を形成し
た(図5(g))。このときの電気メッキ処理は、前工
程を終えたポリイミド膜12aを硫酸ニッケルを主成分
とする混合溶液に浸漬し、リード線10aと導電性部材
11とをそれぞれ電極として通電することで行った。こ
のようにして通電することにより貫通孔24a,24b
内にニッケル合金が堆積(析出)し、堆積したニッケル
合金の先端部がポリイミド膜12aの表面からほぼ35
μm突出したときに通電を停止した。これにより、外側
バンプ14aの高さと内側バンプ14bの下側部分14
b−1の高さとは実質的に同じになった。
【0028】次に、リード線10aを設けた側のポリイ
ミド膜12a上に、リード線10aからの厚さが約10
μmとなるように液状ポリイミド樹脂を塗布し、これを
130℃で30〜40分間ベークすることにより固化さ
せて、ポリイミド膜12bを得た(図5(h))。
【0029】次いで、このポリイミド膜12b上に、ス
パッタリングにより膜厚が2μmの銅薄膜25を形成し
た(図5(i))。この銅薄膜25は、膜応力で剥がれ
てしまうこと、および電気絶縁薄膜全体(ポリイミド膜
12a,12b)の可撓性が失われることを防止するた
めに、ポリイミド膜12aに設けた銅薄膜21よりも膜
厚を薄くしている。
【0030】次に、銅薄膜25上にポジ型フォトレジス
ト(シープレイ社製AZ1350)を膜厚3μmに塗布
してレジスト膜26を形成し(図5(j))、その後、
このレジスト膜26にベーク処理、選択的露光および現
像処理を順次施して、レジストパターン27を形成した
(図6(k))。なお、レジスト膜26に施す前述の選
択的露光は、図1および図2に示すリード線10bおよ
び接続用導電部13に対応している。
【0031】次いで、前工程で得られたレジストパター
ン27をマスクとし、ペルオキソ二硫酸ナトリウム水溶
液をエッチング溶液として用いて、銅薄膜25をエッチ
ングした。このエッチングにより、レジストパターン2
7の下には、銅薄膜25の一部からなるリード線10b
と接続用導電部13とが形成された(図6(l))。次
に、内側バンプ14bの上側部分14b−2を設けるた
めの貫通孔28aを導電性部材11の上に、またリード
線10aの外側先端部と接続用導電部13とを接続する
ための接続部材15を設けるための貫通孔28bをリー
ド線10aの外側先端部の上に、それぞれ所定数形成し
た(図6(m))。これらの形成は、レジストパターン
27の上面の所定位置にXeClエキシマレーザー光
(波長308nm,ビーム径約30μm,パワー密度1
J/cm2 )を照射して、レジスト部、銅薄膜25およ
びポリイミド膜10bを穿孔することにより行った。こ
のとき、位置合わせ用のマークとしてリード線10bお
よび接続用導電部13を用いた。
【0032】次いで、洗浄および乾燥した後に、前工程
で形成した貫通孔28a,28b内に電気メッキ法によ
りニッケル合金を堆積させて、貫通孔28aには内側バ
ンプ14bの上側部分14b−2を、貫通孔28bには
導電性部材15を形成した(図6(n))。このときの
電気メッキ処理は、洗浄および乾燥した後の積層物を硫
酸ニッケルを主成分とする混合溶液に浸漬し、リード線
10aと導電性部材11とをそれぞれ電極として通電す
ることで行った。このようにして通電することにより貫
通孔28a,28b内にニッケル合金が堆積(析出)
し、堆積したニッケル合金の先端部がポリイミド膜12
bの表面と同程度の高さとなったときに通電を停止し
た。この後、残存レジストパターン27をアセトン等の
有機溶剤で除去して、目的とするバンプ付き可撓性膜部
20を得た(図6(o))。
【0033】このように本実施例によれば、バンプを区
分する導電性部材11をリード線10aと同時に容易に
形成することができる。また、形成方法としてスパッタ
リング法を用いているのでポリイミド膜12aに充分に
付着させることができるため、プローブカードの使用時
にバンプを被検査デバイスのパッドに押圧しながら水平
方向に移動させてもバンプが折れにくいものが得られ
た。また、導電性部材11およびリード線10aを電極
として用いてバンプを形成するため、全てのバンプを同
じ条件で形成することができ、高さの揃ったバンプを得
ることができた。次に、このバンプ付き可撓性膜部20
を備えたプローブカードについて図7を参照しつつ説明
する。図7に示すプローブカード30は、バンプ付き可
撓性膜部20、回路基板31、第1本体32、第2本体
33、および弾性力付与手段34とから構成されてい
る。
【0034】回路基板31はガラスエポキシ樹脂からな
り、中央部に開口部を有する円板36と、この円板36
の内部に付設された伝送線37a,37bとから構成さ
れている。円板36の一主表面には、伝送線37aとバ
ンプ付き可撓性膜部20の接続用導電部13との接続を
図るための接続部(図示せず)と、伝送線37bとバン
プ付き可撓性膜部20のリード線10bの外側先端部と
の接続を図るための接続部(図示せず)が設けられてい
る。そして、伝送線37aは円板36の周縁部に立設さ
れた中継端子39aに、また伝送線37bは円板36の
周縁部に立設された中継端子39bに、それぞれ接続さ
れている。これらの中継端子39a,39bは、このプ
ローブカード30に検査信号を入出力するための外部端
子(例えば半導体テスターの外部端子)に接続される。
【0035】第1本体32と第2本体33は共に、回路
基板31を構成する円板36の開口部に対応する開口部
を有する肉厚円板であり、両者はネジ部材(図示せず)
により一体的に固着されている。また、弾性付与手段3
4は、上端部にフランジ部41bを有する円筒体からな
る内筒41と、一端が第1本体32の上面周縁部に固定
され、他端が自由端の状態で内筒41のフランジ部41
bの外周部を上から押圧するバネ部材42とからなる。
内筒41は、回路基板31を構成する円板36の開口
部、およびこれに対応する第1本体32と第2本体33
の各開口部に挿入されており、内筒41の中空部分43
には、例えば半導体テスタ等に配設された押圧部材が挿
入される。
【0036】これらの部材からなるプローブカード30
において、バンプ付き可撓性膜部20は、その上面に付
設された接続用導電部13を伝送線37aの接続部(図
示せず)に接触させるとともに、リード線10bの外側
先端部を伝送線37bの接続部(図示せず)に接触させ
た状態で、回路基板31とともに第1本体32と第2本
体33とにより挟持されている。バンプ付き可撓性膜部
20は弛緩しない状態で第1本体32と第2本体33と
により挟持されており、かつ、その裏面(バンプ形成面
とは反対側の面)は内筒41の下端部(バネ部材42に
より押圧されている端部とは反対の端部)に弾性的に押
圧されている。この結果、バンプ付き可撓性膜部20は
図中下方に張り出した状態になっている。したがって、
このバンプ付き可撓性膜部20は回路基板31に離間・
接近する方向の両方に撓むことができる。
【0037】以上の構成からなるプローブカード30の
一使用例を、被検査デバイスがICである場合を例に挙
げて説明する。なお、この例で使用する半導体テスター
(図示せず)は、検査信号を入出力することによりIC
の特性を測定する手段を備えている。また、プローブカ
ード30を構成する内筒41の中空部分43に挿入され
た状態で内筒41を押圧する押圧手段も備えている。
【0038】まず、プローブカード30を、その中継端
子39a,39bを半導体テスターの外部端子に接続す
ることにより前記半導体テスターに取り付ける。次に、
プローブカード30を構成するバンプ14a,14bの
突出した先端部を、ICの電極(パッド)に接触させ
る。更に、半導体テスターの押圧手段を駆動させること
により、バンプとパッドとの接触を堅固にする。
【0039】そして、半導体テスターからプローブカー
ド30を介してICに検査信号を供給し、供給した検査
信号はプローブカード30を介して再び半導体テスター
に帰還させる。この帰還した検査信号に基づいて判断す
ることにより、ICの特性検査を行うことができる。
【0040】本実施例によれば、プローブカード使用時
にバンプが折れることがなく、またバンプの高さが揃っ
ていることから、信頼性の高い良好な検査が可能となっ
た。なお、本発明は上述した実施例に限定されるもので
はなく、種々の変形例を含む。以下、本発明の特徴部分
であるバンプ付き可撓性膜部およびその製造方法に関す
る変形例について説明する。
【0041】まず、上記実施例ではバンプを2列に形成
したが、必要に応じて3列以上形成してもよい。図8
は、バンプを3列に形成したバンプ付き可撓性膜部の例
を示す。図8に示したバンプ付き可撓性膜部60では、
リード線61aおよび導電性部材62a,62bを有す
る電気絶縁性薄膜63aと、リード線61b、導電性部
材62cおよび接続用導電部64aを有する電気絶縁性
薄膜63bと、リード線61cおよび接続用導電部64
b,64cを有する電気絶縁性薄膜63cとが積層され
ている。そして、リード線61aの内側先端部にはバン
プ65aが接続されており、リード線61bの内側先端
部には導電性部材62aにより2つの部分に区分された
バンプ65bが接続されており、リード線61cの内側
先端部には導電性部材62b,62cにより3つの部分
に区分されたバンプ65cが接続されている。また、リ
ード線61aの外側先端部は、接続用導電部64aによ
り2つの部分に区分された接続部材66aにより接続用
導電部64bと接続しており、リード線61bの外側先
端部は、接続部材66bにより接続用導電部64cと接
続している。このように、本発明の特徴部分であるバン
プ付き可撓性膜部は必要に応じて3層以上の多層構造で
あってもよい。
【0042】また、3層以上の電気絶縁性薄膜を貫通す
るバンプは、少なくとも1層、好ましくは最下層の電気
絶縁性薄膜上に付着した導電性部材により区分されてい
れば、本発明の効果が得られる。
【0043】また、支持枠たる回路基板の伝送線と接続
する部分(バンプ付き可撓性膜部における最上層のリー
ド線および最上層の接続用導電部)の形状は、回路基板
の伝送線の接続部の形状に合わせて適宜変更することが
できる。
【0044】電気絶縁性薄膜の複数枚を貫通して所定の
電気絶縁性薄膜上のリード線の1つと導通するバンプを
複数に区分するための導電性部材の形状は、円形に限ら
ず、例えば四角形等でもよく、要は少なくともバンプ形
成用の貫通孔を覆い得るものであればその形状を問わな
い。また、1つの貫通孔を覆い得るものに限らず、隣接
する2つ以上の貫通孔を覆い得るものであってもよい。
【0045】また、電気絶縁性薄膜の材料としては、ポ
リイミドの他に、アクリル系樹脂、ノボラック樹脂、ポ
リスチレン、塩化ビニル樹脂、エポキシ樹脂、ポリウレ
タン等の有機系材料や、ゴム系樹脂、酸化硅素系材料等
の無機系材料、あるいは有機無機複合材料等を用いても
よい。
【0046】バンプを形成するための貫通孔の形成は、
エキシマレーザー光等のレーザー光による穿孔の他に、
フォトリソグラフィー法やケミカルドリル法等により行
ってもよい。バンプを複数に区分するための導電性部材
やリード線の材料としては、Cuの他に、Cr,Ni,
Au,Pt,Al,W、あるいは、これらの金属を含む
合金等を用いてもよい。また、リード線と前記導電性部
材とで異なる材料を使用してもよい。バンプの形成にあ
たっては、Ni合金の他に、Au,Ag,Pt,Cr,
Cu,Co、あるいは、これらの金属を含む合金等を電
気メッキ法により析出させてもよい。
【0047】また、ノイズを防止するために、バンプ付
き可撓性膜部の下面の所望の場所に、例えばCu等の金
属による膜厚3μm程度の接地用導電性薄膜を形成して
もよい。この接地用導電性薄膜を用いた接地は、例えば
電気絶縁性薄膜に貫通孔を設けてそのなかに導電性部材
を形成し、この導電性部材を介して前記接地用導電性薄
膜をリード線等に接続することで行うことができる。
【0048】一方、バンプ付き可撓性膜部の製造工程
は、上記実施例のようにポリイミド膜12a上にリード
線10aおよび導電性部材11を形成した後にバンプ1
4a、14b−1の形成を行う順番に限らず、例えば、
ポリイミド膜12a上にリード線10aおよび導電性部
材11を形成した後に直ぐポリイミド膜12bを形成
し、この後にバンプ14a、14b−1の形成を行って
もよい。要は、まずポリイミド膜12a上にリード線1
0aおよび導電性部材11を形成する工程を行えばよ
い。
【0049】最後に、プローブカードの変形例について
説明する。回路基板の伝送線は、バンプ付き可撓性膜部
のリード線や接続用導電部と中継端子とを単に電気的に
接続するだけでなく、インピーダンス整合用デバイス、
バイパスコンデンサ等を接続するようにしてもよい。ま
た、回路基板の開口部は貫通孔でなくてもよく、バンプ
付き可撓性膜部を張設した反対側端面を塞いだものでも
よい。
【0050】また、バンプ付き可撓性膜部を弾性的に押
圧する手段としては、実施例の弾性付与手段のような機
械的なものの他に、例えば、バンプ付き可撓性膜部で密
閉空間を形成し、この密閉空間に比較的圧力の高い無色
のガスを封入することでバンプ付き可撓性膜部を弾性的
に押圧してもよい。
【0051】
【発明の効果】以上説明したように、本発明の回路検査
用デバイスではバンプの高さが揃っているため、各バン
プと被検査デバイスのパッドとの均一な接触が得られ
る。また、使用時にバンプが折れることが起きにくいた
め、バンプの先端部分が欠落してしまうことを防止する
ことができる。したがって、本発明によれば信頼性の高
い回路検査用デバイスを提供することが可能になる。
【図面の簡単な説明】
【図1】実施例のプローブカードを構成するバンプ付き
可撓性膜部の断面図である。
【図2】図4(e)に示した製造工程におけるバンプ付
き可撓性膜部を上面から見た平面図である。
【図3】実施例のバンプ付き可撓性膜部を裏面(接触子
形成面とは反対側の面)から見た平面図である。
【図4】バンプ付き可撓性膜部の一製造方法を説明する
ための工程図である。
【図5】バンプ付き可撓性膜部の一製造方法を説明する
ための他の工程図であり、図4(e)に示した工程に続
く工程を説明するための工程図である。
【図6】バンプ付き可撓性膜部の一製造方法を説明する
ための他の工程図であり、図5(j)に示した工程に続
く工程を説明するための工程図である.
【図7】実施例のプローブカードの断面図である。
【図8】バンプ付き可撓性膜部の他の例の断面図であ
る。
【図9】従来の提案の問題点を説明するための断面図で
ある。
【符号の説明】
10a,10b,61a,61b,61c…リード線、
11,62a,62b…導電性部材、 12a,12
b…ポリイミド膜、 14a…外側バンプ、14b…内
側バンプ、14b−1…内側バンプの下側部分、 14
b−2…内側バンプの上側部分、 20,60…バンプ
付き可撓性膜部、 30…プローブカード、 31…回
路基板、 37a,37b…伝送線、 63a,63
b,63c…電気絶縁性薄膜、 65a,65b,65
c…バンプ。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G01R 1/073 H01L 21/66 G01R 31/28

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数本のリード線を設けた電気絶縁性薄
    膜が複数枚積層されており、かつ前記電気絶縁性薄膜の
    1枚または複数枚を貫通して所定の電気絶縁性薄膜上の
    リード線の1つと導通する接触子が最下層の電気絶縁性
    薄膜の下面に突出して複数個設けられているバンプ付き
    可撓性膜部と、このバンプ付き可撓性膜部を支持する回
    路基板とを少なくとも有し、前記回路基板に設けられた
    複数の伝送線と前記バンプ付き可撓性膜部の前記リード
    線および前記接触子を介して検査信号の入出力を行う回
    路検査用デバイスにおいて、 前記電気絶縁性薄膜の複数枚を貫通して所定の電気絶縁
    性薄膜上のリード線の1つと導通する接触子は、導通対
    象の前記リード線が設けられている電気絶縁性薄膜より
    も下層に位置する電気絶縁性薄膜上に付着した導電性部
    材により複数に区分されており、かつ前記導電性部材
    は、前記接触子を形成するために前記電気絶縁性薄膜に
    設けられる貫通孔の開口を少なくとも覆う大きさを有し
    ていることを特徴とする回路検査用デバイス。
  2. 【請求項2】 複数本のリード線を設けた電気絶縁性薄
    膜が複数枚積層されており、かつ前記電気絶縁性薄膜の
    1枚または複数枚を貫通して所定の電気絶縁性薄膜上の
    リード線の1つと導通する接触子が最下層の電気絶縁性
    薄膜の下面に突出して複数個設けられているバンプ付き
    可撓性膜部を形成する工程と、このバンプ付き可撓性膜
    部と複数の伝送線を有する回路基板とを、前記バンプ付
    き可撓性膜部の前記リード線と前記回路基板の前記伝送
    線とを互いに導通させつつ一体化させて回路検査用デバ
    イスとする工程とを少なくとも含む回路検査用デバイス
    の製造方法において、 前記バンプ付き可撓性膜部を形成するにあたり、電気絶
    縁性薄膜の複数枚を貫通して所定の電気絶縁性薄膜上の
    リード線の1つと導通する前記接触子は、導通対象の前
    記リード線が設けられている電気絶縁性薄膜よりも下層
    に位置する電気絶縁性薄膜上の所定の位置に付着した導
    電性部材を設け、この導電性部材を境とする貫通孔を該
    貫通孔の上および下に位置する電気絶縁性薄膜に形成
    し、前記導電性部材を電極として用いた電気メッキ法に
    より前記貫通孔内に導電性金属を堆積させて形成するこ
    とを特徴とする回路検査用デバイスの製造方法。
JP16939793A 1993-07-08 1993-07-08 回路検査用デバイスおよびその製造方法 Expired - Fee Related JP2813526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16939793A JP2813526B2 (ja) 1993-07-08 1993-07-08 回路検査用デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16939793A JP2813526B2 (ja) 1993-07-08 1993-07-08 回路検査用デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH0727790A JPH0727790A (ja) 1995-01-31
JP2813526B2 true JP2813526B2 (ja) 1998-10-22

Family

ID=15885847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16939793A Expired - Fee Related JP2813526B2 (ja) 1993-07-08 1993-07-08 回路検査用デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2813526B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282144A (ja) * 1997-04-07 1998-10-23 Micronics Japan Co Ltd 平板状被検査体試験用プローブユニット

Also Published As

Publication number Publication date
JPH0727790A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
US5828226A (en) Probe card assembly for high density integrated circuits
US6705876B2 (en) Electrical interconnect assemblies and methods
US6242935B1 (en) Interconnect for testing semiconductor components and method of fabrication
JP2710544B2 (ja) プローブ構造、プローブ構造の形成方法
US5576630A (en) Probe structure for measuring electric characteristics of a semiconductor element
JP2840544B2 (ja) 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法
US20060035485A1 (en) Interconnect assembly for a probe card
CN108175937B (zh) 一种连接探针、其制备方法及在微电极阵列连接中的用途
US20010040464A1 (en) Electric contact device for testing semiconductor device
US7304491B2 (en) Interconnect for testing semiconductor components
JPH0529406A (ja) 半導体検査装置
KR100280952B1 (ko) 패키지로 실장된 베어칩에 결합된 기생 부품과 등가인 더미 부품과 함께 직접되는 프로브카드
JP2749566B2 (ja) 半導体lsi検査装置用プローブヘッド及びその製造方法
JPH07167892A (ja) プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード
JP2813526B2 (ja) 回路検査用デバイスおよびその製造方法
JP3246841B2 (ja) プローブ構造
JPH08220140A (ja) プローブカードの製造方法及びプローブカード
JP4246558B2 (ja) プローブ用配線基板及び半導体素子の製造方法
JP3204102B2 (ja) コンタクトプローブ
JP2842416B2 (ja) 半導体装置用ソケット
JP4296609B2 (ja) 半導体検査治具の製造方法
JPH11326376A (ja) レジストを用いた型及びその製造方法、コンタクトプローブ及びその製造方法
JPH07167912A (ja) Lcd検査装置
JPH0755839A (ja) プローブ構造
JPH08297142A (ja) プローブ構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080807

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090807

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100807

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110807

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110807

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees