【発明の詳細な説明】
回路板試験装置
この発明は、請求の範囲第1項の前文に謂う超微細回路板構造の電気試験のた
めの回路板試験装置に関する。
通常、回路板の機能の電気的な検査では、手作業、半自動及び自動試験装置が
用いられるが、その目的は、印刷回路と呼ばれる場合も多いが、このような回路
板の遮断及び短絡を検査することである。
この目的のため、ばねピンを持つハードワイヤード試験アダプタ、頑丈な試験
ピンを持つ所謂万能試験アダプタ、あるいはまた1個または複数個の試験フィン
ガを持っていて、これが、コンピュータ制御により、通常は回路板の両側にある
試験面の上に置かれ、試験電圧を印加することにより、例えば電流の流れまたは
抵抗のような電気パラメータを照会することができる所謂フライング試験ピン装
置をも用いることができる。
ハードワイヤード試験アダプタは、特殊アダプタとも呼ばれるが、対応する試
験装置とともに、本来の形の試験装置を表している。このような試験装置を用い
ると、微細回路板構造でも、あるいは種々のICはんだ面の微細な接点区域(所
謂パッド)でも接触することができる。しかし、このようなハードワイヤード試
験アダプタは特定の製品にあわせて製造しなければならず、そのため高コストを
招き、対応する製造時間を必要とする。
所謂万能試験アダプタを用いることにより、上に述べた特殊アダプタと比較し
て、製造時間及び製造コストを減らすことができる。しかし、このような試験装
置に対する投資費用は、この場合には、試験ピンに対する接点面のラスタ間隔が
例えば2.54mm(100ミル=0.1インチ)、1.78mm(70ミル)
または僅か1.27mm(50ミル)であるマトリックス配置で、従って、ハー
ドワイヤード試験アダプタのように、単に必要な試験位置の数に対応しているの
ではない試験電子回路を利用することができなければならないので、ハードワイ
ヤード試験アダプタの場合より大きくなる。
これと対照的に、所謂フライング試験フィンガを持つ試験装置では、試験アダ
プタを必要としない。しかし、この試験装置では、全ての試験位置を達成するた
めに
それに対応して最適化したソフトウェア・プログラムが必要であり、対応する電
気信号を評価しなければならない。この試験装置の利点と看られるのは、試験ア
ダプタの費用が省けることと、理論的には試験点の間隔を極めて小さくすること
ができることである。その反面、この装置は試験速度が一層低くなる恐れがある
のが不利であり、そのため、対応するずっと多数の試験点を持つ大型の回路板及
び大量の回路板には時間と費用の理由で、用いることができない。
例えば、COB(チップ・オン・ボード)のような技術、並びにフリップ・チ
ップ及びMCM(多重チップ・モジュール)技術の利用を通じて、電気部品の集
積化が更に増しているため、回路板上の構造は更に微細になり、試験ピンと接触
させようとする試験面の密度が更に高くなる。
このような回路板は、前述のように、所謂フライング試験フィンガ試験装置を
用いて試験することができるが、大量生産品を経済的に、そして許容し得る試験
時間で試験することができない。
これと対照的に、ハードワイヤード・アダプタ装置及び万能アダプタ装置では
、100μm(4ミル)のはんだまたはボンディング区域、従って200μm(
8ミル)のラスタ寸法を持つIC形状の測定は、事実上不可能である。こういう
装置では、典型的には0.25mmまでの直径または僅か0.12mmの直径さ
えも持つ試験チップを用いなければならないが、それらが、毎時数百回の測定サ
イクルで、例えば0.20mmのラスタ間隔で、0.10mmまでの幅を持つ表
面接点と確実に合わさるようにしなければならない。
成功率を高めるため、光電子的調節の助け並びに所謂マイクロ調節装置が知ら
れており、これは、回路板の不良数が大きいと判断した時、試験位置をごく僅か
にそらし、別の試験手順を開始する。この手順は、不良がなくなったと判断され
るまで、または予め設定した回数の測定サイクルが行われるまで、何回か繰り返
され、この場合、回路板は不良として排除される。この装置の欠点は、測定期間
が一層長くなることとともに、とりわけ、回路板または接点面の上に非常に多数
の試験チップの刻印ができることである。
こういう試験チップの刻印は、なおさら頻繁に出現する回路板形式、所謂CO
B(チップ・オン・ボード)集成体に対しては、もはや受容れられない。これは
、チ
ップの所謂ボンディングの時、この刻印が不良率の増加を招くからである。普通
、ボンディング・ワイヤが接触するためのこのような接点面は金めっきされてい
る。しかし、試験チップの刻印が受け入れられないという問題は、化学−錫面に
も、そして一連の更に新しい超微細回路板構造技術にもあてはまる。
そのため、新しい試験方法では、試験チップの刻印を避けるために、例えば圧
力をかけると導電性になる異方性の薄いゴム・マットを用いる。こういう方法は
、例えば、日本国東京の日本合成ゴム(JSR)株式会社によって開発されたも
のである。しかし、この方法では、試験しようとする回路板の方を向いた側に、
全体的に鏡像のように配置された盛り上がった接点面を持つ所謂翻訳回路板が必
要になる。その間に僅か0.1mmの厚さ、例えば0.2mmの厚さを持つ薄い
ゴム・マットを導入し、これが接点面の領域の選択的な圧力により導電性になり
、近隣の中間の場所では絶縁性のままでいる。所謂翻訳回路板の裏側には、試験
電圧を印加するための対応する試験ピンを適用することができ、或いは例えば2
.54mm(100ミル)、1.78mm(70ミル)、1.27mm(50ミ
ル)などのラスタ寸法を持ち、別のエラストマーの導電マットによって接続され
た試験面をマトリックス型に配置することもできる。こういう感圧導電マットは
対応する導電マトリックス構造とともに用いるのが普通であり、例えば1.0m
m(70ミル−ラスタ)または1.6mm(100ミル−ラスタ)の一層大きな
厚さを持っている。このため、それらは、試験しようとする回路板並びに翻訳回
路板上の小さな凹凸を補償するばね要素として同時に作用すると共に、圧力を均
一に印加しようとするものである。
上に述べた異方性の導電ゴム・マット技術を採用するとともに、典型的には0
.25mm(10ミル)乃至0.20mm(8ミル)のラスタ寸法、並びに更に
小さいラスタ寸法をも持つ超微細回路板構造、すなわち、100μm(4ミル)
未満の接点面及び対応する100μ(4ミル)未満の小さな間隔を持つ超微細回
路板構造上の試験チップの刻印を避けるために、試験装置に無接触センサが次第
に用いられるようになっている。これによると、損傷がないことという要求並び
に超微細構造の機能検査に関する要求も満たすことができる。しかし、このよう
なセンサは一般的に容量形を基本として作用し、試験チップを介して対応する一
層大きな接点面に印加された電圧パルスの過渡状態を測定し、無接触センサの領
域にある対応する微
細接点面の一つに対して電気的に接続する場合、信号を受け取るか或いは受け取
らないかである。これによって、ある形で、対応するソフトウエア・プログラム
を用いることにより、回路板上の短絡及び遮断を検出することができる。しかし
、この試験手順では、電流が流れず、過渡状態だけが検出される。
このような過渡状態センサは、小さな電気静電容量に応答するきわめて特定の
試験装置及び試験電子回路を必要とする。このようなセンサを使うことは、ハー
ドワイヤード試験アダプタ装置では、そしてまたフライング試験フィンガ装置で
も、接点面を損傷せずに超微細回路板構造の電気試験を実施する一つの可能性で
ある。万能アダプタ装置に使うことは、測定しようとするのが非常に小さい静電
容量の値であるという理由で成功する見込みがないと思われる。
上に述べた従来技術から、この発明の目的は、従来技術について上に述べた欠
点を取り除き、試験しようとする接点面及び導体通路に損傷を与えずに超微細回
路板構造の電気試験をするのに適するようにした回路板試験装置を構成すること
である。
この目的が、請求の範囲第1項の特徴によって達成される。
この発明による接触素子は、原則的にダイオード効果を持つ試験センサを形成
する。接触素子の構成は、阻止モードにある時、それが試験ピンまたは複数の試
験ピンとカバーされる導体通路または接点面との間の電流の流れを妨げるととも
に、カバーされる接点通路または接点面自体の間の電流の流れを妨げるように選
ばれている。これと対照的に、通過モードでは、接触素子は、カバーされる導体
通路または接点面が対応する電位にある時、試験ピンまたは複数の試験ピンとカ
バーされる導体通路または導体面との間に試験電流が流れることができることを
確実にする。
この接触素子を用いて回路板を試験する時、接触素子によってカバーされる各
々の導体通路または導体面が、別の試験ピンがのっかっていることがある、回路
板上のカバーされていない導体通路または接点面と接続された状態にあることを
利用する。こうすると、相互に接近している複数個の導体通路または接点面は、
1個の試験ピンを持つ接触素子を介して検出することができる。相互に接近して
隣り合っているこれらの導体通路または接点面を夫々別個の試験ピンを用いて検
出しようとすると、対応するアダプタが極めて複雑になるとともに、必然的に試
験ピンは細いものになるから、誤った機能を起こす可能性があるだけでなく、試
験モジュールの部
品の集中(単位容積当たりの数)を極めて高くしなければならなくなり、不経済
なほど高価になる。
この発明の特別の利点は、僅かな費用及び作業をかけるだけで、接触素子を現
存の試験装置に一体化することができることであり、これによってハードワイヤ
ード特殊アダプタ、万能アダプタ及びフライング試験フィンガ装置にも接触素子
を使うことが可能になる。
引用形式の請求の範囲第3項の特徴として、接触素子は金属−半導体接合を持
つ所謂ショットキー・ダイオードの形であり、これは早いスイッチング時間とと
もに明瞭な阻止及び通過機能を確実にする。接触素子の半導体被覆は、バイアス
電圧によって高インピーダンス状態に置かれ、これは、導体通路または接点面の
1つに試験電圧を印加することにより、単に選択的に導電状態に変えられ、この
ため、電流の流れがもたらされ、これを試験装置の評価回路で評価することがで
きる。
この発明の一層の開発として、回路板の方を向いた素子の側には、全面に亙っ
て半導体被覆を設けず、半導体材料の表面素子をマトリックス形またはストリッ
プ形で持っており、これらの半導体表面素子の間にある領域は絶縁性である。こ
の手段により、一方では、試験ピンの方を向いた側で接点素子が共通に電気接続
される利点を活用し、他方では、超微細回路板構造の個別の隣り合う導体通路ま
たは接点面の間の改良された阻止が達成される。
回路板の方を向いた接触素子の側に圧力導電補償素子を適用することが有利で
ある。この素子は、弾性で、圧力が印加された状態では選択的に導電性になり、
圧力を印加しないと絶縁性である。こういう手段により、試験しようとする回路
板構造の凹凸を補償することができ、接触素子の下にある全ての接点面に確実に
接触することができる。
この発明のその他の形式及び開発がこの他の請求の範囲の主題である。
この発明の好ましい実施例を添付図面を参照しこれから更に詳しく説明する。
図面は次の通りである。
第1図は、少なくとも部分的に超微細である回路板構造を持つ従来の回路板の
一部分の略図。
第2図は、この発明による装置の構成及び作用の仕方を説明するための略図。
第3図は、この発明による装置の構成及び作用の仕方を説明するための略図。
第4図は、特殊及び万能試験アダプタにこの発明による装置を用いる場合の可
能性を説明するための略図。
第5図は、第4図の一部分の拡大図。
第6図は、この発明による装置をフライング試験フィンガ装置に用いる場合の
可能性を説明するための略図。
第7図は、案内素子を持つこの発明による接触素子の実施例の簡略斜視図。
第8図は、この発明による接触素子の別の実施例を縦軸線に沿って切った断面
図。
第9図は、第8図の接触素子を第8図の線IX−IXで切った断面図。
第10図は、この発明による接触素子の別の実施例を第9図と同様に示す断面
図。
第11図は、この発明による接触素子の別の実施例を第9図と同様に示す断面
図。
第12図は、この発明による装置によって試験することができる超微細回路板
構造の略図。
第1図乃至第3図を参照して、この発明による回路板試験装置の基本原理を最
初に詳しく説明する。その後、この発明の好ましい種々の形式並びにそれを用い
る可能性を例示する。
第1図は従来実施されている回路板1の一部分の略図であって、この回路板は
、普通の回路板構造の、複数個の導体通路2−6及び複数個の接点面A、B、C
、…W、X、Y、Z並びに例えばIC部品などに必要とされるような超微細回路
板構造の複数個の接点面a、b、c、…を有する。超微細構造の接点面a、b、
c、…は、導体通路2−4を介して、回路板上の他の接点面A、B、C…と接続
されるのが普通である。この発明による接触素子を用いることができる破線で示
した領域には、参照符号7が付けられており、この領域は、超微細回路板構造の
内、IC部品のために設けられる全ての接点面a、b、c、…をカバーしている
。
第2図及び第3図には、装置の構成が略図で示されており、第1図の導体通路
及び接点面を持つ回路板1が断面図で示されている。回路板試験装置は、上に述
べた従来の試験装置と同じく、導体通路2−6またはこれらの導体通路と接続さ
れた接点面a、b、c…またはA、B、C、…、W、X、Y、Zに接触するため
の複数個の試験ピン10−15を持っている。試験ピン10乃至15が通路接続
部21−2
4によって、マトリックス回路27を介して試験電圧源16に接続され、この試
験電圧源が試験パルスを発生する。試験電圧源は同時にバイアス・パルスを発生
するバイアス源として作用する。試験及びバイアス源16が負のバイアス・パル
スが出る出力20、正の試験パルスが出る出力19及びアース出力18を持って
いる。マトリックス回路27が、各々の試験ピン10−15の接続線21−24
を、マトリックス式にスイッチング素子17を介して、選択的に試験及びバイア
ス源16の各々の出力18−20と接続する。マトリックス回路27のスイッチ
ング素子17の制御は、マトリックス制御回路25によって行われる。マトリッ
クス回路27と試験及びバイアス源16のアース出力18の間に、公知の電流測
定装置の形をした評価回路26が接続されている。
例えばIC部品の超微細回路板構造の接点面a、b、c、…と、それに向かい
合った試験ピン10との間に、接触素子7が配置される。1本の試験ピン10の
代わりに、複数個の試験ピン10もまた接触素子7に接触させ、それに対応して
マトリックス回路27内に並列接続することができる。
試験ピン10(一つまたは複数)の方を向いた側では、接触素子7は、少なく
とも1つの試験ピン10と電気的な接触によって接続される導電材料の基板8で
構成される。基板8が、金属層または箔、特に真鍮、ニロスタ(ステンレス鋼)
、タングステン、または金めっき面を持つ金属箔であることが好ましい。基板は
導電性が良好なもので、絶縁性を持つ表面酸化を持たないものにすべきである。
回路板1の方を向いた側では基板8に半導体被覆9を設ける。被覆9は、超微
細回路板構造の複数個の接点面a、b、c、…を覆い、従ってそれらに同時に接
触することができるような寸法である。この被覆9または接触素子7の作用は、
以下第2図及び第3図について説明するところから明らかになる。
導体通路5及び6または接点面W、X、Y、Zの試験(回路板上の導体通路ま
たは接点面の密度の点では、普通の回路板構造である)は、ここでは詳しく説明
しない。簡単に言うと、ここでは、回路板電気試験装置はこの点でなんの違いも
ないので、回路板の電気試験装置に関しては、従来技術の対応する刊行物を参照
されたい。
最初に、第2図について、例として、導体通路2が遮断されているかどうかの
試験を説明する。導体通路2は、特に第1図からよくわかるように、IC部品の
接点
面aを回路板1上にあるIC部品の対応する接続点の接点面Aに接続する。導体
通路2を試験するため、マトリックス制御回路25がマトリックス回路27のス
イッチング素子17を制御して、試験ピン10がその接続線24を介してアース
出力18と接続されるとともに、試験ピン11がその接続線23を介して負の電
圧パルスに対する出力20と接続されるようにする。対応する他のカバーされて
いる接点面b、c、…と接続されている接点面B、C、…に接触する他の全ての
試験ピン12−13は、その接続線21−22を介して、試験及びバイアス源1
6の正の電圧パルスに対する出力19に接続されるが、どのカバーされる接点面
a、b、cにも接続されていない接点面W、X、…と接触する試験ピン14−1
5は一般的に試験及びバイアス源16と接続されない。
このため、接触素子8の導電基板8にアースが印加され、それに対して負の電
位が、接点面aの領域で接触素子7のn型にドープされた半導体層9に印加され
、それに対して正の電位が他のカバーされる接点面b、c、…の領域に印加され
る。こういう手段により、原理的にはショットキー・ダイオードのように構成さ
れた接触素子7は、所謂多数担体拡散により、カバーされる接点面aの上にある
領域で導電し、接触素子7には、導体通路2が不良でなければ、接点面Aにおけ
る試験ピン11と試験ピン10との間の電位差により、二つの試験ピン10及び
11の間に電流パルスが流れる。この電流パルスを電流測定装置26によって検
出し、評価することができる。これと対照的に、他のカバーされる接点面b、c
、…の上の領域では、接触素子7が阻止モードにあり、そのため、ここでは、接
点面B、Cにある試験ピン12−13と接触素子7にある試験ピン10との間に
電流が流れることができない。
次に第3図を参照して、例として、導体通路2または接点面aと、回路板1上
にある他の導体通路3−6のうちの一つまたは他の接点面b、c、…、B、C、
…、W、X、Y、Zのうちの一つとの間の絶縁の試験を説明する。この試験によ
り、最初は不良の回路板1だけを確認して排除する。この時点では、回路板1上
の不良または不良位置を更に正確に特定することは必要ではないか望まれておら
ず、それは後で行うことができる。
導体通路2の絶縁を試験するため、マトリックス制御回路25は、試験ピン1
0
が接続線24を介して負の阻止パルスに対する負の出力20と接続されるように
、試験ピン11が接続線23を介して正のパルスに対する出力19に接続される
ように、また、対応する他のカバーされる接点面b、c、…に接続される接点面
B、C、…と接触する他の全ての試験ピン12乃至13が、それらの接続線21
−22を介して試験及びバイアス源16のアース出力18と接続されるように、
マトリックス回路27のスイッチング素子17を制御する。こうして、接触素子
8の導電基板8には負のパルス電位が印加され、接触素子7のn形にドープされ
た半導体被覆8には、それに対して更に正の電位が印加される。すなわち、正の
パルス電位が接点面aに印加され、アースが他の接点面b、c、…に印加される
。これによって、接触素子7がショットキー・ダイオードの原理に従って阻止作
用をし、半導体被覆9が、超微細回路板構造のa、b、c、…を互いに隔離する
。導体通路2またはそれと接続されている接点面a、Aが他の何れかの導体通路
3−6または他の何れかの導体面b、c、…、B、C、…、W、X、Y、Zと接
触していれば、接点面Aにある接触ピン11と対応する接触面B、C、…、W、
X、Y、Zにある接触ピン12−15との間の電位差により、その間にパルス電
流が流れ、それが電流測定装置26によって検出され、評価することができる。
上に述べたように、接触素子は通過モード及び阻止モードを持つダイオード機
能を表しており、これを超微細回路板構造の試験のために利用することができる
。接触素子7の実質的な利点は、一方では、それが共通の電気接点8を持ち、他
方では、回路板1の方を向いた側9では、接点面a、b、c、…でダイオード機
能を表すことにある。これによって、種々の接点面と試験ピンとの間のダイオー
ド効果が利用されるとともに、個別の接点面自体の間のダイオード効果も利用さ
れ、そのため、複数個の隣り合う接点面に接触するにもかかわらず、これらは短
絡されない。接触素子の半導体被覆は、パルス・バイアス電圧により、高インピ
ーダンス状態に置くことができ、これは、接点面のうちの一つに試験電圧が印加
された時、選択的にのみ導電状態に変えられ、そのため、電流の流れがもたらさ
れ、それを試験装置の任意の評価回路で評価することができる。
第2図及び第3図では、接触素子7は例として、金属−半導体接合を持つ所謂
ショットキー・ダイオードの形をしており、このため、半導体層9がn形にドー
プさ
れている。このようなショットキー接合は、早いスイッチング時間とともに明瞭
な阻止及び通過機能を確実にするので、特に有利である。
しかし、阻止及び通過機能を更に強めたさらに複雑な層の形が、C、Si、G
e、Snのような種々の元素半導体材料に基づいてまたは何れの場合も4つの価
電子を持つ周期律表のIV族元素に全般的に基づいて考えられる。更に、GaAs
、ZnS、ZnSe、ZnTe、CdTe、HgSe、AlAs、AlSb、G
aP、InP、InAs、InSb、Bl2Te3、PbTe、PbSなどのよう
な化合物半導体に基づく層の形も可能である。
試験電圧源16からは、5乃至20ボルトの、第2図及び第3図に示す極性の
試験パルスの形をした測定電圧及び電流が発生し、これによって典型的な電流の
流れは1乃至10mAになる。マトリックス制御回路25がスイッチング・マト
リックス27を切り換えるスイッチング周波数は、kHz領域にあり、典型的に
は約10kHzである。
試験及びバイアス源16が、出力20に負の阻止パルス、そして出力19に正
の試験パルスを出すことが絶対的に必要であるわけではない。少なくとも理論的
には、出力20に負の直流電圧が出るとともに、出力19に正の直流電圧が出る
時も、装置は作用する。電圧パルスを使うと、回路マトリックス27にある半導
体素子で形成されたスイッチ17のスイッチングを、試験電流が流れないスイッ
チング段階で行うことができるという利点がある。こうすると、スイッチ17に
負荷がかからないだけでなく、試験が更に正確になる。
好ましい例として、万能及び専用回路板試験装置で実際に利用し得る公知の試
験及びバイアス源を試験及びバイアス源16として使っている。この場合、利用
し得る電位、信号(+)、開放(浮動)及びアース(−)を使うことができ、ス
イッチング・マトリックス27をそれらとともに使うことができる。
接触素子7の幅は例えば1.0乃至2.0mmであり、厚さは例えば0.1乃
至1.0mmである。接触素子7の縁の長さは、超微細回路板構造の寸法に応じ
て、すなわち、例えばIC部品の長さに従って、自由に選ぶことができる。
上に述べたように、この発明による接触素子7は、費用及び作業の点で著しい
負担をかけずに、全ての現在の試験装置に使うことができる。第4図は、多重板
また
は万能試験アダプタに用いた場合を略図で示しており、この場合は2つの案内板
33及び34だけが回路板1に接近して設けられていることが示されている。こ
のような多重板試験アダプタの構成と作用の仕方は、例えばこの出願と同じ出願
人の特許DE−C2−34 44 708に詳しく記載されており、そのため、
説明を簡単にするためにこの文書を引用する。
多重板アダプタのうち、回路板1に最も接近している案内板33は、回路板1
の方を向いた側に凹部43を持ち、その中に接触素子7を配置することができる
。この凹部43は、接触素子を確実に試験アダプタに接続するとともに、それを
正確に位置決めすることができるようにするために有利である。第4図に示すよ
うに、接触素子7に接続された試験ピン(一つまたは複数)10は、それに対応
して、試験アダプタの他の試験ピン11乃至15よりも一層短く形成しなければ
ならない。
特殊アダプタをハードワイヤード試験ピン10−15とともに用いる場合、そ
の構成は第4図に示すものと同様である。その違いは、特殊アダプタは、一つの
案内板33だけで構成されているということができ、これが接触素子7に対する
対応する凹部43を備えていることである。
回路板1の方を向いた接触素子7の半導体被覆9には、圧力導電補償素子28
が適用されており、その基本的な形は接触素子の形と対応する。この補償素子2
8は弾性で選択的に導電性になる媒質であり、これが接触素子7と回路板1との
間に配置されて、試験しようとする回路板構造の凹凸を補償するとともに、全て
の接点面a、b、c、…が接触素子7と確実に接触することを保証する。このよ
うな弾性媒質は、一方では接触素子7の半導体被覆9に対する良好な電気的な接
触を持っていなければならないとともに、他方では、全ての接点区域a、b、c
、…を短絡せずに、弾性機能を持っている。こういう条件を満たす種々の技術が
知られており、条件の形、すなわち、試験しようとする回路板構造並びにその表
面特性に従って使うことができる。
特定の実施例では、例えば日本国東京の日本合成ゴム株式会社のJSR 10
00及びJSR 2000のような所謂圧力導電性ゴム・マット(PCR−圧力
導電性ゴム)が使われる。これらは、導電性が良好な小さなボールで埋められて
おり、また、局部的に圧力が加えられた時、すなわち、局部的に限られた圧縮が
加えられ
た時、z方向に正にこの領域で、すなわち、試験ピン10に対して平行な方向に
、導電性になり、また隣接する領域に対しては、電気絶縁を保ち、または対応す
る高いインピーダンスを保つ異方性導電ゴム・マットである。こういうマットは
僅か0.10mmからの厚さで利用することが出来、接触素子の形状に適用する
ことができ、それによって、それらは全般的に接着によって半導体被覆9にくっ
ついたままになる。
別の実施例では、LCD及び回路板の接触または一般的に電子部品の接続に用
いられるような所謂エラストマー接触素子28を使うことができる。こうすると
、非常に異なる構成で、典型的には、一般的に1mmより大きい一層大きな構造
的な寸法が得られる。このようなエラストマー・コネクタ28を小さい導電性の
ワイヤまたはその他の導電構造で埋め、非常に細くし、そしてz方向すなわち試
験ピン10と平行な方向に向けて、小さいワイヤまたはその他の導電構造を互い
に良く絶縁するとともに、その端面を介してのみ電気的な接触を作ることができ
る。この代わりに、導電層及び絶縁層を層状に構成してもよいし、或いはその外
側にだけ、導電性で極めて薄い層構造を設け、それがz方向に局部的に限られた
接続部だけを同様に作ることができる。このような箔は、例えば、フジ・ポリマ
ー・インダストリーズ株式会社(FUJI Polymer Industri
es)またはフジポリ(FUJIP0LY)社から、ゼブラ(ZEBRA)また
はマトリックス(MATRIX)エラストマー・コネクタなどとして入手するこ
とができる。
第5図は第4図の拡大部分を示しており、この図で圧力導電補償素子28の作
用の仕方を明瞭に認めることができる。超微細回路板構造の接点面a、b、c、
…の領域では、補償素子28がz方向に圧縮され、こうしてこれらの領域ではz
方向に導電性になる。接点面a、b、c、…の間にある領域では、補償素子28
はそれに対応して圧縮されず、従って電気絶縁性のままである。
第6図には、この発明による接触素子7をフライング試験フィンガ装置に用い
た場合を略図で示してある。簡単のため、補償素子28を持たない一つの接触素
子27だけが示されており、評価回路及び制御回路は図面に示すことを省略して
あるが、原理的には、第2図及び第3図について述べたのと対応している。
フライング試験フィンガ装置が組込みばねを持つ3つの試験ピン35−37を
持
ち、これらはあらゆる方向に案内することができ、回路板1の上を自由に移動し
得る。一つの試験ピン35が接触素子7と固着され、このため、この接触素子は
回路板1の上を移動することができ、同じように自由に移動可能である。自由に
選択し得る試験位置に到達するためには、対応する最適化したソフトウェア・プ
ログラムが必要である。導体通路2乃至6またはそれと接続された接点面a、b
、c、…、A、B、C、…、W.X、Y、Zの遮断または絶縁についての回路板
1の試験は、前に第2図及び第3図について述べたところと同様に行われるが、
これは以上の説明から当業者には直ちに明らかであろう。
第7図は、接触素子7の別の実施例の概略の構成を示す斜視図である。上に述
べた接触素子7の使いやすさを高めるため、ここに示す接触素子7は、試験ピン
10の側に案内素子44を備えている。案内素子44は、電気絶縁材料で構成さ
れていて、試験ピン10の側、並びに少なくとも部分的には、接触素子7の少な
くとも若干の側面を覆っている。案内素子44が更に簡単な構成であることによ
り、ここに示す実施例では、接触素子7の2つの端面は案内素子44によって覆
われず、案内素子は実質的にはU字型に形成されている。案内素子44は、接触
素子7の機能に影響を与えない範囲で、接触素子7の側面の上を下向きに伸びる
だけでよい。特に、場合によって設けられる補償素子28の圧縮を考慮に入れな
ければならない。試験ピン10側の案内素子44の側では、少なくとも一つの凹
部45があり、これは試験ピン10がそれを介して接触素子7に確実に接触する
ことができるような寸法にする。
接触素子7の別の実施例がその縦軸線に沿った断面で第8図に示されている。
回路板1の方を向いた接触素子7の側は、その範囲全体に亙って半導体被覆を持
っておらず、この実施例では半導体材料の表面素子42を持ち、このため、半導
体表面素子42の間にある領域41は絶縁性になるように形成されている。この
ため、中間領域41は絶縁材料からなっていてもよいし、或いは半導体表面素子
42の間の凹部によって形成してもよい。
半導体表面素子42はストリップの形に形成することができ、その場合、少な
くとも5つのこのようなストリップ42を設け、その各々は接触素子7の0.1
mmの縁の長さを持つようにするか、或いはマトリックスの形に配置し、こうし
て接触
素子7の0.1mm×0.1mmの面上に少なくとも5つのこのような表面素子
42が設けられるようにしても良い。
第9図乃至第11図は、接触素子7の考えられる幾何学的な種々の形を示して
おり、夫々の場合、接触素子7は第8図の線IX−IXで切った断面で示されている
。原理的には、接触素子7は任意の希望する形状に製造して、使用することがで
きる。第9図に示す最も簡単な形では、約1乃至2mm幅のストリップが夫々必
要な長さにされ、その後夫々の試験アダプタの中に配置される。試験しようとす
る回路板構造の形状に対応して、第10図及び第11図に示すように、L字型、
U字型、2次曲面または矩形の形状並びにその組合せでも用いることが好ましい
。第11図に示した実施例の幾何学的な形、すなわち接触素子7の枠様の基本面
は、4辺全部に電気接点を持つIC部品の試験に特に適している。特定の形の選
択は、とりわけ、接触素子のコスト及び保管に関する考慮によって、並びにその
扱い易さ及び試験アダプタ内に配置するのが簡単であることによって決定される
。
第9図乃至第11図には、試験しようとする超微細回路板構造の接点面a、b
、…が更に示されている。これらの図は、夫々の場合の半導体表面素子42が、
一つの接点面a、b、…の上にあること、並びに接点面a、b、…が、接触素子
7の半導体表面素子42の間の絶縁領域41または凹部によって、互いに絶縁さ
れていることを明らかにしている。この手段は、上に述べた全体的な半導体被覆
9について言うと、接点面の相互絶縁を改善するが、それでも、共通の電気接点
8の利点はそのままである。
第12図は、種々の実施例について上で述べた接触素子7を備えた回路板試験
装置の機能的な能力を示している。この発明による装置は、約2:1のスケール
で、第12図に示すような超微細回路板構造を試験することができる。超微細回
路板構造が約1インチ×1インチの面の上に、約16×16の接点面を含んでお
り、すなわち、個別の接点面のラスタ寸法は1.5mm未満である。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FI,FR,GB,GR,IE,IT,L
U,MC,NL,PT,SE),CA,CN,JP,K
R,SG,US
(72)発明者 デーメル リディガー
ドイツ連邦共和国 デー―31515 ヴンス
ドルフ リンクシュトラーセ 22アー
【要約の続き】
に接触するのに適するような寸法を持ち、この接触素子
(7)は通過モードと阻止モードとの間で切り換えるこ
とができるようにし、こうして、通過モードでは、それ
が対応する試験ピンまたは複数の試験ピンと、接触した
導体通路または接点面との間の電流の流れを許すととも
に、阻止モードでは、この電流の流れを妨げる他に、接
触した導体通路または接点面を互いに絶縁する。この発
明による装置の特別の利点は、費用及び時間の持ち出し
を殆どなくして、現存の試験装置に一体化することがで
きることであり、これによってこの発明による回路板試
験装置をハードワイヤード特殊アダプタ、万能アダプタ
及びフライング試験フィンガ装置とも一緒に用いること
が可能になる。