JP2002511938A

JP2002511938A - 回路板試験装置

Info

Publication number: JP2002511938A
Application number: JP50619099A
Authority: JP
Inventors: グルイターファルコデ; ハンス−ヘルマンヒゲン; リディガーデーメル
Original assignee: ルターウントメルツァーゲーエムベーハー
Priority date: 1997-07-03
Filing date: 1997-10-15
Publication date: 2002-04-16
Also published as: EP1007980A1; WO1999001772A1; EP1007980B1; ATE238560T1; TW385367B

Abstract

(57)【要約】この発明の主題は、導体通路（２−６）またはこれらの導体通路に接続された接点面（ａ、ｂ、ｃ、…；Ａ、Ｂ、Ｃ、…；Ｘ、Ｙ、Ｚ）に接触する試験ピン（１０−１５；３５−３７）を持ち、試験ピンと接続し得る試験電圧源（１６）を持ち、また、一方は試験電圧源に、そして他方は試験しようとする導体通路または複数の導体通路に接続された、試験ピンを通る電流の流れを不良試験結果として評価する評価回路（２６）を持っている、電気回路板（１）の導体通路（２−６）の遮断または絶縁を試験する装置である。試験しようとする接点面及び導体通路に損傷を与えずに、超微細回路板構造の電気試験をできるようにするために、この発明に従って、試験ピン（１０；３５）と回路板（１）との間に導入することができる接触素子（７）を設ける。この接触素子の試験ピンの方を向いた側は導電材料（８）であって、少なくとも一つの試験ピン（１０；３５）と電気接触によって接続部を形成することができ、接触素子（７）の回路板の方を向いた側は、接触素子が少なくとも２つの導体通路（２−４）または接点面（ａ、ｂ、ｃ、…）と同時に接触するのに適するような寸法を持ち、この接触素子（７）は通過モードと阻止モードとの間で切り換えることができるようにし、こうして、通過モードでは、それが対応する試験ピンまたは複数の試験ピンと、接触した導体通路または接点面との間の電流の流れを許すとともに、阻止モードでは、この電流の流れを妨げる他に、接触した導体通路または接点面を互いに絶縁する。この発明による装置の特別の利点は、費用及び時間の持ち出しを殆どなくして、現存の試験装置に一体化することができることであり、これによってこの発明による回路板試験装置をハードワイヤード特殊アダプタ、万能アダプタ及びフライング試験フィンガ装置とも一緒に用いることが可能になる。

Description

【発明の詳細な説明】回路板試験装置この発明は、請求の範囲第１項の前文に謂う超微細回路板構造の電気試験のための回路板試験装置に関する。通常、回路板の機能の電気的な検査では、手作業、半自動及び自動試験装置が用いられるが、その目的は、印刷回路と呼ばれる場合も多いが、このような回路板の遮断及び短絡を検査することである。この目的のため、ばねピンを持つハードワイヤード試験アダプタ、頑丈な試験ピンを持つ所謂万能試験アダプタ、あるいはまた１個または複数個の試験フィンガを持っていて、これが、コンピュータ制御により、通常は回路板の両側にある試験面の上に置かれ、試験電圧を印加することにより、例えば電流の流れまたは抵抗のような電気パラメータを照会することができる所謂フライング試験ピン装置をも用いることができる。ハードワイヤード試験アダプタは、特殊アダプタとも呼ばれるが、対応する試験装置とともに、本来の形の試験装置を表している。このような試験装置を用いると、微細回路板構造でも、あるいは種々のＩＣはんだ面の微細な接点区域（所謂パッド）でも接触することができる。しかし、このようなハードワイヤード試験アダプタは特定の製品にあわせて製造しなければならず、そのため高コストを招き、対応する製造時間を必要とする。所謂万能試験アダプタを用いることにより、上に述べた特殊アダプタと比較して、製造時間及び製造コストを減らすことができる。しかし、このような試験装置に対する投資費用は、この場合には、試験ピンに対する接点面のラスタ間隔が例えば２．５４ｍｍ（１００ミル＝０．１インチ）、１．７８ｍｍ（７０ミル）または僅か１．２７ｍｍ（５０ミル）であるマトリックス配置で、従って、ハードワイヤード試験アダプタのように、単に必要な試験位置の数に対応しているのではない試験電子回路を利用することができなければならないので、ハードワイヤード試験アダプタの場合より大きくなる。これと対照的に、所謂フライング試験フィンガを持つ試験装置では、試験アダプタを必要としない。しかし、この試験装置では、全ての試験位置を達成するためにそれに対応して最適化したソフトウェア・プログラムが必要であり、対応する電気信号を評価しなければならない。この試験装置の利点と看られるのは、試験アダプタの費用が省けることと、理論的には試験点の間隔を極めて小さくすることができることである。その反面、この装置は試験速度が一層低くなる恐れがあるのが不利であり、そのため、対応するずっと多数の試験点を持つ大型の回路板及び大量の回路板には時間と費用の理由で、用いることができない。例えば、ＣＯＢ（チップ・オン・ボード）のような技術、並びにフリップ・チップ及びＭＣＭ（多重チップ・モジュール）技術の利用を通じて、電気部品の集積化が更に増しているため、回路板上の構造は更に微細になり、試験ピンと接触させようとする試験面の密度が更に高くなる。このような回路板は、前述のように、所謂フライング試験フィンガ試験装置を用いて試験することができるが、大量生産品を経済的に、そして許容し得る試験時間で試験することができない。これと対照的に、ハードワイヤード・アダプタ装置及び万能アダプタ装置では、１００μｍ（４ミル）のはんだまたはボンディング区域、従って２００μｍ（８ミル）のラスタ寸法を持つＩＣ形状の測定は、事実上不可能である。こういう装置では、典型的には０．２５ｍｍまでの直径または僅か０．１２ｍｍの直径さえも持つ試験チップを用いなければならないが、それらが、毎時数百回の測定サイクルで、例えば０．２０ｍｍのラスタ間隔で、０．１０ｍｍまでの幅を持つ表面接点と確実に合わさるようにしなければならない。成功率を高めるため、光電子的調節の助け並びに所謂マイクロ調節装置が知られており、これは、回路板の不良数が大きいと判断した時、試験位置をごく僅かにそらし、別の試験手順を開始する。この手順は、不良がなくなったと判断されるまで、または予め設定した回数の測定サイクルが行われるまで、何回か繰り返され、この場合、回路板は不良として排除される。この装置の欠点は、測定期間が一層長くなることとともに、とりわけ、回路板または接点面の上に非常に多数の試験チップの刻印ができることである。こういう試験チップの刻印は、なおさら頻繁に出現する回路板形式、所謂ＣＯＢ（チップ・オン・ボード）集成体に対しては、もはや受容れられない。これは、チップの所謂ボンディングの時、この刻印が不良率の増加を招くからである。普通、ボンディング・ワイヤが接触するためのこのような接点面は金めっきされている。しかし、試験チップの刻印が受け入れられないという問題は、化学−錫面にも、そして一連の更に新しい超微細回路板構造技術にもあてはまる。そのため、新しい試験方法では、試験チップの刻印を避けるために、例えば圧力をかけると導電性になる異方性の薄いゴム・マットを用いる。こういう方法は、例えば、日本国東京の日本合成ゴム（ＪＳＲ）株式会社によって開発されたものである。しかし、この方法では、試験しようとする回路板の方を向いた側に、全体的に鏡像のように配置された盛り上がった接点面を持つ所謂翻訳回路板が必要になる。その間に僅か０．１ｍｍの厚さ、例えば０．２ｍｍの厚さを持つ薄いゴム・マットを導入し、これが接点面の領域の選択的な圧力により導電性になり、近隣の中間の場所では絶縁性のままでいる。所謂翻訳回路板の裏側には、試験電圧を印加するための対応する試験ピンを適用することができ、或いは例えば２．５４ｍｍ（１００ミル）、１．７８ｍｍ（７０ミル）、１．２７ｍｍ（５０ミル）などのラスタ寸法を持ち、別のエラストマーの導電マットによって接続された試験面をマトリックス型に配置することもできる。こういう感圧導電マットは対応する導電マトリックス構造とともに用いるのが普通であり、例えば１．０ｍｍ（７０ミル−ラスタ）または１．６ｍｍ（１００ミル−ラスタ）の一層大きな厚さを持っている。このため、それらは、試験しようとする回路板並びに翻訳回路板上の小さな凹凸を補償するばね要素として同時に作用すると共に、圧力を均一に印加しようとするものである。上に述べた異方性の導電ゴム・マット技術を採用するとともに、典型的には０．２５ｍｍ（１０ミル）乃至０．２０ｍｍ（８ミル）のラスタ寸法、並びに更に小さいラスタ寸法をも持つ超微細回路板構造、すなわち、１００μｍ（４ミル）未満の接点面及び対応する１００μ（４ミル）未満の小さな間隔を持つ超微細回路板構造上の試験チップの刻印を避けるために、試験装置に無接触センサが次第に用いられるようになっている。これによると、損傷がないことという要求並びに超微細構造の機能検査に関する要求も満たすことができる。しかし、このようなセンサは一般的に容量形を基本として作用し、試験チップを介して対応する一層大きな接点面に印加された電圧パルスの過渡状態を測定し、無接触センサの領域にある対応する微細接点面の一つに対して電気的に接続する場合、信号を受け取るか或いは受け取らないかである。これによって、ある形で、対応するソフトウエア・プログラムを用いることにより、回路板上の短絡及び遮断を検出することができる。しかし、この試験手順では、電流が流れず、過渡状態だけが検出される。このような過渡状態センサは、小さな電気静電容量に応答するきわめて特定の試験装置及び試験電子回路を必要とする。このようなセンサを使うことは、ハードワイヤード試験アダプタ装置では、そしてまたフライング試験フィンガ装置でも、接点面を損傷せずに超微細回路板構造の電気試験を実施する一つの可能性である。万能アダプタ装置に使うことは、測定しようとするのが非常に小さい静電容量の値であるという理由で成功する見込みがないと思われる。上に述べた従来技術から、この発明の目的は、従来技術について上に述べた欠点を取り除き、試験しようとする接点面及び導体通路に損傷を与えずに超微細回路板構造の電気試験をするのに適するようにした回路板試験装置を構成することである。この目的が、請求の範囲第１項の特徴によって達成される。この発明による接触素子は、原則的にダイオード効果を持つ試験センサを形成する。接触素子の構成は、阻止モードにある時、それが試験ピンまたは複数の試験ピンとカバーされる導体通路または接点面との間の電流の流れを妨げるとともに、カバーされる接点通路または接点面自体の間の電流の流れを妨げるように選ばれている。これと対照的に、通過モードでは、接触素子は、カバーされる導体通路または接点面が対応する電位にある時、試験ピンまたは複数の試験ピンとカバーされる導体通路または導体面との間に試験電流が流れることができることを確実にする。この接触素子を用いて回路板を試験する時、接触素子によってカバーされる各々の導体通路または導体面が、別の試験ピンがのっかっていることがある、回路板上のカバーされていない導体通路または接点面と接続された状態にあることを利用する。こうすると、相互に接近している複数個の導体通路または接点面は、１個の試験ピンを持つ接触素子を介して検出することができる。相互に接近して隣り合っているこれらの導体通路または接点面を夫々別個の試験ピンを用いて検出しようとすると、対応するアダプタが極めて複雑になるとともに、必然的に試験ピンは細いものになるから、誤った機能を起こす可能性があるだけでなく、試験モジュールの部品の集中（単位容積当たりの数）を極めて高くしなければならなくなり、不経済なほど高価になる。この発明の特別の利点は、僅かな費用及び作業をかけるだけで、接触素子を現存の試験装置に一体化することができることであり、これによってハードワイヤード特殊アダプタ、万能アダプタ及びフライング試験フィンガ装置にも接触素子を使うことが可能になる。引用形式の請求の範囲第３項の特徴として、接触素子は金属−半導体接合を持つ所謂ショットキー・ダイオードの形であり、これは早いスイッチング時間とともに明瞭な阻止及び通過機能を確実にする。接触素子の半導体被覆は、バイアス電圧によって高インピーダンス状態に置かれ、これは、導体通路または接点面の１つに試験電圧を印加することにより、単に選択的に導電状態に変えられ、このため、電流の流れがもたらされ、これを試験装置の評価回路で評価することができる。この発明の一層の開発として、回路板の方を向いた素子の側には、全面に亙って半導体被覆を設けず、半導体材料の表面素子をマトリックス形またはストリップ形で持っており、これらの半導体表面素子の間にある領域は絶縁性である。この手段により、一方では、試験ピンの方を向いた側で接点素子が共通に電気接続される利点を活用し、他方では、超微細回路板構造の個別の隣り合う導体通路または接点面の間の改良された阻止が達成される。回路板の方を向いた接触素子の側に圧力導電補償素子を適用することが有利である。この素子は、弾性で、圧力が印加された状態では選択的に導電性になり、圧力を印加しないと絶縁性である。こういう手段により、試験しようとする回路板構造の凹凸を補償することができ、接触素子の下にある全ての接点面に確実に接触することができる。この発明のその他の形式及び開発がこの他の請求の範囲の主題である。この発明の好ましい実施例を添付図面を参照しこれから更に詳しく説明する。図面は次の通りである。第１図は、少なくとも部分的に超微細である回路板構造を持つ従来の回路板の一部分の略図。第２図は、この発明による装置の構成及び作用の仕方を説明するための略図。第３図は、この発明による装置の構成及び作用の仕方を説明するための略図。第４図は、特殊及び万能試験アダプタにこの発明による装置を用いる場合の可能性を説明するための略図。第５図は、第４図の一部分の拡大図。第６図は、この発明による装置をフライング試験フィンガ装置に用いる場合の可能性を説明するための略図。第７図は、案内素子を持つこの発明による接触素子の実施例の簡略斜視図。第８図は、この発明による接触素子の別の実施例を縦軸線に沿って切った断面図。第９図は、第８図の接触素子を第８図の線ＩＸ−ＩＸで切った断面図。第１０図は、この発明による接触素子の別の実施例を第９図と同様に示す断面図。第１１図は、この発明による接触素子の別の実施例を第９図と同様に示す断面図。第１２図は、この発明による装置によって試験することができる超微細回路板構造の略図。第１図乃至第３図を参照して、この発明による回路板試験装置の基本原理を最初に詳しく説明する。その後、この発明の好ましい種々の形式並びにそれを用いる可能性を例示する。第１図は従来実施されている回路板１の一部分の略図であって、この回路板は、普通の回路板構造の、複数個の導体通路２−６及び複数個の接点面Ａ、Ｂ、Ｃ、…Ｗ、Ｘ、Ｙ、Ｚ並びに例えばＩＣ部品などに必要とされるような超微細回路板構造の複数個の接点面ａ、ｂ、ｃ、…を有する。超微細構造の接点面ａ、ｂ、ｃ、…は、導体通路２−４を介して、回路板上の他の接点面Ａ、Ｂ、Ｃ…と接続されるのが普通である。この発明による接触素子を用いることができる破線で示した領域には、参照符号７が付けられており、この領域は、超微細回路板構造の内、ＩＣ部品のために設けられる全ての接点面ａ、ｂ、ｃ、…をカバーしている。第２図及び第３図には、装置の構成が略図で示されており、第１図の導体通路及び接点面を持つ回路板１が断面図で示されている。回路板試験装置は、上に述べた従来の試験装置と同じく、導体通路２−６またはこれらの導体通路と接続された接点面ａ、ｂ、ｃ…またはＡ、Ｂ、Ｃ、…、Ｗ、Ｘ、Ｙ、Ｚに接触するための複数個の試験ピン１０−１５を持っている。試験ピン１０乃至１５が通路接続部２１−２４によって、マトリックス回路２７を介して試験電圧源１６に接続され、この試験電圧源が試験パルスを発生する。試験電圧源は同時にバイアス・パルスを発生するバイアス源として作用する。試験及びバイアス源１６が負のバイアス・パルスが出る出力２０、正の試験パルスが出る出力１９及びアース出力１８を持っている。マトリックス回路２７が、各々の試験ピン１０−１５の接続線２１−２４を、マトリックス式にスイッチング素子１７を介して、選択的に試験及びバイアス源１６の各々の出力１８−２０と接続する。マトリックス回路２７のスイッチング素子１７の制御は、マトリックス制御回路２５によって行われる。マトリックス回路２７と試験及びバイアス源１６のアース出力１８の間に、公知の電流測定装置の形をした評価回路２６が接続されている。例えばＩＣ部品の超微細回路板構造の接点面ａ、ｂ、ｃ、…と、それに向かい合った試験ピン１０との間に、接触素子７が配置される。１本の試験ピン１０の代わりに、複数個の試験ピン１０もまた接触素子７に接触させ、それに対応してマトリックス回路２７内に並列接続することができる。試験ピン１０（一つまたは複数）の方を向いた側では、接触素子７は、少なくとも１つの試験ピン１０と電気的な接触によって接続される導電材料の基板８で構成される。基板８が、金属層または箔、特に真鍮、ニロスタ（ステンレス鋼）、タングステン、または金めっき面を持つ金属箔であることが好ましい。基板は導電性が良好なもので、絶縁性を持つ表面酸化を持たないものにすべきである。回路板１の方を向いた側では基板８に半導体被覆９を設ける。被覆９は、超微細回路板構造の複数個の接点面ａ、ｂ、ｃ、…を覆い、従ってそれらに同時に接触することができるような寸法である。この被覆９または接触素子７の作用は、以下第２図及び第３図について説明するところから明らかになる。導体通路５及び６または接点面Ｗ、Ｘ、Ｙ、Ｚの試験（回路板上の導体通路または接点面の密度の点では、普通の回路板構造である）は、ここでは詳しく説明しない。簡単に言うと、ここでは、回路板電気試験装置はこの点でなんの違いもないので、回路板の電気試験装置に関しては、従来技術の対応する刊行物を参照されたい。最初に、第２図について、例として、導体通路２が遮断されているかどうかの試験を説明する。導体通路２は、特に第１図からよくわかるように、ＩＣ部品の接点面ａを回路板１上にあるＩＣ部品の対応する接続点の接点面Ａに接続する。導体通路２を試験するため、マトリックス制御回路２５がマトリックス回路２７のスイッチング素子１７を制御して、試験ピン１０がその接続線２４を介してアース出力１８と接続されるとともに、試験ピン１１がその接続線２３を介して負の電圧パルスに対する出力２０と接続されるようにする。対応する他のカバーされている接点面ｂ、ｃ、…と接続されている接点面Ｂ、Ｃ、…に接触する他の全ての試験ピン１２−１３は、その接続線２１−２２を介して、試験及びバイアス源１６の正の電圧パルスに対する出力１９に接続されるが、どのカバーされる接点面ａ、ｂ、ｃにも接続されていない接点面Ｗ、Ｘ、…と接触する試験ピン１４−１５は一般的に試験及びバイアス源１６と接続されない。このため、接触素子８の導電基板８にアースが印加され、それに対して負の電位が、接点面ａの領域で接触素子７のｎ型にドープされた半導体層９に印加され、それに対して正の電位が他のカバーされる接点面ｂ、ｃ、…の領域に印加される。こういう手段により、原理的にはショットキー・ダイオードのように構成された接触素子７は、所謂多数担体拡散により、カバーされる接点面ａの上にある領域で導電し、接触素子７には、導体通路２が不良でなければ、接点面Ａにおける試験ピン１１と試験ピン１０との間の電位差により、二つの試験ピン１０及び１１の間に電流パルスが流れる。この電流パルスを電流測定装置２６によって検出し、評価することができる。これと対照的に、他のカバーされる接点面ｂ、ｃ、…の上の領域では、接触素子７が阻止モードにあり、そのため、ここでは、接点面Ｂ、Ｃにある試験ピン１２−１３と接触素子７にある試験ピン１０との間に電流が流れることができない。次に第３図を参照して、例として、導体通路２または接点面ａと、回路板１上にある他の導体通路３−６のうちの一つまたは他の接点面ｂ、ｃ、…、Ｂ、Ｃ、 …、Ｗ、Ｘ、Ｙ、Ｚのうちの一つとの間の絶縁の試験を説明する。この試験により、最初は不良の回路板１だけを確認して排除する。この時点では、回路板１上の不良または不良位置を更に正確に特定することは必要ではないか望まれておらず、それは後で行うことができる。導体通路２の絶縁を試験するため、マトリックス制御回路２５は、試験ピン１０が接続線２４を介して負の阻止パルスに対する負の出力２０と接続されるように、試験ピン１１が接続線２３を介して正のパルスに対する出力１９に接続されるように、また、対応する他のカバーされる接点面ｂ、ｃ、…に接続される接点面Ｂ、Ｃ、…と接触する他の全ての試験ピン１２乃至１３が、それらの接続線２１ −２２を介して試験及びバイアス源１６のアース出力１８と接続されるように、マトリックス回路２７のスイッチング素子１７を制御する。こうして、接触素子８の導電基板８には負のパルス電位が印加され、接触素子７のｎ形にドープされた半導体被覆８には、それに対して更に正の電位が印加される。すなわち、正のパルス電位が接点面ａに印加され、アースが他の接点面ｂ、ｃ、…に印加される。これによって、接触素子７がショットキー・ダイオードの原理に従って阻止作用をし、半導体被覆９が、超微細回路板構造のａ、ｂ、ｃ、…を互いに隔離する。導体通路２またはそれと接続されている接点面ａ、Ａが他の何れかの導体通路３−６または他の何れかの導体面ｂ、ｃ、…、Ｂ、Ｃ、…、Ｗ、Ｘ、Ｙ、Ｚと接触していれば、接点面Ａにある接触ピン１１と対応する接触面Ｂ、Ｃ、…、Ｗ、Ｘ、Ｙ、Ｚにある接触ピン１２−１５との間の電位差により、その間にパルス電流が流れ、それが電流測定装置２６によって検出され、評価することができる。上に述べたように、接触素子は通過モード及び阻止モードを持つダイオード機能を表しており、これを超微細回路板構造の試験のために利用することができる。接触素子７の実質的な利点は、一方では、それが共通の電気接点８を持ち、他方では、回路板１の方を向いた側９では、接点面ａ、ｂ、ｃ、…でダイオード機能を表すことにある。これによって、種々の接点面と試験ピンとの間のダイオード効果が利用されるとともに、個別の接点面自体の間のダイオード効果も利用され、そのため、複数個の隣り合う接点面に接触するにもかかわらず、これらは短絡されない。接触素子の半導体被覆は、パルス・バイアス電圧により、高インピーダンス状態に置くことができ、これは、接点面のうちの一つに試験電圧が印加された時、選択的にのみ導電状態に変えられ、そのため、電流の流れがもたらされ、それを試験装置の任意の評価回路で評価することができる。第２図及び第３図では、接触素子７は例として、金属−半導体接合を持つ所謂ショットキー・ダイオードの形をしており、このため、半導体層９がｎ形にドープされている。このようなショットキー接合は、早いスイッチング時間とともに明瞭な阻止及び通過機能を確実にするので、特に有利である。しかし、阻止及び通過機能を更に強めたさらに複雑な層の形が、Ｃ、Ｓｉ、Ｇｅ、Ｓｎのような種々の元素半導体材料に基づいてまたは何れの場合も４つの価電子を持つ周期律表のIV族元素に全般的に基づいて考えられる。更に、ＧａＡｓ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＴｅ、ＨｇＳｅ、ＡｌＡｓ、ＡｌＳｂ、ＧａＰ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、Ｂｌ₂Ｔｅ₃、ＰｂＴｅ、ＰｂＳなどのような化合物半導体に基づく層の形も可能である。試験電圧源１６からは、５乃至２０ボルトの、第２図及び第３図に示す極性の試験パルスの形をした測定電圧及び電流が発生し、これによって典型的な電流の流れは１乃至１０ｍＡになる。マトリックス制御回路２５がスイッチング・マトリックス２７を切り換えるスイッチング周波数は、ｋＨｚ領域にあり、典型的には約１０ｋＨｚである。試験及びバイアス源１６が、出力２０に負の阻止パルス、そして出力１９に正の試験パルスを出すことが絶対的に必要であるわけではない。少なくとも理論的には、出力２０に負の直流電圧が出るとともに、出力１９に正の直流電圧が出る時も、装置は作用する。電圧パルスを使うと、回路マトリックス２７にある半導体素子で形成されたスイッチ１７のスイッチングを、試験電流が流れないスイッチング段階で行うことができるという利点がある。こうすると、スイッチ１７に負荷がかからないだけでなく、試験が更に正確になる。好ましい例として、万能及び専用回路板試験装置で実際に利用し得る公知の試験及びバイアス源を試験及びバイアス源１６として使っている。この場合、利用し得る電位、信号（＋）、開放（浮動）及びアース（−）を使うことができ、スイッチング・マトリックス２７をそれらとともに使うことができる。接触素子７の幅は例えば１．０乃至２．０ｍｍであり、厚さは例えば０．１乃至１．０ｍｍである。接触素子７の縁の長さは、超微細回路板構造の寸法に応じて、すなわち、例えばＩＣ部品の長さに従って、自由に選ぶことができる。上に述べたように、この発明による接触素子７は、費用及び作業の点で著しい負担をかけずに、全ての現在の試験装置に使うことができる。第４図は、多重板または万能試験アダプタに用いた場合を略図で示しており、この場合は２つの案内板３３及び３４だけが回路板１に接近して設けられていることが示されている。このような多重板試験アダプタの構成と作用の仕方は、例えばこの出願と同じ出願人の特許ＤＥ−Ｃ２−３４４４７０８に詳しく記載されており、そのため、説明を簡単にするためにこの文書を引用する。多重板アダプタのうち、回路板１に最も接近している案内板３３は、回路板１の方を向いた側に凹部４３を持ち、その中に接触素子７を配置することができる。この凹部４３は、接触素子を確実に試験アダプタに接続するとともに、それを正確に位置決めすることができるようにするために有利である。第４図に示すように、接触素子７に接続された試験ピン（一つまたは複数）１０は、それに対応して、試験アダプタの他の試験ピン１１乃至１５よりも一層短く形成しなければならない。特殊アダプタをハードワイヤード試験ピン１０−１５とともに用いる場合、その構成は第４図に示すものと同様である。その違いは、特殊アダプタは、一つの案内板３３だけで構成されているということができ、これが接触素子７に対する対応する凹部４３を備えていることである。回路板１の方を向いた接触素子７の半導体被覆９には、圧力導電補償素子２８が適用されており、その基本的な形は接触素子の形と対応する。この補償素子２８は弾性で選択的に導電性になる媒質であり、これが接触素子７と回路板１との間に配置されて、試験しようとする回路板構造の凹凸を補償するとともに、全ての接点面ａ、ｂ、ｃ、…が接触素子７と確実に接触することを保証する。このような弾性媒質は、一方では接触素子７の半導体被覆９に対する良好な電気的な接触を持っていなければならないとともに、他方では、全ての接点区域ａ、ｂ、ｃ、…を短絡せずに、弾性機能を持っている。こういう条件を満たす種々の技術が知られており、条件の形、すなわち、試験しようとする回路板構造並びにその表面特性に従って使うことができる。特定の実施例では、例えば日本国東京の日本合成ゴム株式会社のＪＳＲ１０００及びＪＳＲ２０００のような所謂圧力導電性ゴム・マット（ＰＣＲ−圧力導電性ゴム）が使われる。これらは、導電性が良好な小さなボールで埋められており、また、局部的に圧力が加えられた時、すなわち、局部的に限られた圧縮が加えられた時、ｚ方向に正にこの領域で、すなわち、試験ピン１０に対して平行な方向に、導電性になり、また隣接する領域に対しては、電気絶縁を保ち、または対応する高いインピーダンスを保つ異方性導電ゴム・マットである。こういうマットは僅か０．１０ｍｍからの厚さで利用することが出来、接触素子の形状に適用することができ、それによって、それらは全般的に接着によって半導体被覆９にくっついたままになる。別の実施例では、ＬＣＤ及び回路板の接触または一般的に電子部品の接続に用いられるような所謂エラストマー接触素子２８を使うことができる。こうすると、非常に異なる構成で、典型的には、一般的に１ｍｍより大きい一層大きな構造的な寸法が得られる。このようなエラストマー・コネクタ２８を小さい導電性のワイヤまたはその他の導電構造で埋め、非常に細くし、そしてｚ方向すなわち試験ピン１０と平行な方向に向けて、小さいワイヤまたはその他の導電構造を互いに良く絶縁するとともに、その端面を介してのみ電気的な接触を作ることができる。この代わりに、導電層及び絶縁層を層状に構成してもよいし、或いはその外側にだけ、導電性で極めて薄い層構造を設け、それがｚ方向に局部的に限られた接続部だけを同様に作ることができる。このような箔は、例えば、フジ・ポリマー・インダストリーズ株式会社（ＦＵＪＩＰｏｌｙｍｅｒＩｎｄｕｓｔｒｉｅｓ）またはフジポリ（ＦＵＪＩＰ０ＬＹ）社から、ゼブラ（ＺＥＢＲＡ）またはマトリックス（ＭＡＴＲＩＸ）エラストマー・コネクタなどとして入手することができる。第５図は第４図の拡大部分を示しており、この図で圧力導電補償素子２８の作用の仕方を明瞭に認めることができる。超微細回路板構造の接点面ａ、ｂ、ｃ、 …の領域では、補償素子２８がｚ方向に圧縮され、こうしてこれらの領域ではｚ方向に導電性になる。接点面ａ、ｂ、ｃ、…の間にある領域では、補償素子２８はそれに対応して圧縮されず、従って電気絶縁性のままである。第６図には、この発明による接触素子７をフライング試験フィンガ装置に用いた場合を略図で示してある。簡単のため、補償素子２８を持たない一つの接触素子２７だけが示されており、評価回路及び制御回路は図面に示すことを省略してあるが、原理的には、第２図及び第３図について述べたのと対応している。フライング試験フィンガ装置が組込みばねを持つ３つの試験ピン３５−３７を持ち、これらはあらゆる方向に案内することができ、回路板１の上を自由に移動し得る。一つの試験ピン３５が接触素子７と固着され、このため、この接触素子は回路板１の上を移動することができ、同じように自由に移動可能である。自由に選択し得る試験位置に到達するためには、対応する最適化したソフトウェア・プログラムが必要である。導体通路２乃至６またはそれと接続された接点面ａ、ｂ、ｃ、…、Ａ、Ｂ、Ｃ、…、Ｗ．Ｘ、Ｙ、Ｚの遮断または絶縁についての回路板１の試験は、前に第２図及び第３図について述べたところと同様に行われるが、これは以上の説明から当業者には直ちに明らかであろう。第７図は、接触素子７の別の実施例の概略の構成を示す斜視図である。上に述べた接触素子７の使いやすさを高めるため、ここに示す接触素子７は、試験ピン１０の側に案内素子４４を備えている。案内素子４４は、電気絶縁材料で構成されていて、試験ピン１０の側、並びに少なくとも部分的には、接触素子７の少なくとも若干の側面を覆っている。案内素子４４が更に簡単な構成であることにより、ここに示す実施例では、接触素子７の２つの端面は案内素子４４によって覆われず、案内素子は実質的にはＵ字型に形成されている。案内素子４４は、接触素子７の機能に影響を与えない範囲で、接触素子７の側面の上を下向きに伸びるだけでよい。特に、場合によって設けられる補償素子２８の圧縮を考慮に入れなければならない。試験ピン１０側の案内素子４４の側では、少なくとも一つの凹部４５があり、これは試験ピン１０がそれを介して接触素子７に確実に接触することができるような寸法にする。接触素子７の別の実施例がその縦軸線に沿った断面で第８図に示されている。回路板１の方を向いた接触素子７の側は、その範囲全体に亙って半導体被覆を持っておらず、この実施例では半導体材料の表面素子４２を持ち、このため、半導体表面素子４２の間にある領域４１は絶縁性になるように形成されている。このため、中間領域４１は絶縁材料からなっていてもよいし、或いは半導体表面素子４２の間の凹部によって形成してもよい。半導体表面素子４２はストリップの形に形成することができ、その場合、少なくとも５つのこのようなストリップ４２を設け、その各々は接触素子７の０．１ｍｍの縁の長さを持つようにするか、或いはマトリックスの形に配置し、こうして接触素子７の０．１ｍｍ×０．１ｍｍの面上に少なくとも５つのこのような表面素子４２が設けられるようにしても良い。第９図乃至第１１図は、接触素子７の考えられる幾何学的な種々の形を示しており、夫々の場合、接触素子７は第８図の線IX−IXで切った断面で示されている。原理的には、接触素子７は任意の希望する形状に製造して、使用することができる。第９図に示す最も簡単な形では、約１乃至２ｍｍ幅のストリップが夫々必要な長さにされ、その後夫々の試験アダプタの中に配置される。試験しようとする回路板構造の形状に対応して、第１０図及び第１１図に示すように、Ｌ字型、Ｕ字型、２次曲面または矩形の形状並びにその組合せでも用いることが好ましい。第１１図に示した実施例の幾何学的な形、すなわち接触素子７の枠様の基本面は、４辺全部に電気接点を持つＩＣ部品の試験に特に適している。特定の形の選択は、とりわけ、接触素子のコスト及び保管に関する考慮によって、並びにその扱い易さ及び試験アダプタ内に配置するのが簡単であることによって決定される。第９図乃至第１１図には、試験しようとする超微細回路板構造の接点面ａ、ｂ、…が更に示されている。これらの図は、夫々の場合の半導体表面素子４２が、一つの接点面ａ、ｂ、…の上にあること、並びに接点面ａ、ｂ、…が、接触素子７の半導体表面素子４２の間の絶縁領域４１または凹部によって、互いに絶縁されていることを明らかにしている。この手段は、上に述べた全体的な半導体被覆９について言うと、接点面の相互絶縁を改善するが、それでも、共通の電気接点８の利点はそのままである。第１２図は、種々の実施例について上で述べた接触素子７を備えた回路板試験装置の機能的な能力を示している。この発明による装置は、約２：１のスケールで、第１２図に示すような超微細回路板構造を試験することができる。超微細回路板構造が約１インチ×１インチの面の上に、約１６×１６の接点面を含んでおり、すなわち、個別の接点面のラスタ寸法は１．５ｍｍ未満である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＡ，ＣＮ，ＪＰ，ＫＲ，ＳＧ，ＵＳ (72)発明者デーメルリディガードイツ連邦共和国デー―31515 ヴンスドルフリンクシュトラーセ 22アー【要約の続き】に接触するのに適するような寸法を持ち、この接触素子（７）は通過モードと阻止モードとの間で切り換えることができるようにし、こうして、通過モードでは、それが対応する試験ピンまたは複数の試験ピンと、接触した導体通路または接点面との間の電流の流れを許すとともに、阻止モードでは、この電流の流れを妨げる他に、接触した導体通路または接点面を互いに絶縁する。この発明による装置の特別の利点は、費用及び時間の持ち出しを殆どなくして、現存の試験装置に一体化することができることであり、これによってこの発明による回路板試験装置をハードワイヤード特殊アダプタ、万能アダプタ及びフライング試験フィンガ装置とも一緒に用いることが可能になる。

Claims

【特許請求の範囲】１．導体通路（２−６）またはこれらの導体通路に接続された接点面（ａ、ｂ、ｃ、…；Ａ、Ｂ、Ｃ、…；Ｘ、Ｙ、Ｚ）に接触する試験ピン（１０−１５；３５ −３７）を持ち、試験ピンと接続し得る試験電圧源（１６）を持ち、また、一方では試験電圧源に、そして他方では試験しようとする導体通路または複数の導体通路に接続された、試験ピンを通る電流の流れを不良試験結果として評価する評価回路（２６）を持っている、電気回路板（１）の導体通路（２−６）の遮断または絶縁を試験する装置において、試験ピン（１０；３５）と回路板（１）との間に導入することができる接触素子（７）を設け、該接触素子の試験ピンの方を向いた側は導電材料（８）であって、少なくとも１つの試験ピン（１０；３５）と電気接触による接続部を形成することができるようにし、回路板の方を向いた接触素子（７）の側は、該接触素子が少なくとも２つの導体通路（２−４）または接点面（ａ，ｂ、ｃ、…）と同時に接触するのに適するような寸法を持ち、接触素子（７）を通過モードと阻止モードとの間で切り換えることができ、これによって通過モードでは、それが対応する試験ピンまたは複数の試験ピンと、接触した導体通路または接触面との間で電流の流れが起こるようにし、また、阻止モードでは、この電流の流れを妨げるとともに、更に接触した導体通路または接触面を互いに絶縁することを特徴とする装置。２．試験ピン（１０；３５）の方を向いた接触素子（７）の側の材料（８）が金属であることを特徴とする請求の範囲第１項記載の装置。３．回路板の方を向いた接触素子（７）の側が半導体材料の被覆（９）を備えており、そして阻止モードでは、試験ピンの方を向いた接触素子（７）の側（８）と回路板の方を向いた接触素子の被覆（９）との間にバイアス電圧を印加するために電圧源（１６）が設けられ、このバイアス電圧が対応する試験ピンまたは複数の試験ピンと、接触した導体通路または接点面との間の電流の流れを妨げることを特徴とする請求の範囲第１項または第２項記載の装置。４．試験アダプタを用いるため、このアダプタの回路板（１）側に、接触素子（７）を完全にまたは部分的に受容れる凹部（４３）を設けたことを特徴とする請求の範囲第１項または第３項記載の装置。５．多重板試験アダプタを用いる場合、回路板（１）に最も近い試験アダプタの案内板（３３）に、接触素子（７）を部分的にまたは完全に受容れる凹部（４３）を設けたことを特徴とする請求の範囲第１項または第３項記載の装置。６．フライング試験フィンガ装置を用いる場合、少なくとも一つの試験ピン（３５）を接触素子（７）に永久的に接続したことを特徴とする請求の範囲第１項または第３項記載の装置。７．回路板の方を向いた接触素子（７）の側が半導体材料の表面素子（４２）を持ち、これによって表面素子（４２）がマトリックス形に配置され、被覆された表面素子（４２）の間にある領域（４１）が絶縁性に形成されることを特徴とする請求の範囲第１項乃至第６項記載の装置。８．回路板の方を向いた接触素子（７）の側が半導体材料（９）の表面素子（４２）のようなストリップを持ち、これによって被覆された表面素子（４２）の間にある領域（４１）が絶縁性に形成されることを特徴とする第１項乃至第７項記載の装置。９．回路板（１）の方を向いた接触素子（７）の側に圧力導電性補償素子（２８）を適用し、これは弾性であるとともに、圧力が印加された状態で選択的に導電性になるとともに、圧力を印加しないと絶縁性であることを特徴とする請求の範囲第１項乃至第８項記載の装置。１０．補償素子（２８）が導電し得る異方性ゴム・マットであって、導電性が良好な小さいボールで埋められていることを特徴とする請求の範囲第９項記載の装置。１１．補償素子（２８）がエラストマー・マットであり、このマットは、、互いに電気絶縁されていて、試験ピン（１０）に平行な方向を向いている、非常に細い導電性が良好な小さいワイヤまたは導電構造で埋められているものであることを特徴とする請求の範囲第９項記載の装置。１２．試験及びバイアス電圧源（１６）が測定電圧及び電流を放出することを特徴とする請求の範囲第１項乃至第１１項記載の装置。１３．接触素子（７）の幾何学的な基本面がストリップ形、Ｌ字型、Ｕ字型または矩形であって、埋められた区域であるかまたは枠状であることを特徴とする請求の範囲第１項乃至第１２項記載の装置。１４．絶縁材料の案内素子（４４）を設け、これが試験ピンまたは複数の試験ピン（１０；３５）の方を向いた側で接触素子（７）を少なくとも部分的に保持することを特徴とする請求の範囲第１項乃至第１３項記載の装置。１５．案内素子（４）が試験ピンまたは複数の試験ピン（１０；３５）の方を向いた側に凹部（４５）を持ち、この凹部を介して試験ピンまたは複数の試験ピンが接触素子（７）に接触できることを特徴とする請求の範囲第１４項記載の装置。１６．試験ピンの方を向いた接触素子（７）の側の材料が、真鍮、ニロスタ（ステンレス鋼）、タングステン及び金めっきした金属の群からなることを特徴とする請求の範囲第２項乃至第１５項記載の装置。