JPH08288428A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH08288428A
JPH08288428A JP7095256A JP9525695A JPH08288428A JP H08288428 A JPH08288428 A JP H08288428A JP 7095256 A JP7095256 A JP 7095256A JP 9525695 A JP9525695 A JP 9525695A JP H08288428 A JPH08288428 A JP H08288428A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
lead frame
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7095256A
Other languages
English (en)
Other versions
JP2762954B2 (ja
Inventor
Isao Katayama
功 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7095256A priority Critical patent/JP2762954B2/ja
Publication of JPH08288428A publication Critical patent/JPH08288428A/ja
Application granted granted Critical
Publication of JP2762954B2 publication Critical patent/JP2762954B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】樹脂封止型半導体装置において、樹脂封止工程
における半導体素子のシフトの防止と、低熱抵抗化を実
現する。 【構成】樹脂封止型半導体装置のパッケージのリードフ
レーム１より下の部分をあらかじめ高熱伝導性樹脂２に
よりキャビティを有する成形体を成形し、このキャビテ
ィにダイパッド４を固着して半導体素子３を搭載後、熱
硬化性樹脂６により樹脂封止することにより、樹脂封止
工程における半導体素子３のシフトを防止し、パッケー
ジ下部の高熱伝導性樹脂２により樹脂封止型半導体装置
の低熱抵抗化を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置はまず、図
４ａに示す様に、リードフレーム１のダイパッド４に半
導体素子３をマウントし金等でできたワイヤ５により半
導体素子３とリードフレーム１のリードとを結線する。
次に、図４（ｂ）に示す様に、封入工程において封止金
型７の内部に半導体素子３をマウントしたリードフレー
ム１を保持し、封止樹脂６を注入して図４（ｃ）に示す
様に、樹脂封止型半導体装置を製造している。
【０００３】しかし、近年の樹脂封止型半導体装置は、
半導体素子３の高集積化により多ピン化するとともに実
装密度向上の為に薄型化する傾向にあり樹脂封止が難し
くなっている。更に、半導体素子３の高集積化により半
導体素子３の発熱量が大きくなり半導体素子３がそれ自
体の発熱により使用中に電気的に不良となる。この対策
として、図５に示す様なダイパッド４を大きくし、リー
ドフレーム１のリードと貼り付けることにより樹脂封止
型半導体装置の低熱抵抗化を行っている。
【０００４】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置の製造方法においては、ダイパッドがパッケ
ージの上方又は下方へ動き、半導体素子の露出やダイパ
ッドの露出を引き起こし、最悪の場合、ワイヤの断線を
引き起こし、電気的に不良となっている。これは、近年
の樹脂封止型半導体の薄型化により、その発生が著しく
なっているという問題点がある。
【０００５】また、半導体素子の高集積化により、半導
体素子の発熱量が大きくなる傾向にあり昇温による半導
体素子の故障の原因となっている。そのため、ダイパッ
ドの拡大等により半導体装置の低熱抵抗化を行っている
が、まだ不充分であり、更に低熱抵抗化する必要性があ
るという問題点がある。
【０００６】本発明の目的は、薄型で、ワイヤの断線が
なく低熱抵抗化が実現できる樹脂封止型半導体装置を提
供することにある。
【０００７】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、キャビティが成形された高熱伝導性樹脂と、
前記キャビティ内に固着されたリードフレームのダイパ
ッド沈めによって形成されたアイランドまたは前記高熱
伝導性樹脂の前記キャビティの位置に両面が露出するよ
うに埋設された金属ブロックと、この金属ブロックまた
は前記アイランド上に接着された半導体素子と、前記キ
ャビティが成形された高熱伝導性樹脂の上部に貼付けさ
れたリードフレームと、このリードフレームと前記半導
体素子を接続するボンディングワイヤと、前記キャビテ
ィが成形された高熱伝導性樹脂の上部で前記半導体素子
と前記ボンディングワイヤと前記リードフレームを封止
する熱硬化性樹脂とを有することを特徴とする。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００９】図１（ａ）〜（ｃ）は、本発明の第１の実
施例の製造方法を説明する工程順に示した断面図であ
る。本発明の第１の実施例の樹脂封止型半導体装置の製
造に当っては、まず、図１（ａ）に示す様に、パッケー
ジのリードフレーム１のダイパッド沈めによって形成さ
れたダイパッド４を固着するキャビティを有する下の部
分をあらかじめ高熱伝導性樹脂２により成形する。この
高熱伝導性樹脂２としては、汎用のエポキシ樹脂に結晶
性シリカを高充填化した樹脂等を用いることができる。
次に、図１（ｂ）に示す様に、あらかじめ成形した高熱
伝導性樹脂２にリードフレーム１を貼りつけリードフレ
ーム１のダイパッド４に半導体素子３を接着し、金等の
ワイヤ５により半導体素子３とリードフレーム１のリー
ドとを結線する。高熱伝導性樹脂２の成形体とリードフ
レーム１の貼り付けには、ポリイミド等の接着テープを
用いることができる。また、あらかじめ高熱伝導性樹脂
２を成形する際にリードフレーム１を埋め込んでおいて
もよい。次に、図１（ｃ）に示す様に、熱硬化性樹脂６
によりパッケージの上部を封止する。このとき、ダイパ
ッド４は高熱伝導性樹脂２に固定されているため、ダイ
パッド４の移動を防止するとともにパッケージ下部の高
熱伝導性樹脂２により樹脂封止型半導体装置の低熱抵抗
化を実現することができる。
【００１０】図２は本発明の第２の実施例の断面図、図
３（ａ），（ｂ）は図２の第２の実施例に用いるパッケ
ージ下部の断面図及び平面図である。本発明の第２の実
施例の樹脂封止型半導体装置は、まず、図４（ａ），
（ｂ）に示すような半導体素子３を搭載する部分に金属
ブロック８をパッケージの下部にあらかじめ埋め込んだ
成形体の高熱伝導性樹脂２を成形しておく。この金属ブ
ロック８は銅等の熱伝導率の高い金属を用いるとよい。
次に、この金属ブロック８に半導体素子３を接着しワイ
ヤ５により半導体素子５とリードフレーム１のリードと
を結線する。次に、このパッケージの成形体の上部を通
常の熱硬化性樹脂６で封止する。この樹脂封止型半導体
装置は、金属ブロック８がパッケージの外部に露出して
いるため樹脂封止型半導体装置の熱抵抗を大幅に低下す
ることができる。
【００１１】表１に本発明の実施例の効果を樹脂封止型
半導体装置の熱抵抗値と封入後の半導体素子のシフト量
を従来例と比較して示す。表１に示す様に、従来例と比
較して第１の実施例，第２の実施例が熱抵抗値，シフト
量ともに優れているとが認められる。
【００１２】
【表１】
【００１３】
【発明の効果】以上説明したように本発明は、樹脂封止
型半導体装置のパッケージのリードフレームより下の部
分をあからじめ高熱伝導性樹脂により成形しこの高熱伝
導性樹脂に固定された高熱伝導性の金属に半導体素子を
搭載し、搭載後半導体素子の上部を熱硬化性樹脂により
封止することにより、半導体素子の封入後のシフトによ
るワイヤの断線不良を防止し、更に、樹脂封止型半導体
装置の熱抵抗を低下させ昇温による故障を防止できると
いう効果を有している。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の第１の実施例の製造
方法を説明する工程順に示した断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】（ａ），（ｂ）は図２の第２の実施例に用いる
パッケージ下部の断面図及び平面である。
【図４】（ａ）〜（ｃ）は従来の樹脂封止型半導体装置
の一例の製造方法を説明する工程順に示した断面図であ
る。
【図５】従来の樹脂封止型半導体装置の他の例の断面図
である。
【符号の説明】
１ リードフレーム ２ 高熱伝導性樹脂 ３ 半導体素子 ４ ダイパッド ５ ワイヤ ６ 熱硬化性樹脂 ７ 封止金型 ８ 金属ブロック ９ 接着テープ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/31 // Ｂ２９Ｌ 31:34

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 キャビティが成形された高熱伝導性樹脂
    と、前記キャビティ内に固着されたダイパッドと、この
    ダイパッド上に接着された半導体素子と、前記キャビテ
    ィが成形された高熱伝導性樹脂の上部に貼付されたリー
    ドフレームと、このリードフレームと前記半導体素子を
    接続するボンディングワイヤと、前記キャビティが成形
    された高熱伝導性樹脂の上部で前記半導体素子と前記ボ
    ンディングワイヤと前記リードフレームを封止する熱硬
    化樹脂とを有することを特徴とする樹脂封止型半導体装
    置。
  2. 【請求項２】 前記ダイパッドがリードフレームのダイ
    パッド沈めによって形成されたアイランドであることを
    特徴とする請求項１記載の樹脂封止型半導体装置。
  3. 【請求項３】 前記ダイパッドが高熱伝導性樹脂のキャ
    ビティの位置に両面が露出するように埋設された金属ブ
    ロックであることを特徴とする請求項１記載の樹脂封止
    型半導体装置。
JP7095256A 1995-04-20 1995-04-20 樹脂封止型半導体装置の製造方法 Expired - Lifetime JP2762954B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7095256A JP2762954B2 (ja) 1995-04-20 1995-04-20 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7095256A JP2762954B2 (ja) 1995-04-20 1995-04-20 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08288428A true JPH08288428A (ja) 1996-11-01
JP2762954B2 JP2762954B2 (ja) 1998-06-11

Family

ID=14132689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7095256A Expired - Lifetime JP2762954B2 (ja) 1995-04-20 1995-04-20 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2762954B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183279A (ja) * 1998-10-05 2000-06-30 Fuji Electric Co Ltd 半導体素子のパッケージおよびその製造方法
KR100356787B1 (ko) * 1998-06-03 2003-01-24 주식회사 하이닉스반도체 반도체패키지제조방법
JP2009194275A (ja) * 2008-02-18 2009-08-27 Sumitomo Electric Ind Ltd 実装用組立構造および樹脂封止型半導体装置
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置
US11699647B2 (en) 2021-04-15 2023-07-11 Infineon Technologies Ag Pre-molded lead frames for semiconductor packages

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455172A (en) * 1977-10-12 1979-05-02 Toshiba Corp Semiconductor device
JPS6420643A (en) * 1987-07-15 1989-01-24 Sumitomo Electric Industries High heat sink semiconductor device
JPH04348550A (ja) * 1991-05-25 1992-12-03 Sony Corp 樹脂封止型半導体装置
JPH06268114A (ja) * 1993-03-12 1994-09-22 Nippon Steel Corp 半導体装置
JPH06326236A (ja) * 1993-05-11 1994-11-25 Toshiba Corp 樹脂封止型半導体装置
JPH06334068A (ja) * 1993-05-24 1994-12-02 Toyota Autom Loom Works Ltd ヒートスプレッダを内蔵した半導体パッケージ
JPH06342860A (ja) * 1993-06-02 1994-12-13 Hitachi Cable Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455172A (en) * 1977-10-12 1979-05-02 Toshiba Corp Semiconductor device
JPS6420643A (en) * 1987-07-15 1989-01-24 Sumitomo Electric Industries High heat sink semiconductor device
JPH04348550A (ja) * 1991-05-25 1992-12-03 Sony Corp 樹脂封止型半導体装置
JPH06268114A (ja) * 1993-03-12 1994-09-22 Nippon Steel Corp 半導体装置
JPH06326236A (ja) * 1993-05-11 1994-11-25 Toshiba Corp 樹脂封止型半導体装置
JPH06334068A (ja) * 1993-05-24 1994-12-02 Toyota Autom Loom Works Ltd ヒートスプレッダを内蔵した半導体パッケージ
JPH06342860A (ja) * 1993-06-02 1994-12-13 Hitachi Cable Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356787B1 (ko) * 1998-06-03 2003-01-24 주식회사 하이닉스반도체 반도체패키지제조방법
JP2000183279A (ja) * 1998-10-05 2000-06-30 Fuji Electric Co Ltd 半導体素子のパッケージおよびその製造方法
JP2009194275A (ja) * 2008-02-18 2009-08-27 Sumitomo Electric Ind Ltd 実装用組立構造および樹脂封止型半導体装置
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置
US11699647B2 (en) 2021-04-15 2023-07-11 Infineon Technologies Ag Pre-molded lead frames for semiconductor packages

Also Published As

Publication number Publication date
JP2762954B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US20020058359A1 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6028356A (en) Plastic-packaged semiconductor integrated circuit
KR100428271B1 (ko) 집적회로패키지와그제조방법
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH08288428A (ja) 樹脂封止型半導体装置
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
JPS6077446A (ja) 封止半導体装置
JPH05291459A (ja) 半導体装置及びその製造方法
JP3424184B2 (ja) 樹脂封止型半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JPH0582672A (ja) 半導体装置及びその製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
JP2555931B2 (ja) 半導体装置の製造方法
JP2765507B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
CN217334014U (zh) 半导体器件
KR100481927B1 (ko) 반도체패키지및그제조방법
JPS61240664A (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
KR200169834Y1 (ko) 반도체 패키지
JPH088384A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980224