JPH0513383B2 - - Google Patents

Info

Publication number
JPH0513383B2
JPH0513383B2 JP60058951A JP5895185A JPH0513383B2 JP H0513383 B2 JPH0513383 B2 JP H0513383B2 JP 60058951 A JP60058951 A JP 60058951A JP 5895185 A JP5895185 A JP 5895185A JP H0513383 B2 JPH0513383 B2 JP H0513383B2
Authority
JP
Japan
Prior art keywords
package
terminals
chips
self
gto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60058951A
Other languages
English (en)
Other versions
JPS61218151A (ja
Inventor
Eiji Harada
Hitoshi Matsuzaki
Shigeo Tomita
Katsunori Senda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60058951A priority Critical patent/JPS61218151A/ja
Priority to DE19863609458 priority patent/DE3609458A1/de
Publication of JPS61218151A publication Critical patent/JPS61218151A/ja
Priority to US07/144,061 priority patent/US4884126A/en
Publication of JPH0513383B2 publication Critical patent/JPH0513383B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Power Conversion In General (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置に係り、特に、自己消弧機
能を有するゲートターンオフサイリスタ（以下
GTOと略記）、トランジスタ等の半導体素子（以
下チツプと略記）を１パツケージ内に少なくとも
２個搭載し並列接続するモジユールに関するもの
である。
〔発明の背景〕
パツケージ内にチツプを２個搭載し並列接続す
るもの（特開昭59−110146号公報）では、従来、
チツプの特性を合せたり、チツプの制御端子を短
絡したり、パツケージ内でチツプを対称的に配置
したりしていたが、高速動作を行わせると特にタ
ーンオン時に、チツプを流れる電流に大きな不平
衡を生じた。この不平衡で電流集中を起すチツプ
が破壊することがあり、従つて、破壊を起させな
いようにするため、定格電流を下げざるを得ず並
列接続することによつて却つて効率が下つた。
従来、チツプはパツケージ内で並列接続され、
並列接続する配線のインピーダンスは、リアクタ
ンス分が10-9H、抵抗分が10-6Ω程度で無視でき
るものであつた。
従つて、内部配線はパツケージ内でのチツプ搭
載、パツケージより露出している外部端子の配列
に合せて適当にチツプと外部端子間を接続するも
ので、配置については特に重視されていなかつ
た。
近年、動作の高速化が要求されるようになり、
数マイクロ秒程度でオン、オフすることが要求さ
れるようになると、本発明者等の実験により、今
まで考慮されていなかつた配線インピーダンスが
重要な問題であることが分つた。
一例として、オン電圧特性の差を0.2V以内と
したGTOの２個のチツプを並列接続をターンオ
フすると、各チツプに流れるターンオン電流の不
平衡率、即ち、各チツプに流れる電流の差に対す
る各チツプに流れる電流の和の比率は０〜38％で
あつた。因みに、定常オン状態での電流不平衡率
は０〜５％、ターンオフ時の電流不平衡率は０〜
３％である。
〔発明の目的〕
本発明の目的は、電流不平衡をほとんど生じ
ず、チツプ崩壊又は並列接続効率を低下させるこ
とのない自己消弧機能を有する少なくとも２個の
チツプを同一パツケージ内に搭載した半導体装置
を提供するにある。
〔発明の概要〕
本発明の特徴とするところは、複数個の自己消
弧型半導体素子に接続される複数個の端子のうち
それぞれ１個の端子を共通の端子取付領域に搭載
し、この端子取付領域に対し各半導体素子を対称
配置することにある。
本発明は、従来の電流不平衡が、内部配線のイ
ンピーダンスに差があることによつて、定常ある
いは過渡的にインピーダンス成分、即ち、リアク
タンスと抵抗の逆起電力の差となつて現われるこ
とに由来するものと考え、インピーダンス成分の
差を理論上零となるように内部配線を加工し、電
流不平衡を測定してみたところ、ターンオン時、
定常オン状態そしてターンオフ時の電流の差が各
各５％以内となることを確認して得られたもので
ある。
〔発明の実施例〕
以下、本発明を実施例に基づいて説明する。
第１図はGTOチツプとダイオードチツプを逆
並列接続したもの１対を順並列接続するように１
個のパツケージに収納した本発明になるGTOモ
ジユールを示している。各符号における添字ａ，
ｂは２個のGTOチツプの一方そして他方に個別
に関係するものであることを示す。また第１図ａ
は平面図、ｃはａのＡ−Ａ切断線に沿う断面図で
ある。
パツケージ１は金属製冷却フイン２、絶縁性の
側ケース３、蓋ケース４から構成され、各々の間
は接着剤で固着されている。冷却フイン２上に絶
縁体５ａ，５ｂを介してアノード電極板６ａ，６
ｂが固着されている。絶縁体５ａ，５ｂは絶縁物
の間に銅の中間板を挟んで積層接着したものであ
る。アノード電極板６ａ，６ｂ上にGTOチツプ
7a，7bとダイオードチツプ８ａ，８ｂが整流方
向を逆にして固着されている。即ち、GTOチツ
プ７ａ，７ｂはアノード側、ダイオードチツプ８
ａ，８ｂは、カソード側がアノード電極板６ａ，
６ｂに各々固着されている。アノード電極板６
ａ，６ｂ上に図示していない絶縁物を介してカソ
ード電極板９ａ，９ｂとゲート電極板１０ａ，１
０ｂが固着されている。
GTOチツプ７ａ，７ｂはカソード側エミツタ
層が短冊状に分割して並べられ、カソード側ベー
ス層に取囲まれて上主表面に露出している。各々
にはカソード電極膜、ベース電極膜が蒸着され、
その余の部分は表面安定化用の絶縁膜で覆われて
いる。このカソード電極膜とベース電極膜の櫛歯
状の繊維パターンのカソード電極体１１ａ，１１
ｂ、ゲート電極体１２ａ，１２ｂがカソード電極
板９ａ，９ｂ、ゲート電極板１０ａ，１０ｂの間
を接続するように設けられている。このカソード
電極体１１ａ，１１ｂ、ゲート電極体１２ａ，１
２ｂについては、特開昭57−78173号公報に詳細
に説明されている通りである。ダイオードチツプ
８ａ，８ｂのアノード側はカソード電極板９ａ，
９ｂと電極体１３ａ，１３ｂで接続されている。
蓋ケース４の外部のビス１４ａ，１４ｂにアノー
ド端子１５ａ，１５ｂが係合され、一部がアノー
ド電極板６ａまで伸びて固着されている。同様に
ビス１６ａ，１６ｂにカソード端子１７ａ，１７
ｂが係合し、一部はカソード電極板９ａ，９ｂに
固着されている。ビス１８にゲート端子１９ａ，
１９ｂが係合し、ゲート電極板１０ａ，１０ｂに
固着されている。
ビス２０にゲート用カソード端子２１ａ，２１
ｂが係合し、これは、パツケージ内でカソード端
子１７ａ，１７ｂと一体となつている。
パツケージ１の内部空間には、ほぼ絶縁体５
ａ，５ｂの位置まで、硬質レジン２２が注入硬化
されてから、その上に順次軟質レジン２３、硬質
レジン２４が注入硬化されている。尚第１図ａで
はレジンは省略されている。
アノード端子１５ａ，１５ｂ、カソード端子１
７ａ，１７ｂは図示していない外部ブス板を用い
それぞれビス１４ａと１４ｂ，１６ａと１６ｂ間
が接続され、その結果GTOチツプ７ａ，７ｂは
順並列接続される。
このGTOモジユールでは、GTOチツプ７ａ，
７ｂに関し、いいかえれば中心線の端子取付領域
５１に対して各端子、各端子からGTOチツプ７
ａ，７ｂまでの内部配線が両GTOチツプ７ａ，
７ｂの中間の中心線に対して対称に配置され、同
一寸法、同一材質の部材が用いられている。
従つて、線路上のインピーダンス成分は一致し
ている。アノード配線、カソード配線かビス１４
ａ，１４ｂ，１６ａ，１６ｂのいずれかの側に接
続されても、ビス１４ａ，１４ｂ間、１６ａ，１
６ｂ間の外部ブス板として、厚さ、幅が充分に大
きいものを用いることによつて外部ブス板のイン
ピーダンス成分はGTOチツプ７ａ，７ｂに対す
るインピーダンス成分の差となつて現われず、ほ
とんど電流不平衡は生じない。
対称としたもので実測したところ、数マイクロ
秒程度の高速動作を行わせた場合、電流不平衡率
はターンオン時、オン状態時、ターンオフ時のい
ずれも０〜５％の範囲内にあつて、GTOチツプ
７ａ，７ｂを破壊せず、また、並列接続効率を低
下させずに、両GTOチツプ７ａ，７ｂを動作さ
せることができた。
第２図ａ〜ｄは、共通端子取付領域５１に関
し、２〜４、６個のGTOチツプ５０を対称配置
する時のレイアウトの大要を示したものである。
ダイオード、内部配線等も、これに付属して対称
的に配置することによつて、電流不平衡をほぼ解
消することができる。
〔発明の効果〕
以上説明したように、本発明によれば、電流不
平衡をほとんど生じず、チツプ破壊、並列接続効
率を低下させることのない半導体装置を得ること
ができる。
【図面の簡単な説明】
第１図は本発明の一実施例になるGTOモジユ
ールを示しており、ａは平面図、ｂはａの蓋ケー
スを除去した断面図、ｃはａのＡ−Ａ切断線に沿
う断面図、第２図ａ〜ｄは本発明の他の実施例に
なるGTOチツプのレイアウトの大要を示す図で
ある。 １……パツケージ、２……冷却フイン、３……
側ケース、４……蓋ケース、５ａ，５ｂ……絶縁
体、６ａ，６ｂ……アノード電極板、７ａ，７ｂ
……GTOチツプ、８ａ，８ｂ……ダイオード、
９ａ，９ｂ……カソード電極板、１０ａ，１０ｂ
……ゲート電極板、１１ａ，１１ｂ……カソード
電極体、１２ａ，１２ｂ……ゲート電極体、１３
ａ，１３ｂ……電極体、１４ａ，１４ｂ，１６
ａ，１６ｂ，１８，２０……ビス、１５ａ，１５
ｂ……アノード端子、１７ａ，１７ｂ……カソー
ド端子、１９ａ，１９ｂ……ゲート端子、２１
ａ，２１ｂ……ゲート用カソード端子、２２〜２
４……レジン。

Claims (1)

  1. 【特許請求の範囲】 １ 下記構成を具備することを特徴とする半導体
    装置。 (a) 金属性冷却フインと、冷却フインの一方の主
    面上に設けられた側ケース、側ケース上に設け
    られた蓋ケースとで形成されたパツケージ。 (b) パツケージ内の冷却フイン上に絶縁物を介し
    て搭載された複数個の自己消弧型半導体素子。 (c) 一端がパツケージ内にあつて複数個の自己消
    弧半導体素子に電気的に接続され、他端がパツ
    ケージ外に露出する複数個の端子を有する半導
    体装置において、各自己消弧型半導体素子に電
    気的に連なる複数個の端子のうち、それぞれ１
    個の端子がパツケージの共通の端子取付領域に
    搭載され、この端子取付領域に対し各自己消弧
    型半導体素子が対称配置されている。 ２ 特許請求の範囲第１項において、自己消弧型
    半導体素子は、GTOサイリスタ、トランジスタ
    から選ばれた素子であることを特徴とする半導体
    装置。 ３ 特許請求の範囲第１項において、全端子をパ
    ツケージの共通の端子取付領域に搭載したことを
    特徴とする半導体装置。
JP60058951A 1985-03-23 1985-03-23 半導体装置 Granted JPS61218151A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60058951A JPS61218151A (ja) 1985-03-23 1985-03-23 半導体装置
DE19863609458 DE3609458A1 (de) 1985-03-23 1986-03-20 Halbleitervorrichtung mit parallel geschalteten selbstabschalt-halbleiterbauelementen
US07/144,061 US4884126A (en) 1985-03-23 1988-01-15 Semiconductor device having parallel-connected, self turn-off type semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60058951A JPS61218151A (ja) 1985-03-23 1985-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JPS61218151A JPS61218151A (ja) 1986-09-27
JPH0513383B2 true JPH0513383B2 (ja) 1993-02-22

Family

ID=13099133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60058951A Granted JPS61218151A (ja) 1985-03-23 1985-03-23 半導体装置

Country Status (3)

Country Link
US (1) US4884126A (ja)
JP (1) JPS61218151A (ja)
DE (1) DE3609458A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393126A (ja) * 1986-10-08 1988-04-23 Fuji Electric Co Ltd 半導体装置
DE3643288A1 (de) * 1986-12-18 1988-06-30 Semikron Elektronik Gmbh Halbleiterbaueinheit
US5243217A (en) * 1990-11-03 1993-09-07 Fuji Electric Co., Ltd. Sealed semiconductor device with protruding portion
JPH065742A (ja) * 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP3225457B2 (ja) * 1995-02-28 2001-11-05 株式会社日立製作所 半導体装置
DE29900370U1 (de) * 1999-01-12 1999-04-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG, 59581 Warstein Leistungshalbleitermodul mit Deckel
EP1596436A1 (en) * 2004-05-12 2005-11-16 Seiko Epson Corporation Electronic circuit and method for manufacturing an electronic circuit
DE102006014582B4 (de) * 2006-03-29 2011-09-15 Infineon Technologies Ag Halbleitermodul
JP5098636B2 (ja) * 2007-12-27 2012-12-12 株式会社デンソー 半導体モジュール
US9345948B2 (en) 2012-10-19 2016-05-24 Todd Martin System for providing a coach with live training data of an athlete as the athlete is training
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH448213A (fr) * 1966-03-16 1967-12-15 Secheron Atel Dispositif de contrôle à semi-conducteurs pour courant alternatif
US4107728A (en) * 1977-01-07 1978-08-15 Varian Associates, Inc. Package for push-pull semiconductor devices
US4193083A (en) * 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
US4394530A (en) * 1977-09-19 1983-07-19 Kaufman Lance R Power switching device having improved heat dissipation means
JPS5929143B2 (ja) * 1978-01-07 1984-07-18 株式会社東芝 電力用半導体装置
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
FR2506075A1 (fr) * 1981-05-18 1982-11-19 Radiotechnique Compelec Procede d'assemblage d'un dispositif semi-conducteur et de son boitier de protection
DE3127456A1 (de) * 1981-07-11 1983-02-03 Brown, Boveri & Cie Ag, 6800 Mannheim Stromrichteranordnung
DE3201296C2 (de) * 1982-01-18 1986-06-12 Institut elektrodinamiki Akademii Nauk Ukrainskoj SSR, Kiev Transistoranordnung
EP0088924A3 (de) * 1982-03-13 1985-10-23 BROWN, BOVERI & CIE Aktiengesellschaft Halbleiterbauelement in Modulbauweise
JPS5968958A (ja) * 1982-10-12 1984-04-19 Mitsubishi Electric Corp ゲ−トタ−ンオフサイリスタ組立体
DE3241509A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul

Also Published As

Publication number Publication date
JPS61218151A (ja) 1986-09-27
US4884126A (en) 1989-11-28
DE3609458A1 (de) 1986-10-02

Similar Documents

Publication Publication Date Title
EP0588094B1 (en) Semiconductor device with reduced internal inductance
US6101114A (en) Power conversion system having multi-chip packages
JP5121133B2 (ja) パワーモジュール組立体及び３相インバータ組立体
US5038194A (en) Semiconductor device
US4825279A (en) Semiconductor device
JP6864713B2 (ja) パワーモジュール構造
JPH0513383B2 (ja)
JPH05206449A (ja) 半導体モジュール及びそれを使った電力変換装置
JP3220366B2 (ja) 半導体装置
US5617293A (en) Bridge module
JP2000058820A (ja) パワー半導体素子及びパワーモジュール
JP2000183282A (ja) 半導体装置及び半導体モジュール
EP0305993A2 (en) Power semiconductor device having electrode structures
JPS62150871A (ja) 半導体装置
JP4246040B2 (ja) 半導体装置の実装体
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP3629222B2 (ja) 半導体装置
JP2003218306A (ja) 半導体装置およびその製造方法
JPH09135155A (ja) 半導体装置
JP2001103731A (ja) 電力用の保護回路
JPS61139051A (ja) 半導体装置
JPH0878619A (ja) 電力用半導体装置
JP2001007282A (ja) パワー半導体素子
JP2003243608A (ja) 電力用モジュール
JPH09331018A (ja) 半導体装置