JPH0582734A - Ｍｏｓ半導体装置の製造方法 - Google Patents
Ｍｏｓ半導体装置の製造方法Info
- Publication number
- JPH0582734A JPH0582734A JP24382691A JP24382691A JPH0582734A JP H0582734 A JPH0582734 A JP H0582734A JP 24382691 A JP24382691 A JP 24382691A JP 24382691 A JP24382691 A JP 24382691A JP H0582734 A JPH0582734 A JP H0582734A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- oxide film
- lower electrode
- gate oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ゲート酸化膜の成長中に燐ドープポリシリコ
ンから燐が拡散するのを防止して素子特性に影響を及ぼ
すことのないＭＯＳ半導体装置の製造方法を実現するこ
とにある。 【構成】 キャパシタ部以外の部分にレジストによりマ
スクをして燐イオンを注入し、Ｓｉ基板に燐拡散領域を
形成する工程と、燐拡散領域上にポリシリコンを堆積し
て下部電極を形成する工程と、熱酸化により誘電体膜と
ゲート酸化膜を形成する工程と、誘電体膜上に上部電極
を、ゲート酸化膜上にゲートを形成する工程とを具備す
る製造方法。
ンから燐が拡散するのを防止して素子特性に影響を及ぼ
すことのないＭＯＳ半導体装置の製造方法を実現するこ
とにある。 【構成】 キャパシタ部以外の部分にレジストによりマ
スクをして燐イオンを注入し、Ｓｉ基板に燐拡散領域を
形成する工程と、燐拡散領域上にポリシリコンを堆積し
て下部電極を形成する工程と、熱酸化により誘電体膜と
ゲート酸化膜を形成する工程と、誘電体膜上に上部電極
を、ゲート酸化膜上にゲートを形成する工程とを具備す
る製造方法。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳ半導体装置の製造
方法に関し、特にキャパシタ形成に際して素子領域への
燐イオンの拡散を防止したＭＯＳ半導体装置の製造方法
に関する。
方法に関し、特にキャパシタ形成に際して素子領域への
燐イオンの拡散を防止したＭＯＳ半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来の半導体装置の工程を図２に示す。
この従来の製造方法では、（イ）図に示すように燐ドー
プされたポリシリコン膜１をＳｉ基板２上のＬＯＣＯＳ
酸化膜３上にキャパシタの下部電極として残し、この状
態で（ロ）図に示すように熱酸化工程に入っていた。
この従来の製造方法では、（イ）図に示すように燐ドー
プされたポリシリコン膜１をＳｉ基板２上のＬＯＣＯＳ
酸化膜３上にキャパシタの下部電極として残し、この状
態で（ロ）図に示すように熱酸化工程に入っていた。
【０００３】
【発明が解決しようとする課題】この熱酸化工程で、
（ハ）図に示すように、素子領域４にゲート酸化膜５が
形成され、同時にポリシリコン膜１上にキャパシタの誘
電体としての誘電体酸化膜６が形成されていた。このゲ
ート酸化膜形成時に、（ロ）図に示すようにポリシリコ
ン膜１から素子領域４の表面に燐が拡散される。
（ハ）図に示すように、素子領域４にゲート酸化膜５が
形成され、同時にポリシリコン膜１上にキャパシタの誘
電体としての誘電体酸化膜６が形成されていた。このゲ
ート酸化膜形成時に、（ロ）図に示すようにポリシリコ
ン膜１から素子領域４の表面に燐が拡散される。
【０００４】この後（ニ）図に示すように誘電体酸化膜
６上にポリシリコンを堆積させて上部電極７を形成し、
ゲート酸化膜５上にゲートポリシリコン８を形成する。
以上の半導体装置の製造工程において、ゲート酸化膜５
の成長中に生ずるポリシリコン膜１から素子領域４への
燐の拡散のため、ＭＯＳトランジスタの素子特性が、Ｍ
ＯＳ閾値が変動するなどの不安定なものとなるという問
題点があった。
６上にポリシリコンを堆積させて上部電極７を形成し、
ゲート酸化膜５上にゲートポリシリコン８を形成する。
以上の半導体装置の製造工程において、ゲート酸化膜５
の成長中に生ずるポリシリコン膜１から素子領域４への
燐の拡散のため、ＭＯＳトランジスタの素子特性が、Ｍ
ＯＳ閾値が変動するなどの不安定なものとなるという問
題点があった。
【０００５】本発明は上記の点に鑑みてなされたもの
で、その目的は、ゲート酸化膜５の成長中に燐ドープポ
リシリコンから燐が拡散するのを防止して素子特性に影
響を及ぼすことのないＭＯＳ半導体装置の製造方法を実
現することにある。
で、その目的は、ゲート酸化膜５の成長中に燐ドープポ
リシリコンから燐が拡散するのを防止して素子特性に影
響を及ぼすことのないＭＯＳ半導体装置の製造方法を実
現することにある。
【０００６】
【課題を解決するための手段】前記の課題を解決する本
発明は、Ｓｉ基板上のキャパシタ部と前記Ｓｉ基板上に
形成したＬＯＣＯＳ酸化膜の前記キャパシタ部に隣接す
る部分を除く部分をレジストによるマスクで覆って燐イ
オンを前記キャパシタ部に注入して燐拡散領域を形成す
る工程と、前記マスクを除去して前記キャパシタ部のＳ
ｉ基板の燐拡散領域上にポリシリコン膜を堆積して下部
電極を形成する工程と、加熱することにより熱酸化を行
い、トランジスタ部にゲート酸化膜を形成すると共に前
記キャパシタ部の前記下部電極上に酸化膜による誘電体
膜を形成し、前記燐拡散領域からの燐イオンの拡散によ
って前記下部電極を燐ドープポリシリコンとする工程
と、前記誘電体膜上に燐ドープポリシリコンを堆積して
上部電極を形成し、同時に前記ゲート酸化膜上に同様に
燐ドープポリシリコンを堆積してゲートを形成する工程
とを具備することを特徴とするものである。
発明は、Ｓｉ基板上のキャパシタ部と前記Ｓｉ基板上に
形成したＬＯＣＯＳ酸化膜の前記キャパシタ部に隣接す
る部分を除く部分をレジストによるマスクで覆って燐イ
オンを前記キャパシタ部に注入して燐拡散領域を形成す
る工程と、前記マスクを除去して前記キャパシタ部のＳ
ｉ基板の燐拡散領域上にポリシリコン膜を堆積して下部
電極を形成する工程と、加熱することにより熱酸化を行
い、トランジスタ部にゲート酸化膜を形成すると共に前
記キャパシタ部の前記下部電極上に酸化膜による誘電体
膜を形成し、前記燐拡散領域からの燐イオンの拡散によ
って前記下部電極を燐ドープポリシリコンとする工程
と、前記誘電体膜上に燐ドープポリシリコンを堆積して
上部電極を形成し、同時に前記ゲート酸化膜上に同様に
燐ドープポリシリコンを堆積してゲートを形成する工程
とを具備することを特徴とするものである。
【０００７】
【作用】キャパシタ部を除く部分にレジストによりマス
クをし、キャパシタ部に燐イオンを注入してＳｉ基板に
燐拡散領域を形成する。この燐拡散領域上にポリシリコ
ンを堆積して下部電極を形成し、熱酸化により誘電体膜
とゲート酸化膜を形成する。この時に下部電極に燐拡散
領域から燐イオンが拡散されて下部電極のポリシリコン
は燐ドープポリシリコンになる。その後誘電体膜上に上
部電極、ゲート酸化膜上にゲートを形成する。
クをし、キャパシタ部に燐イオンを注入してＳｉ基板に
燐拡散領域を形成する。この燐拡散領域上にポリシリコ
ンを堆積して下部電極を形成し、熱酸化により誘電体膜
とゲート酸化膜を形成する。この時に下部電極に燐拡散
領域から燐イオンが拡散されて下部電極のポリシリコン
は燐ドープポリシリコンになる。その後誘電体膜上に上
部電極、ゲート酸化膜上にゲートを形成する。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明の一実施例の製造工程図であ
る。図において、図２と同等の部分には同一の符号を付
してある。（イ）図はキャパシタを形成するキャパシタ
部１１の部分のＳｉ基板２に燐イオンを注入するイオン
注入工程で、キャパシタ部１１の下部及び隣接のＬＯＣ
ＯＳ酸化膜３の約１／３を除く部分であるトランジスタ
部１２をレジストによるマスク１３で覆い、キャパシタ
部１１のＳｉ基板２に燐イオンを注入する。
に説明する。図１は本発明の一実施例の製造工程図であ
る。図において、図２と同等の部分には同一の符号を付
してある。（イ）図はキャパシタを形成するキャパシタ
部１１の部分のＳｉ基板２に燐イオンを注入するイオン
注入工程で、キャパシタ部１１の下部及び隣接のＬＯＣ
ＯＳ酸化膜３の約１／３を除く部分であるトランジスタ
部１２をレジストによるマスク１３で覆い、キャパシタ
部１１のＳｉ基板２に燐イオンを注入する。
【０００９】（ロ）図はキャパシタ下部電極形成工程で
ある。この工程ではレジストによるマスク１３を取り除
き、イオン注入工程で形成された燐拡散領域１４上にポ
リシリコン膜を最大１０００Åを堆積してキャパシタの
下部電極１５を形成する。この下部電極１５のポリシリ
コンはドープされていない。
ある。この工程ではレジストによるマスク１３を取り除
き、イオン注入工程で形成された燐拡散領域１４上にポ
リシリコン膜を最大１０００Åを堆積してキャパシタの
下部電極１５を形成する。この下部電極１５のポリシリ
コンはドープされていない。
【００１０】（ハ）図は誘電体膜形成工程で、熱酸化に
よりトランジスタ部１２にゲート酸化膜５を形成すると
共に、キャパシタ部１１の下部電極１５上に酸化膜によ
る誘電体膜１６を形成する。この熱酸化により燐拡散領
域１４から下部電極１５に燐イオンが拡散され、下部電
極１５のポリシリコンは燐ドープポリシリコンになり、
導電性が向上する。
よりトランジスタ部１２にゲート酸化膜５を形成すると
共に、キャパシタ部１１の下部電極１５上に酸化膜によ
る誘電体膜１６を形成する。この熱酸化により燐拡散領
域１４から下部電極１５に燐イオンが拡散され、下部電
極１５のポリシリコンは燐ドープポリシリコンになり、
導電性が向上する。
【００１１】（ニ）図はキャパシタ上部電極形成工程
で、ゲート酸化膜５の上に燐ドープポリシリコンを堆積
してゲート１７を形成すると同時に、キャパシタ１１の
上部電極７を形成する。
で、ゲート酸化膜５の上に燐ドープポリシリコンを堆積
してゲート１７を形成すると同時に、キャパシタ１１の
上部電極７を形成する。
【００１２】（ホ）図はＭＯＳ集積回路形成工程で、ゲ
ート１７の周囲にイオン注入を行い、燐の熱拡散によっ
てドレイン１８とソース１９を形成する。次いで、Ｓｉ
Ｏ2 を堆積させ、全面を被覆して層間膜２０を作り、コ
ンタクトホールを上部電極７，下部電極１５及びドレイ
ン１８とソース１９にあけて、このコンタクトホールに
Ａｌ電極２１を作り、ＭＯＳ集積回路を形成する。
ート１７の周囲にイオン注入を行い、燐の熱拡散によっ
てドレイン１８とソース１９を形成する。次いで、Ｓｉ
Ｏ2 を堆積させ、全面を被覆して層間膜２０を作り、コ
ンタクトホールを上部電極７，下部電極１５及びドレイ
ン１８とソース１９にあけて、このコンタクトホールに
Ａｌ電極２１を作り、ＭＯＳ集積回路を形成する。
【００１３】以上説明したように本実施例によれば、下
部電極形成前に他の部分にマスクをしてイオンを注入
し、Ｓｉ基板に燐拡散領域を形成して熱酸化工程で下部
電極に燐拡散領域から燐イオンを拡散して燐ドープポリ
シリコンの下部電極にするため、ゲート部に燐が拡散す
ることはなくなる。
部電極形成前に他の部分にマスクをしてイオンを注入
し、Ｓｉ基板に燐拡散領域を形成して熱酸化工程で下部
電極に燐拡散領域から燐イオンを拡散して燐ドープポリ
シリコンの下部電極にするため、ゲート部に燐が拡散す
ることはなくなる。
【００１４】
【発明の効果】以上詳細に説明したように本発明の方法
によれば、ゲート酸化膜の成長中に燐ドープポリシリコ
ンから燐が拡散するのを防止して素子特性に影響を及ぼ
すことがなくなり、実用上の効果は大きい。
によれば、ゲート酸化膜の成長中に燐ドープポリシリコ
ンから燐が拡散するのを防止して素子特性に影響を及ぼ
すことがなくなり、実用上の効果は大きい。
【図１】本発明の一実施例の製造方法の工程説明図であ
る。
る。
【図２】従来のＭＯＳ半導体装置の製造方法の工程説明
図である。
図である。
２ Ｓｉ基板 ３ ＬＯＣＯＳ酸化膜 ５ ゲート酸化膜 ７ 上部電極 １１ キャパシタ部 １２ トランジスタ部 １３ マスク １４ 燐拡散領域 １５ 下部電極 １６ 誘電体膜 １７ ゲート
Claims (1)
- 【請求項１】 Ｓｉ基板（２）上のキャパシタ部（１
１）と前記Ｓｉ基板（２）上に形成したＬＯＣＯＳ酸化
膜（３）の前記キャパシタ部（１１）に隣接する部分を
除く部分をレジストによるマスク（１３）で覆って燐イ
オンを前記キャパシタ部（１１）に注入して燐拡散領域
（１４）を形成する工程と、 前記マスク（１３）を除去して前記キャパシタ部（１
１）のＳｉ基板（２）の燐拡散領域（１４）上にポリシ
リコン膜を堆積して下部電極（１５）を形成する工程
と、 加熱することにより熱酸化を行い、トランジスタ部（１
２）にゲート酸化膜（５）を形成すると共に前記キャパ
シタ部（１１）の前記下部電極（１５）上に酸化膜によ
る誘電体膜（１６）を形成し、前記燐拡散領域（１４）
からの燐イオンの拡散によって前記下部電極（１５）を
燐ドープポリシリコンとする工程と、 前記誘電体膜（１６）上に燐ドープポリシリコンを堆積
して上部電極（７）を形成し、同時に前記ゲート酸化膜
（５）上に同様に燐ドープポリシリコンを堆積してゲー
ト（１７）を形成する工程とを具備することを特徴とす
るＭＯＳ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24382691A JPH0582734A (ja) | 1991-09-24 | 1991-09-24 | Ｍｏｓ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24382691A JPH0582734A (ja) | 1991-09-24 | 1991-09-24 | Ｍｏｓ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582734A true JPH0582734A (ja) | 1993-04-02 |
Family
ID=17109508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24382691A Pending JPH0582734A (ja) | 1991-09-24 | 1991-09-24 | Ｍｏｓ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582734A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875925A2 (en) * | 1997-04-30 | 1998-11-04 | Samsung Electronics Co., Ltd. | Method of manufacturing capacitors in integrated circuits |
| KR100900074B1 (ko) * | 2006-09-06 | 2009-05-28 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체장치의 제조 방법 및 반도체 제조장치 |
| US20140090574A1 (en) * | 2011-06-14 | 2014-04-03 | Murata Machinery, Ltd. | Movable platform, overhead traveling vehicle system, and method for vertically moving overhead traveling vehicle |
-
1991
- 1991-09-24 JP JP24382691A patent/JPH0582734A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0875925A2 (en) * | 1997-04-30 | 1998-11-04 | Samsung Electronics Co., Ltd. | Method of manufacturing capacitors in integrated circuits |
| EP0875925A3 (en) * | 1997-04-30 | 2000-12-27 | Samsung Electronics Co., Ltd. | Method of manufacturing capacitors in integrated circuits |
| CN1112731C (zh) * | 1997-04-30 | 2003-06-25 | 三星电子株式会社 | 制造用于模拟功能的电容器的方法 |
| KR100900074B1 (ko) * | 2006-09-06 | 2009-05-28 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체장치의 제조 방법 및 반도체 제조장치 |
| US20140090574A1 (en) * | 2011-06-14 | 2014-04-03 | Murata Machinery, Ltd. | Movable platform, overhead traveling vehicle system, and method for vertically moving overhead traveling vehicle |
| US9205772B2 (en) * | 2011-06-14 | 2015-12-08 | Murata Machinery, Ltd. | Movable platform, overhead traveling vehicle system, and method for vertically moving overhead traveling vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523213A (en) | MOS Semiconductor device and method of manufacturing the same | |
| US5681778A (en) | Semiconductor processing method of forming a buried contact and conductive line | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| US6057198A (en) | Semiconductor processing method of forming a buried contact | |
| JP3419660B2 (ja) | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2656159B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6142171A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPH0582730A (ja) | Ｍｏｓキヤパシタの製造方法 | |
| JPH06181310A (ja) | 半導体装置の製造方法 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| JPH02156542A (ja) | 半導体装置およびその製造方法 | |
| JPH0415617B2 (ja) | ||
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPS60111471A (ja) | 半導体装置 | |
| JPH07169961A (ja) | 半導体装置およびその製造方法 | |
| JPH09167840A (ja) | 半導体装置の製造方法 |