JPH0566026B2 - - Google Patents
Info
- Publication number
- JPH0566026B2 JPH0566026B2 JP32499388A JP32499388A JPH0566026B2 JP H0566026 B2 JPH0566026 B2 JP H0566026B2 JP 32499388 A JP32499388 A JP 32499388A JP 32499388 A JP32499388 A JP 32499388A JP H0566026 B2 JPH0566026 B2 JP H0566026B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- main surface
- polysilicon layer
- doped polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 229920005591 polysilicon Polymers 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000011888 foil Substances 0.000 claims description 15
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 44
- 230000003071 parasitic effect Effects 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に好適な寄生容量の
発生が少ないコンデンサの構造に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a structure of a capacitor which is suitable for semiconductor integrated circuits and which generates less parasitic capacitance.
従来の半導体集積回路に用いられるコンデンサ
の一例としては、第４図に示されるものがある。
第４図のコンデンサは、Ｐ型半導体基板１にエピ
タキシヤル成長層２を形成し、そのエピタキシヤ
ル成長層２にＰ型半導体基板１に至るＰ型拡散層
３を形成する。このようにしてＰ型半導体基板１
とＰ型拡散層３とで囲まれたN-型エピタキシヤ
ル成長層２が形成され、他の領域から電気的に絶
縁された島状領域が形成される。島状領域のN-
型エピタキシヤル成長層２内にN+型拡散層１１
を形成する。N+型拡散層１１の拡散によつてエ
ピタキシヤル成長層２の主表面に酸化膜１０が被
着され、この酸化膜１０にN+型拡散層１１が露
呈した開口部１４が設けられ、島状領域の半導体
基板主表面にN+型拡散層１１を覆う酸化膜にコ
ンデンサの一方の電極を形成するアルミニユーム
等の金属膜１２が被覆されている。又、コンデン
サの他方の電極であるN+型拡散層１１には、開
口部１４の半導体主表面の露呈面にアルミニユー
ム等の金属膜１３が被着されている。
An example of a capacitor used in a conventional semiconductor integrated circuit is shown in FIG.
In the capacitor shown in FIG. 4, an epitaxial growth layer 2 is formed on a P-type semiconductor substrate 1, and a P-type diffusion layer 3 extending to the P-type semiconductor substrate 1 is formed on the epitaxial growth layer 2. In this way, the P-type semiconductor substrate 1
An N - type epitaxial growth layer 2 surrounded by a P type diffusion layer 3 is formed, and an island region electrically insulated from other regions is formed. N of the island region -
N + type diffusion layer 11 in type epitaxial growth layer 2
form. An oxide film 10 is deposited on the main surface of the epitaxial growth layer 2 by diffusion of the N + type diffusion layer 11, and an opening 14 in which the N + type diffusion layer 11 is exposed is provided in the oxide film 10, forming an island. On the main surface of the semiconductor substrate in the region, an oxide film covering the N + type diffusion layer 11 is covered with a metal film 12 such as aluminum, which forms one electrode of the capacitor. Further, a metal film 13 made of aluminum or the like is deposited on the exposed surface of the semiconductor main surface of the opening 14 in the N + type diffusion layer 11 which is the other electrode of the capacitor.
斯かる従来のコンデンサは、第５図の等価回路
に示されるように、入力端子INと出力端子OUT
との端子間に、コンデンサの電極として金属膜１
２とN+型拡散層１１そして誘電体として酸化膜
１０を有るコンデンサＣが形成される。又、コン
デンサＣと出力端子OUTとの接続点と接地間に
は、横方向のＰ型拡散層３とN-型エピタキシヤ
ル成長層２とによつて寄生容量C10が形成され、
縦方向のＰ型半導体基板１とN-型エピタキシヤ
ル成長層２によつて寄生容量C11が発生し、寄生
容量C10，C11が並列接続されたものとなる。 Such a conventional capacitor has an input terminal IN and an output terminal OUT, as shown in the equivalent circuit of Figure 5.
A metal film 1 is placed between the terminals of the capacitor as the electrode of the capacitor.
A capacitor C having an oxide film 10 as a dielectric and an N + type diffusion layer 11 is formed. Furthermore, a parasitic capacitance C10 is formed between the connection point between the capacitor C and the output terminal OUT and the ground by the lateral P-type diffusion layer 3 and the N - type epitaxial growth layer 2.
A parasitic capacitance C 11 is generated by the vertical P-type semiconductor substrate 1 and the N - type epitaxial growth layer 2, and the parasitic capacitances C 10 and C 11 are connected in parallel.
又、従来例の他のコンデンサの例として、絶縁
膜が被覆された半導体基板にコンデンサの一方の
電極であるアルミニユーム等の金属薄膜が被着さ
れ、の金属薄膜にコンデンサの誘電層であるポリ
シリコン層を形成し、且つコンデンサの他方の主
表面であるアルミニユーム等の金属薄膜が被着さ
れた構造のコンデンサがある。しかし、このコン
デンサにあつては、製造工程が煩雑となる欠点が
ある。即ち、コンデンサの電極であるアルミニユ
ーム等の金属薄膜の工程が一層余分な製造工程と
なる。 In addition, as another example of a conventional capacitor, a thin metal film such as aluminum, which is one electrode of the capacitor, is adhered to a semiconductor substrate coated with an insulating film, and polysilicon, which is the dielectric layer of the capacitor, is attached to the thin metal film. There is a capacitor having a structure in which a thin film of metal such as aluminum is deposited to form a layer and the other main surface of the capacitor. However, this capacitor has the disadvantage that the manufacturing process is complicated. That is, the process of forming a metal thin film such as aluminum, which is the electrode of the capacitor, becomes an additional manufacturing process.
〔発明が解決しようとする課題〕
第４図に示されるような従来のコンデンサにあ
つては、本のコンデンサの容量Ｃに対してそのコ
ンデンサの一方の電極と接地間に非常に大きい並
列接続された寄生容量C10，C11が存在する欠点が
ある。従つて、このような寄生容量が発生する従
来のコンデンサにあつては、使用できる範囲に限
界があつた。[Problems to be Solved by the Invention] In the case of a conventional capacitor as shown in FIG. There is a drawback that parasitic capacitances C 10 and C 11 are present. Therefore, conventional capacitors that generate such parasitic capacitance have a limited range of use.
又、前述の後者のコンデンサにあつては、コン
デンサの電極となる金属箔膜層が二層となつてい
る為に、その製造方法が煩雑なものとなる欠点が
ある。従つて、製造方法が煩雑である為、歩留ま
りが低下する原因となると共に、コンデンサの製
造原価を上昇させる欠点がある。 Furthermore, in the case of the latter capacitor mentioned above, since the metal foil film layer serving as the electrode of the capacitor is made of two layers, there is a drawback that the manufacturing method thereof is complicated. Therefore, since the manufacturing method is complicated, there is a drawback that it causes a decrease in yield and increases the manufacturing cost of the capacitor.
本発明は、上述のような課題を解決する為にな
されたもので、その主な目的は、半導体集積回路
化に好適であつて、而も簡便な構造のコンデンサ
を提供することにある。 The present invention has been made to solve the above-mentioned problems, and its main purpose is to provide a capacitor that is suitable for semiconductor integrated circuits and has a simple structure.
本発明の他の目的は、コンデンサの一方の電極
に大な寄生容量が発生するのを防止できるコンデ
ンサを提供するのである。 Another object of the present invention is to provide a capacitor that can prevent large parasitic capacitance from occurring at one electrode of the capacitor.
本発明の他の目的は、コンデンサの一方の電極
がドープトポリシリコン層で形成され、その電極
の接着性を改善するものである。 Another object of the invention is that one electrode of the capacitor is formed of a layer of doped polysilicon to improve the adhesion of that electrode.
本発明は、上述のような課題を解決する為にな
されたもので、島状領域上部の比較的厚い酸化膜
を介してコンデンサの一方の電極がドープトポリ
シリコン層で、他方の電極がアルミニユーム等か
らなる金属箔膜からなり、ドープトポリシリコン
層を酸化することによつて形成された酸化膜を誘
電体とするコンデンサを形成するものである。
The present invention has been made to solve the above-mentioned problems, and one electrode of the capacitor is made of doped polysilicon layer and the other electrode is made of aluminum via a relatively thick oxide film on the top of the island region. A capacitor is formed of a metal foil film consisting of a metal foil film, etc., and the dielectric is an oxide film formed by oxidizing a doped polysilicon layer.
本発明に係る半導体装置に形成されたコンデン
サは、他の領域から電気的に絶縁された島状領域
に絶縁膜を介してコンデンサの一方の電極がドー
プトポリシリコン層で形成され、ドープトポリシ
リコン層の主表面を酸化して誘電体層とし、その
酸化膜の上に金属箔膜を形成することによつて、
コンデンサの他方の電極とすることにより、ドー
プトポリシリコン層と接地間に直列に寄生容量が
発生するようになされたコンデンサである。
In the capacitor formed in the semiconductor device according to the present invention, one electrode of the capacitor is formed of a doped polysilicon layer in an island-like region electrically insulated from other regions with an insulating film interposed therebetween. By oxidizing the main surface of the silicon layer to form a dielectric layer and forming a metal foil film on the oxide film,
This is a capacitor in which a parasitic capacitance is generated in series between the doped polysilicon layer and the ground by using the other electrode of the capacitor.
第１図は、本発明に係るコンデンサの実施例で
ある。
FIG. 1 shows an embodiment of a capacitor according to the present invention.
第１図に於いて、Ｐ型半導体基板１にN-型の
エピタキシヤル２が気相成長された半導体基板
に、そのエピタキシヤル主表面から分離拡散層３
が形成されることによつて、他の領域から電気的
に絶縁された島状領域２ａが形成される。半導体
基板の他の領域には、トランジスタ及びダイオー
ドが形成される島状領域が形成されている。半導
体基板の主表面には、熱酸化膜４が被着されてお
り、島状領域２ａ上部の熱酸化膜４主表面に該島
状領域２ａに対向して導電性を有するドープトポ
リシリコン層５が被着されてコンデンサの一方の
電極形成されている。ドープトポリシリコン層５
の主表面には、熱酸化処理によつて絶縁破壊が生
じない程度度の厚さで酸化膜６が形成されて、コ
ンデンサの誘電体層が形成されている。その酸化
膜６の主表面にアルミニユーム等の金属の箔膜層
７が被着されてコンデンサのもう一方の電極が形
成され、その電極から配線７ａがポリシリコン層
５ａ表面に被着されて他の回路素子に接続されて
いる。一方、ドープトポリシリコン層５の主表面
の覆う熱酸化膜の縁に開口部９が形成されてお
り、その開口部９から露呈するドープトポリシリ
コン層５にアルミニユーム等の金属の箔膜層が被
着されている。この金属層８は、主表面が酸化さ
れたポリシリコン層５ａに延びて配線層８ａに続
されている。 In FIG. 1, an N - type epitaxial layer 2 is grown in a vapor phase on a P type semiconductor substrate 1, and a separation diffusion layer 3 is formed on the epitaxial main surface of the semiconductor substrate.
As a result, an island region 2a electrically insulated from other regions is formed. Island-like regions where transistors and diodes are formed are formed in other regions of the semiconductor substrate. A thermal oxide film 4 is deposited on the main surface of the semiconductor substrate, and a conductive doped polysilicon layer is formed on the main surface of the thermal oxide film 4 above the island region 2a, facing the island region 2a. 5 is deposited to form one electrode of the capacitor. Doped polysilicon layer 5
An oxide film 6 is formed on the main surface of the capacitor to a thickness that does not cause dielectric breakdown due to thermal oxidation treatment, thereby forming a dielectric layer of the capacitor. A foil film layer 7 of a metal such as aluminum is deposited on the main surface of the oxide film 6 to form the other electrode of the capacitor, and a wiring 7a is deposited from the electrode onto the surface of the polysilicon layer 5a to form another electrode. Connected to circuit elements. On the other hand, an opening 9 is formed at the edge of the thermal oxide film covering the main surface of the doped polysilicon layer 5, and a foil film layer of metal such as aluminum is formed on the doped polysilicon layer 5 exposed from the opening 9. is covered. This metal layer 8 extends to the polysilicon layer 5a whose main surface is oxidized and is connected to the wiring layer 8a.
第２図は、第１図のコンデンサの主表面からみ
た平面図である。第２図に示されるようにコンデ
ンサは、島状域２ａに形成されており、コンデン
サの一方の電極であるドープトポリシリコン層５
がこの領域内に被着されている。ドープトポリシ
リコン層５に絶縁膜が形成され、その主表面にコ
ンデンサのもう一方の電極として箔膜層７が形成
されている。ドープトポリシリコン層５に被着さ
れる配線８は、絶縁膜６にステツチ状に開口され
た開口部を介してドープトポリシリコン層５に被
着されている。 FIG. 2 is a plan view of the capacitor shown in FIG. 1, viewed from the main surface. As shown in FIG. 2, the capacitor is formed in an island region 2a, and a doped polysilicon layer 5, which is one electrode of the capacitor, is formed in an island region 2a.
is deposited within this area. An insulating film is formed on the doped polysilicon layer 5, and a foil film layer 7 is formed on the main surface thereof as the other electrode of the capacitor. The wiring 8 attached to the doped polysilicon layer 5 is attached to the doped polysilicon layer 5 through a stitch-like opening in the insulating film 6.
尚、第２図の実施例では、開口部９がステツチ
状に設けられているが、これは金属箔膜８とドー
プトポリシリコン層５との接着強度を増す為と、
ポリシリコン層にドープされた不純物元素が、半
導体素子の加熱によつて外部に放散され、或いは
経時的に放散されるのを防止する為に開口部を最
小限とすべくステツチ状に設けている。しかし、
ステツチ状に設けなくともコンデンサを形成でき
ることは、いうまでもない。又、第２図の実施例
に限定されることなく、ドープトポリシリコン層
５の全周にステツチ状の開口部を設けてもよいこ
ともいうまでもない。 In the embodiment shown in FIG. 2, the openings 9 are provided in the form of a stitch, but this is done in order to increase the adhesive strength between the metal foil film 8 and the doped polysilicon layer 5.
In order to prevent impurity elements doped into the polysilicon layer from being dissipated to the outside by heating the semiconductor element or dissipating over time, the openings are formed in a stitched manner to minimize them. . but,
It goes without saying that a capacitor can be formed without providing it in a stitched manner. It goes without saying that the invention is not limited to the embodiment shown in FIG. 2, and that stitch-like openings may be provided all around the doped polysilicon layer 5.
次に、本発明のコンデンサの製造方法について
第１図に基づいて説明する。 Next, a method for manufacturing a capacitor according to the present invention will be explained based on FIG.
Ｐ型半導体基板１にN-型エピタキシヤル層２
が気相成長されて半導体基板が形成され、そのエ
ピタキシヤル層２の主表面からＰ型の不純物元素
が酸化膜をマスクとして拡散されて島状領域２ａ
が形成され、同時に半導体基体主表面に比較的厚
い6000Å前後の熱酸化膜４を形成する。島状領域
２ａ以外の半導体基体の他の島状領域にトランジ
スタやダイオードの拡散工程を行つた後、トラン
ジスタ等の配線として用いられるポリシリコン層
を前面に形成る気相成長（CVD）工程に入る。
ポリシリコン層は、3000Å〜4000Åの厚さに形成
る。続いて、コンデンサが形成される島状領域２
ａを覆う酸化膜４の主表面のポリシリコン層に選
択的に不純物を熱拡散させてドープトポリシリコ
ン層５を形成ると同時にポリシリコン層の主表面
に酸化膜を形成る。その後、ポリシリコン層の不
用部は、エツチグによつて除去する。このドープ
トポリシリコン層５の厚さは、2000Å〜3000Åの
厚さとし、ポリシリコン層主表面に形成された酸
化膜は、1000Å前後の厚さとする。更に、ドープ
トポリシリコン層５の主表面に形成されている酸
化膜をエツチングによつて開口部９を形成るエツ
チング工程に入る。ポリシリコン層主表面に形成
された酸化膜の縁にドープトポリシリコン層５が
露呈するステツチ状に開口された開口部９がエツ
チング工程によつて形成され酸化膜６が形成され
る。次に、アルミニユーム等の導電体を蒸着して
他の領域に形成されたトランジスタやダイオード
の配線と同時に、コンデンサの一方の電極７とそ
の配線７ａ及び他方の電極の配線８，８をエツチ
ング工程によつて形成する。 N - type epitaxial layer 2 on P type semiconductor substrate 1
is grown in a vapor phase to form a semiconductor substrate, and a P-type impurity element is diffused from the main surface of the epitaxial layer 2 using the oxide film as a mask to form an island region 2a.
is formed, and at the same time a relatively thick thermal oxide film 4 of about 6000 Å is formed on the main surface of the semiconductor substrate. After performing a transistor or diode diffusion process on other island-like regions of the semiconductor substrate other than the island-like region 2a, a vapor phase growth (CVD) process is started to form a polysilicon layer on the front surface to be used as wiring for transistors, etc. .
The polysilicon layer is formed to a thickness of 3000 Å to 4000 Å. Subsequently, island-like region 2 where a capacitor is formed
Doped polysilicon layer 5 is formed by selectively thermally diffusing impurities into the polysilicon layer on the main surface of oxide film 4 covering layer a, and at the same time an oxide film is formed on the main surface of the polysilicon layer. Thereafter, unnecessary portions of the polysilicon layer are removed by etching. The thickness of this doped polysilicon layer 5 is 2000 Å to 3000 Å, and the oxide film formed on the main surface of the polysilicon layer is approximately 1000 Å thick. Furthermore, an etching process is started in which the oxide film formed on the main surface of the doped polysilicon layer 5 is etched to form an opening 9. A stitch-shaped opening 9 exposing the doped polysilicon layer 5 is formed at the edge of the oxide film formed on the main surface of the polysilicon layer by an etching process, and an oxide film 6 is formed. Next, one electrode 7 of the capacitor, its wiring 7a, and the wiring 8, 8 of the other electrode are subjected to an etching process at the same time as the wiring of transistors and diodes formed in other areas by vapor deposition of a conductor such as aluminum. Twist and form.
本発明のコンデンサは、それらの電極が相対す
るドープトポリシリコン層５と金属箔膜７と、こ
れらの電極間に介在する酸化膜６からなる誘電体
層とによつて構成されており、第３図の等回路で
示せば、このコンデンサＣの容量が入力端子IN
と出力端子OUT間に発生する。出力端子OUTと
接地間にドープトポリシリコン層５と島状領域の
Ｎ型エピタキシヤル層２に介挿された絶縁膜４と
からなる寄生容量C1と、エピタキシヤル層２と
Ｐ型半導体基板１との寄生容量C2とが直列接続
されている。本発明のコンデンサでは、寄生容量
C1とC2が直列接続されているのでその合成容量
は極めて小さいなものとなる。 The capacitor of the present invention is composed of a doped polysilicon layer 5 and a metal foil film 7 whose electrodes face each other, and a dielectric layer consisting of an oxide film 6 interposed between these electrodes. If shown in the equal circuit diagram in Figure 3, the capacitance of this capacitor C is the input terminal IN
This occurs between the output terminal OUT and the output terminal OUT. A parasitic capacitance C 1 consisting of a doped polysilicon layer 5 and an insulating film 4 interposed in an island-like N-type epitaxial layer 2 between the output terminal OUT and the ground, and a parasitic capacitance C1 between the epitaxial layer 2 and the P-type semiconductor substrate. 1 and the parasitic capacitance C 2 are connected in series. In the capacitor of the present invention, parasitic capacitance
Since C 1 and C 2 are connected in series, their combined capacitance is extremely small.
本発明のコンデンサは、寄生容量が直列に発生
するような構成となつており、この寄生容量の合
成容量が極めて小さいので、半導体集積回路用の
コンデンサとして極めて使い易いものとなり、高
周波用のコンデンサ等の広い用途に用いることが
可能となる利点がある。
The capacitor of the present invention has a structure in which parasitic capacitance is generated in series, and the combined capacitance of these parasitic capacitances is extremely small, so it is extremely easy to use as a capacitor for semiconductor integrated circuits, and is suitable for high frequency capacitors, etc. It has the advantage that it can be used in a wide range of applications.
又、本発明のコンデンサは、従来のコンデンサ
のようにシート抵が比較的大きい半導体拡散層を
用いることがないので、の直列抵抗を少なくする
ことができる。 Further, since the capacitor of the present invention does not use a semiconductor diffusion layer with a relatively large sheet resistance unlike conventional capacitors, the series resistance can be reduced.
更に、ドープトポリシリコン層との配線には、
ステツチ状に開口された開口部を介してドープト
ポリシリコン層と接触されているに、金属箔膜層
との着強度が増し、且つ、ドープトポリシリコン
層の不純物が他の製造工程で放散される可能性が
少ない利点がある。 Furthermore, for wiring with the doped polysilicon layer,
Since the doped polysilicon layer is contacted through the stitch-like openings, the adhesion strength with the metal foil film layer is increased, and impurities in the doped polysilicon layer are dissipated during other manufacturing processes. It has the advantage of being less likely to be used.
無論、本発明のコンデンサは、簡便な構造から
構成されており、その製造工程が簡単なプロセス
でなされ得る。而も、シリコンゲートを用いた従
の半導体製造プロセスを用いれば、極めて容に形
成することができるので、実用価値が高く極めて
効果的なものである。 Needless to say, the capacitor of the present invention has a simple structure and can be manufactured through a simple process. However, if a conventional semiconductor manufacturing process using a silicon gate is used, it can be formed extremely compactly, so it has high practical value and is extremely effective.
第１図は、本発明に係る半導体装置に形成され
たコンデンサの一実施例を示す断面図、第２図
は、同じくそのコンデンサの平面図、第３図は、
本発明のコンデンサの等価回路図、第４図は、従
来のコンデンサの断面図、第５図は、従来のコン
デンサの等価回路図である。
１：半導体基板、２：エピタキシヤル成長層、
２ａ：島状領域、３：分離層、４：酸化膜、５：
ドープトポリシリコン層、５ａ：ポリシリコン
層、６：酸化膜（誘電体層）、７，８：金属箔膜
（電極）、７ａ，８ａ：配線、９：開口部、Ｃ：容
量、C1，C2：寄生容量。
FIG. 1 is a sectional view showing an embodiment of a capacitor formed in a semiconductor device according to the present invention, FIG. 2 is a plan view of the capacitor, and FIG.
FIG. 4 is an equivalent circuit diagram of the capacitor of the present invention, FIG. 4 is a sectional view of a conventional capacitor, and FIG. 5 is an equivalent circuit diagram of a conventional capacitor. 1: semiconductor substrate, 2: epitaxial growth layer,
2a: Island region, 3: Separation layer, 4: Oxide film, 5:
Doped polysilicon layer, 5a: polysilicon layer, 6: oxide film (dielectric layer), 7, 8: metal foil film (electrode), 7a, 8a: wiring, 9: opening, C: capacitance, C 1 , C 2 : Parasitic capacitance.
Claims (1)
て、エピタキシヤル層が形成された半導体基板の
主表面から半導体基板に達する分離拡散層を形成
して他の領域から分離された島状領域と、該島状
領域の上部を覆う第１の酸化膜の主表面に該島状
領域と対向して設けられた導電性のドープトポリ
シリコン層と、該ドープトポリシリコン層の主表
面を酸化して形成された該ドープトポリシリコン
層主表面が露呈する開口部が形成された第２の酸
化膜と、該第２の酸化膜の主表面に形成された導
電性の金属箔膜層と、該開口部に露呈した該ドー
プトポリシリコン層に被着された金属箔膜の配線
層とからなることを特徴とする半導体装置に形成
されたコンデンサ。 ２ 半導体装置に形成されたコンデンサに於い
て、エピタキシヤル層が形成された半導体基板の
主表面から半導体基板に達する分離拡散層を形成
して他の領域から分離された島状領域と、該島状
領域の上部を覆う第１の酸化膜の主表面に該島状
領域と対向して設けられた該コンデンサの一方の
電極である導電性のドープトポリシリコン層と、
該ドープトポリシリコン層の主表面を酸化して形
成された第２の酸化膜と、該第２の酸化膜の縁に
該ドープトポリシリコン層が露呈するステツチ状
に開口された開口部と、該第２の酸化膜の主表面
に形成された該コンデンサの他方の電極である導
電性の金属箔膜層と、該開口部に露呈した該ドー
プトポリシリコン層に被着された金属箔膜の配線
層とからなることを特徴とする半導体装置に形成
されたコンデンサ。[Claims] 1. In a capacitor formed in a semiconductor device, an island separated from other regions by forming a separation diffusion layer reaching the semiconductor substrate from the main surface of the semiconductor substrate on which an epitaxial layer is formed. a conductive doped polysilicon layer provided on the main surface of a first oxide film covering the upper part of the island region and facing the island region; A second oxide film having an opening through which the main surface of the doped polysilicon layer formed by oxidizing the surface is formed, and a conductive metal foil formed on the main surface of the second oxide film. 1. A capacitor formed in a semiconductor device, comprising a film layer and a wiring layer of a metal foil film deposited on the doped polysilicon layer exposed in the opening. 2. In a capacitor formed in a semiconductor device, an island region separated from other regions by forming a separation diffusion layer extending from the main surface of the semiconductor substrate on which an epitaxial layer is formed to the semiconductor substrate; a conductive doped polysilicon layer, which is one electrode of the capacitor, provided on the main surface of a first oxide film covering the upper part of the island-like region, and facing the island-like region;
a second oxide film formed by oxidizing the main surface of the doped polysilicon layer; and a stitch-shaped opening opening at the edge of the second oxide film to expose the doped polysilicon layer. , a conductive metal foil film layer serving as the other electrode of the capacitor formed on the main surface of the second oxide film, and a metal foil adhered to the doped polysilicon layer exposed in the opening. A capacitor formed in a semiconductor device characterized by comprising a film wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32499388A JPH02283055A (en) | 1988-12-23 | 1988-12-23 | Capacitor formed in semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32499388A JPH02283055A (en) | 1988-12-23 | 1988-12-23 | Capacitor formed in semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02283055A JPH02283055A (en) | 1990-11-20 |
| JPH0566026B2 true JPH0566026B2 (en) | 1993-09-20 |
Family
ID=18171934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32499388A Granted JPH02283055A (en) | 1988-12-23 | 1988-12-23 | Capacitor formed in semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02283055A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2296170A (en) * | 1994-12-16 | 1996-06-19 | Ibm | Audio communication apparatus |
-
1988
- 1988-12-23 JP JP32499388A patent/JPH02283055A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02283055A (en) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0566026B2 (en) | ||
| JP3013628B2 (en) | Semiconductor device | |
| JP2824329B2 (en) | Variable capacitance diode device | |
| JPS59175153A (en) | Semiconductor integrated circuit | |
| JP2668528B2 (en) | Method for manufacturing semiconductor device | |
| JP3242478B2 (en) | High voltage semiconductor device | |
| JPH0590492A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JPH01220856A (en) | Semiconductor device | |
| JPH0618251B2 (en) | Semiconductor device | |
| JPH0441499B2 (en) | ||
| JPH0122989B2 (en) | ||
| JP2680869B2 (en) | Semiconductor device | |
| JP2538384B2 (en) | Semiconductor integrated circuit | |
| JPS6231154A (en) | Semiconductor device | |
| JPH0122740B2 (en) | ||
| JPS58216439A (en) | Semiconductor device | |
| JPH07202128A (en) | Manufacture of semiconductor device | |
| JPS5873162A (en) | Semiconductor device and manufacture thereof | |
| JPH04350962A (en) | Semiconductor integrated circuit | |
| JPS5914650A (en) | Semiconductor integrated circuit device | |
| JPH04348563A (en) | Semiconductor ic | |
| JPH06350027A (en) | Semiconductor device | |
| JPH088402A (en) | Semiconductor integrated circuit device and its manufacture | |
| JPS62177957A (en) | Semiconductor integrated circuit device | |
| JPS5895837A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20070920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20080920 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20090920 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 16 Free format text: PAYMENT UNTIL: 20090920 |