JPH0558583B2 - - Google Patents
Info
- Publication number
- JPH0558583B2 JPH0558583B2 JP60122365A JP12236585A JPH0558583B2 JP H0558583 B2 JPH0558583 B2 JP H0558583B2 JP 60122365 A JP60122365 A JP 60122365A JP 12236585 A JP12236585 A JP 12236585A JP H0558583 B2 JPH0558583 B2 JP H0558583B2
- Authority
- JP
- Japan
- Prior art keywords
- channel region
- pad
- transistor
- conductivity type
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体デバイス、特に半導体デバイス
の入出力端子用の静電放電保護回路に関するもの
である。
の入出力端子用の静電放電保護回路に関するもの
である。
[従来の技術]
MOSデバイスはすべてその入力および出力パ
ツドの部分に、静電放電による内部回路の破損防
止用保護回路が設けてある。この種の保護回路が
耐え得る電圧レベルは、通常約3000ボルトである
が、MOSデバイスは、この程度の保護レベルで
あつても、通常の取扱い中に破損をきたすことが
ある。
ツドの部分に、静電放電による内部回路の破損防
止用保護回路が設けてある。この種の保護回路が
耐え得る電圧レベルは、通常約3000ボルトである
が、MOSデバイスは、この程度の保護レベルで
あつても、通常の取扱い中に破損をきたすことが
ある。
[目的]
本発明は上記の問題を解決するためになされた
もので、その主たる目的はMOS集積回路の静電
放電に対する、改良された保護回路を提供するこ
とにある。本発明の他の目的は、3000ボルト以上
の静電放電、好ましくは8000から10000ボルトの
静電放電まで耐えられるようなMOSデバイスの
入出力保護回路を提供することにある。
もので、その主たる目的はMOS集積回路の静電
放電に対する、改良された保護回路を提供するこ
とにある。本発明の他の目的は、3000ボルト以上
の静電放電、好ましくは8000から10000ボルトの
静電放電まで耐えられるようなMOSデバイスの
入出力保護回路を提供することにある。
[発明の概要]
本発明の一実施例においては、MOSデバイス
の入力保護回路に金属ボンデイングバツドと接地
間に接続された厚膜酸化物層を有するトランジス
タを設ける。このトランジスタのチヤンネル幅
は、静電放電により生ずる、大きくかつ持続時間
の短い電流スパイクに充分耐えられるような値に
これを設定する。さらに重要なことは、このトラ
ンジスタのドレインに至る金属−シリコン基板間
の接触部と、トランジスタのチヤンネル(熱の発
生はほとんどこの個所で生じる)間の間隔を通常
よりも大きな値に設定することにより、静電放電
による電流スパイクの発生期間中に、シリコン基
板の表面に沿つて伝播する熱により接触部の金属
材が溶融するのを防止する。なお、このように接
触部とチヤンネルとの間隔を大きくとるようにし
た構成は出力パツド用回路、あるいはダイオード
による保護デバイスを用いた回路にも適用しうる
ものである。
の入力保護回路に金属ボンデイングバツドと接地
間に接続された厚膜酸化物層を有するトランジス
タを設ける。このトランジスタのチヤンネル幅
は、静電放電により生ずる、大きくかつ持続時間
の短い電流スパイクに充分耐えられるような値に
これを設定する。さらに重要なことは、このトラ
ンジスタのドレインに至る金属−シリコン基板間
の接触部と、トランジスタのチヤンネル(熱の発
生はほとんどこの個所で生じる)間の間隔を通常
よりも大きな値に設定することにより、静電放電
による電流スパイクの発生期間中に、シリコン基
板の表面に沿つて伝播する熱により接触部の金属
材が溶融するのを防止する。なお、このように接
触部とチヤンネルとの間隔を大きくとるようにし
た構成は出力パツド用回路、あるいはダイオード
による保護デバイスを用いた回路にも適用しうる
ものである。
[実施例]
以下、図面に示す実施例につき本発明を詳細に
説明する。
説明する。
第1図ないし第3図に示すように、MOSデバ
イスの入力回路には金属ボンデイングパツド10
が設けてあり、この金属ボンデイングパツド10
は金属導体11によりトランジスタ13のドレイ
ン12に接続されている。このトランジスタ13
のゲート14はそのドレイン12と短絡され、ま
たソース15はVssライン16に接続されてい
る。上記パツド10の電位がVssに対して正のレ
ベルとなつて、このレベルが、Vssレベルに対し
て+20または+25ボルト程度の酸化厚膜層スレツ
シヨルドレベルを越える値になると、トランジス
タ13は2次ブレークダウンを起こして低インピ
ーダンス状態となり、Vssライン16と完全に導
通する。一方、パツド10の電位がVssに対して
負のレベルになると、N+ドレイン領域12(第
3図)はフオーミングバイアスを受けた場合のダ
イオードとして働いて、Vssライン16と完全に
導通する。トランジスタ13のドレインノード1
2は、電気抵抗として機能する長いN+型通路部
17の一端に接続されており、この抵抗体の他端
は「フイールドプレートダイオード」として機能
するMOSトランジスタ19のドレイン18に接
続されている。トランジスタ19のソース20は
金属−シリコン接触部21を介してVssライン1
6に接続されており、またそのゲート22(本実
施例では多結晶シリコンからなる)も接触部23
を介してVssライン16と接続されている。拡散
抵抗としてのN+型通路部17およびフイールド
プレートダイオードとしてのMOSトランジスタ
19は、前記パツド10とチツプの内部回路との
間の絶縁段として機能するものである。ドレイン
ノード18は、金属−シリコン接触部24により
チツプの内部回路(たとえばアドレスバツフア回
路等)に接続されている。前記MOSトランジス
タ19は、そのポリシリコンゲート22の下部に
通常の薄膜ゲート酸化物層を有し、一方トランジ
スタ13はゲート14の下部に厚膜フイールド酸
化物層を有している。
イスの入力回路には金属ボンデイングパツド10
が設けてあり、この金属ボンデイングパツド10
は金属導体11によりトランジスタ13のドレイ
ン12に接続されている。このトランジスタ13
のゲート14はそのドレイン12と短絡され、ま
たソース15はVssライン16に接続されてい
る。上記パツド10の電位がVssに対して正のレ
ベルとなつて、このレベルが、Vssレベルに対し
て+20または+25ボルト程度の酸化厚膜層スレツ
シヨルドレベルを越える値になると、トランジス
タ13は2次ブレークダウンを起こして低インピ
ーダンス状態となり、Vssライン16と完全に導
通する。一方、パツド10の電位がVssに対して
負のレベルになると、N+ドレイン領域12(第
3図)はフオーミングバイアスを受けた場合のダ
イオードとして働いて、Vssライン16と完全に
導通する。トランジスタ13のドレインノード1
2は、電気抵抗として機能する長いN+型通路部
17の一端に接続されており、この抵抗体の他端
は「フイールドプレートダイオード」として機能
するMOSトランジスタ19のドレイン18に接
続されている。トランジスタ19のソース20は
金属−シリコン接触部21を介してVssライン1
6に接続されており、またそのゲート22(本実
施例では多結晶シリコンからなる)も接触部23
を介してVssライン16と接続されている。拡散
抵抗としてのN+型通路部17およびフイールド
プレートダイオードとしてのMOSトランジスタ
19は、前記パツド10とチツプの内部回路との
間の絶縁段として機能するものである。ドレイン
ノード18は、金属−シリコン接触部24により
チツプの内部回路(たとえばアドレスバツフア回
路等)に接続されている。前記MOSトランジス
タ19は、そのポリシリコンゲート22の下部に
通常の薄膜ゲート酸化物層を有し、一方トランジ
スタ13はゲート14の下部に厚膜フイールド酸
化物層を有している。
第1図、第2図、第3図に示す保護回路の顕著
な特徴は、トランジスタ13のチヤンネル幅W
と、このチヤンネルの端部25からドレイン12
を金属導体11に結合する金属−シリコン接触部
26に至る距離Aの設定にあることが見出され
た。この距離Aの設定が支配的である所以は、ト
ランジスタ13のチヤンネル領域で熱が発生し、
この熱が上記チヤンネル端部25からシリコンの
表面に沿つて金属接触部26に伝達され、該接触
部を形成するアルミ材を溶融させてシリコンの溶
融混合(アロイング)をきたすことにより、該ア
ルミ層がシリコン層内に入り込んで、その接合面
を短絡することがあるためである。この場合、シ
リコンはシリコン酸化物に較べてより良好な熱伝
導体であるため、熱は接合部上方の金属部分へ垂
直に伝播するよりもむしろ、シリコンチツプの表
面に沿つて接触部26に伝達されることとなる。
な特徴は、トランジスタ13のチヤンネル幅W
と、このチヤンネルの端部25からドレイン12
を金属導体11に結合する金属−シリコン接触部
26に至る距離Aの設定にあることが見出され
た。この距離Aの設定が支配的である所以は、ト
ランジスタ13のチヤンネル領域で熱が発生し、
この熱が上記チヤンネル端部25からシリコンの
表面に沿つて金属接触部26に伝達され、該接触
部を形成するアルミ材を溶融させてシリコンの溶
融混合(アロイング)をきたすことにより、該ア
ルミ層がシリコン層内に入り込んで、その接合面
を短絡することがあるためである。この場合、シ
リコンはシリコン酸化物に較べてより良好な熱伝
導体であるため、熱は接合部上方の金属部分へ垂
直に伝播するよりもむしろ、シリコンチツプの表
面に沿つて接触部26に伝達されることとなる。
上記第1図、第2図、第3図の入力保護回路
は、パツド10に発生する。たとえば7000ないし
8000ボルトの静電圧ビルドアツプに耐えられるよ
うに構成されている。静電圧はピーク電流が非常
に高くしかも持続時間の短いごく瞬時的な電流ス
パイクにより放電される。MOSデバイスの耐え
うる静電圧は一般にわずか3000ボルト程度のもの
であるが、この程度の電圧は通常の取扱い中でも
摩擦等により容易に発生するので、従来はこのよ
うな静電圧に起因する破損を防止するために、デ
バイスの端子をすべて接地するか、あるいはこれ
らを相互に短絡させておくなど、特別の予防措置
を講ずることが必要であつた。
は、パツド10に発生する。たとえば7000ないし
8000ボルトの静電圧ビルドアツプに耐えられるよ
うに構成されている。静電圧はピーク電流が非常
に高くしかも持続時間の短いごく瞬時的な電流ス
パイクにより放電される。MOSデバイスの耐え
うる静電圧は一般にわずか3000ボルト程度のもの
であるが、この程度の電圧は通常の取扱い中でも
摩擦等により容易に発生するので、従来はこのよ
うな静電圧に起因する破損を防止するために、デ
バイスの端子をすべて接地するか、あるいはこれ
らを相互に短絡させておくなど、特別の予防措置
を講ずることが必要であつた。
本発明によれば、トランジスタ13の前記チヤ
ンネル幅Wを少なくとも約5ないし6ミル(5×
1/1000−6×1/1000インチ)すなわち、約
0.127mm〜0.152mmに設定することにより、大きな
瞬時電流スパイスを僅小の順方向電圧降下で導通
させることができるようにする。また上記チヤン
ネルの長さはこれを約3ミクロンとするが、この
数値は支配的なものではなく、チヤンネル長は通
常の場合、個々のチツプの設計に用いられる設計
ルールに応じた標準的なトランジスタの場合と同
じ程度の値としてもよい。ただし、このチヤンネ
ル長の、チヤンネル幅Wに対する比率の好適な数
値例は約25以上である。一方、チヤンネル端部2
5から接触部26に至る上記距離Aは、上記チヤ
ンネル長よりも支配的である。すなわちこの距離
Aは、通常の3ミクロン設計ルールによる場合に
は3ミクロン程度でよいところを、少なくとも約
6ないし7ミクロン、好ましくは8ないし10ミク
ロンにこれを設定する。そして、この距離Aの、
チヤンネル長に対する比率の好適な数値例は約2
以上である。したがつて本実施例における該距離
Aは、通常の場合の2ないし3倍の値となる。
ンネル幅Wを少なくとも約5ないし6ミル(5×
1/1000−6×1/1000インチ)すなわち、約
0.127mm〜0.152mmに設定することにより、大きな
瞬時電流スパイスを僅小の順方向電圧降下で導通
させることができるようにする。また上記チヤン
ネルの長さはこれを約3ミクロンとするが、この
数値は支配的なものではなく、チヤンネル長は通
常の場合、個々のチツプの設計に用いられる設計
ルールに応じた標準的なトランジスタの場合と同
じ程度の値としてもよい。ただし、このチヤンネ
ル長の、チヤンネル幅Wに対する比率の好適な数
値例は約25以上である。一方、チヤンネル端部2
5から接触部26に至る上記距離Aは、上記チヤ
ンネル長よりも支配的である。すなわちこの距離
Aは、通常の3ミクロン設計ルールによる場合に
は3ミクロン程度でよいところを、少なくとも約
6ないし7ミクロン、好ましくは8ないし10ミク
ロンにこれを設定する。そして、この距離Aの、
チヤンネル長に対する比率の好適な数値例は約2
以上である。したがつて本実施例における該距離
Aは、通常の場合の2ないし3倍の値となる。
すなわち本発明によれば、このように距離Aを
設定することにより、静電放電に対する保護レベ
ルを従来の約3000ボルトに対して少なくとも2倍
あるいは3倍まで向上させることが可能となるの
である。他の欠陥メカニズムの生ずるような、
9000〜10000ボルトまでは、許容静電放電レベル
に対して該距離Aは一様に増加する関係にあり、
またチヤンネル幅Wと上記許容静電放電レベルと
の間には一次の関数関係があることが確認され
た。
設定することにより、静電放電に対する保護レベ
ルを従来の約3000ボルトに対して少なくとも2倍
あるいは3倍まで向上させることが可能となるの
である。他の欠陥メカニズムの生ずるような、
9000〜10000ボルトまでは、許容静電放電レベル
に対して該距離Aは一様に増加する関係にあり、
またチヤンネル幅Wと上記許容静電放電レベルと
の間には一次の関数関係があることが確認され
た。
なお、第1図、第2図、第3図に示したデバイ
スは、例えばテキサスインスツルメンツ社を譲受
人とする米国特許第4055444号に記載されている
ような、一般的なNチヤンネルシリコンゲート
MOSの製造工程を用いて製造することができる。
スは、例えばテキサスインスツルメンツ社を譲受
人とする米国特許第4055444号に記載されている
ような、一般的なNチヤンネルシリコンゲート
MOSの製造工程を用いて製造することができる。
本発明の概念は、第4図、第5図、第6図に示
すように、出力端子に対しても適用することが可
能である。この場合、出力ボンデイングパツド3
0は金属ライン31を介してトランジスタ33の
ドレイン32と接続され、このトランジスタ33
のソース34はVssライン35に接続されてい
る。金属ライン31の高電圧側は、ドレイン38
がVddライン39に接続されたトランジスタ37
のソース36に接続されている。これら二つのト
ランジスタ33,37のゲート40,41は相補
的な信号により駆動されてプシユプル出力動作を
行なうものであり、該トランジスタ33,37は
通常はこれを交互櫛型結線構造とすることによつ
て、大電流容量においても均一な電流密度が得ら
れるようにする。このようなトランジスタの構成
のごとく一部を第5図および第6図に示す。この
例ではトランジスタ33,37のそれぞれのチヤ
ンネルの実効幅Wは、たとえば各セグメントにつ
いて400ミクロン以上とすることにより、これら
のトランジスタが、静電放電により生じる相当の
電流スパイクにも耐えられるようにすることがで
きる。ただし、接触部42,43の領域において
アルミ層が溶融するという問題は依然として残る
ため、前記距離Aは前述のように一般に用いられ
る設定値よりも大きな値にこれを設定することに
より、電流スパイクの持続時間中に、ゲート40
ないし41の下のチヤンネルで発生した熱がアル
ミ接触部42,43にまで及ばないようにする。
すように、出力端子に対しても適用することが可
能である。この場合、出力ボンデイングパツド3
0は金属ライン31を介してトランジスタ33の
ドレイン32と接続され、このトランジスタ33
のソース34はVssライン35に接続されてい
る。金属ライン31の高電圧側は、ドレイン38
がVddライン39に接続されたトランジスタ37
のソース36に接続されている。これら二つのト
ランジスタ33,37のゲート40,41は相補
的な信号により駆動されてプシユプル出力動作を
行なうものであり、該トランジスタ33,37は
通常はこれを交互櫛型結線構造とすることによつ
て、大電流容量においても均一な電流密度が得ら
れるようにする。このようなトランジスタの構成
のごとく一部を第5図および第6図に示す。この
例ではトランジスタ33,37のそれぞれのチヤ
ンネルの実効幅Wは、たとえば各セグメントにつ
いて400ミクロン以上とすることにより、これら
のトランジスタが、静電放電により生じる相当の
電流スパイクにも耐えられるようにすることがで
きる。ただし、接触部42,43の領域において
アルミ層が溶融するという問題は依然として残る
ため、前記距離Aは前述のように一般に用いられ
る設定値よりも大きな値にこれを設定することに
より、電流スパイクの持続時間中に、ゲート40
ないし41の下のチヤンネルで発生した熱がアル
ミ接触部42,43にまで及ばないようにする。
以上本発明の実施例につき各種説明してきた
が、本発明による装置はこれら実施例に限定され
るものでなく、記載の実施例に適宜各種の追加な
いし変更を加えてもよいことはいうまでもない。
が、本発明による装置はこれら実施例に限定され
るものでなく、記載の実施例に適宜各種の追加な
いし変更を加えてもよいことはいうまでもない。
[発明の効果]
以上に述べたように、本発明による半導体デバ
イスの保護回路は、シリコンチツプの表面に設け
た金属入力パツド10とトランジスタ13,33
とからなり、このトランジスタ13,33は厚膜
ゲート酸化物層と、前記金属入力パツド10を電
圧供給用の導体部11,31に接続するソース−
ドレイン間通路部(チヤンネル)と、金属ゲート
14,40と、この金属ゲートおよび前記入力パ
ツドに対して細長の接触領域26,42により接
続されたドレイン領域12,32とする。前記ソ
ース−ドレイン間通路部の幅はこれを該通路部の
長さの少なくとも約25倍とするとともに、前記シ
リコンチツプの表面に沿つて前記ソース−ドレイ
ン間通路部から前記接触領域26,42に至る距
離を前記ソース−ドレイン間通路部の長さの少な
くとも約2倍とすることにより、結果として入力
あるいは出力保護対象たるMOS等の半導体デバ
イス19に対して、大きな瞬時電流スパイクを僅
小の順方向電圧降下で導通させることができるよ
うにし、静電放電に対する保護レベルを従来の約
3000ボルトに対して少なくとも2倍あるいは3倍
にまで向上させることができるという効果があ
る。
イスの保護回路は、シリコンチツプの表面に設け
た金属入力パツド10とトランジスタ13,33
とからなり、このトランジスタ13,33は厚膜
ゲート酸化物層と、前記金属入力パツド10を電
圧供給用の導体部11,31に接続するソース−
ドレイン間通路部(チヤンネル)と、金属ゲート
14,40と、この金属ゲートおよび前記入力パ
ツドに対して細長の接触領域26,42により接
続されたドレイン領域12,32とする。前記ソ
ース−ドレイン間通路部の幅はこれを該通路部の
長さの少なくとも約25倍とするとともに、前記シ
リコンチツプの表面に沿つて前記ソース−ドレイ
ン間通路部から前記接触領域26,42に至る距
離を前記ソース−ドレイン間通路部の長さの少な
くとも約2倍とすることにより、結果として入力
あるいは出力保護対象たるMOS等の半導体デバ
イス19に対して、大きな瞬時電流スパイクを僅
小の順方向電圧降下で導通させることができるよ
うにし、静電放電に対する保護レベルを従来の約
3000ボルトに対して少なくとも2倍あるいは3倍
にまで向上させることができるという効果があ
る。
第1図は本発明による保護回路の一実施例たる
入力保護回路を示す概略図、第2図は第1図の保
護回路を有する半導体チツプの一部を拡大して示
す平面図、第3図は第2図の3−3線に沿う断面
図、第4図は本発明を出力保護回路に適用した場
合の実施例を示す概略図、第5図は第4図の保護
回路を有する半導体チツプの一部を拡大して示す
平面図、第6図は第5図の6−6線に沿う断面図
である。 10……入力パツド、11,16,31,35
……金属導体部、12,18,32,38……ド
レイン、13,19,33,37……トランジス
タ、14,22,40,41……ゲート、15,
20,34,36……ソース、21,23,2
6,42,43……接触部、30……出力パツ
ド。
入力保護回路を示す概略図、第2図は第1図の保
護回路を有する半導体チツプの一部を拡大して示
す平面図、第3図は第2図の3−3線に沿う断面
図、第4図は本発明を出力保護回路に適用した場
合の実施例を示す概略図、第5図は第4図の保護
回路を有する半導体チツプの一部を拡大して示す
平面図、第6図は第5図の6−6線に沿う断面図
である。 10……入力パツド、11,16,31,35
……金属導体部、12,18,32,38……ド
レイン、13,19,33,37……トランジス
タ、14,22,40,41……ゲート、15,
20,34,36……ソース、21,23,2
6,42,43……接触部、30……出力パツ
ド。
Claims (1)
- 【特許請求の範囲】 1 第1の導電タイプの基板に形成された第2の
導電タイプの第1ドープ領域と、 前記基板に形成された前記第2の導電タイプの
第2ドープ領域と、この第2ドープ領域は基準電
位に接続されるとともに前記第1ドープ領域から
離れていて両者の間にチヤンネル領域が形成され
る、 前記基板表面上の第1絶縁層の上に形成された
導電性接触パツドと、該パツドは接触部において
前記第1ドープ領域と電気的に接続されるととも
に前記チヤンネル領域の上へ延ばされ、該パツド
は第2絶縁層により前記チヤンネル領域から離さ
れ、前記接触部は前記チヤンネル領域から前記第
1と第2のドープ領域の間隔で規定される前記チ
ヤンネル領域の長さの少なくとも2倍以上離され
る構成の半導体デイバイス用保護装置。 2 前記チヤンネル領域の長さは3ミクロンであ
り、前記接触部は前記チヤンネル領域から6ミク
ロン離されている特許請求の範囲第1項記載の半
導体デイバイス用保護装置。 3 前記チヤンネル領域の幅は少なくとも5ミル
(約0.127mm)である特許請求の範囲第1項記載の
半導体デイバイス用保護装置。 4 前記第1の導電タイプはP型であり、前記第
2の導電タイプはN型である特許請求の範囲第1
項記載の半導体デイバイス用保護装置。 5 前記チヤンネル領域のドープ濃度と前記第2
絶縁層の厚さは前記チヤンネル領域のスレシヨル
ド電圧が20ボルトを越えるように選択される特許
請求の範囲第4項記載の半導体デイバイス用保護
装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US617876 | 1984-06-06 | ||
US06617876 US4692781B2 (en) | 1984-06-06 | 1984-06-06 | Semiconductor device with electrostatic discharge protection |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6241175A Division JP2706626B2 (ja) | 1984-06-06 | 1994-10-05 | 半導体デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6144471A JPS6144471A (ja) | 1986-03-04 |
JPH0558583B2 true JPH0558583B2 (ja) | 1993-08-26 |
Family
ID=24475407
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60122365A Granted JPS6144471A (ja) | 1984-06-06 | 1985-06-05 | 半導体ディバイス用保護装置 |
JP6241175A Expired - Lifetime JP2706626B2 (ja) | 1984-06-06 | 1994-10-05 | 半導体デバイス |
JP8248203A Expired - Lifetime JP2810874B2 (ja) | 1984-06-06 | 1996-09-19 | 半導体デバイス |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6241175A Expired - Lifetime JP2706626B2 (ja) | 1984-06-06 | 1994-10-05 | 半導体デバイス |
JP8248203A Expired - Lifetime JP2810874B2 (ja) | 1984-06-06 | 1996-09-19 | 半導体デバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US4692781B2 (ja) |
JP (3) | JPS6144471A (ja) |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
JPS6271275A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体集積回路 |
US4908688A (en) * | 1986-03-14 | 1990-03-13 | Motorola, Inc. | Means and method for providing contact separation in silicided devices |
JPH065749B2 (ja) * | 1986-05-22 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
JP2541518B2 (ja) * | 1986-06-25 | 1996-10-09 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH0693498B2 (ja) * | 1986-08-25 | 1994-11-16 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体集積回路装置 |
JP2545527B2 (ja) * | 1987-01-23 | 1996-10-23 | 沖電気工業株式会社 | 半導体装置 |
US4750081A (en) * | 1987-10-19 | 1988-06-07 | Unisys Corporation | Phantom ESD protection circuit employing E-field crowding |
US4855620A (en) * | 1987-11-18 | 1989-08-08 | Texas Instruments Incorporated | Output buffer with improved ESD protection |
JPH01199467A (ja) * | 1988-02-04 | 1989-08-10 | Seiko Epson Corp | 半導体装置 |
JP2538312B2 (ja) * | 1988-06-02 | 1996-09-25 | 三菱電機株式会社 | 半導体集積回路 |
US5196913A (en) * | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
JPH02114533A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 半導体装置 |
US4990802A (en) * | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
US5043782A (en) * | 1990-05-08 | 1991-08-27 | David Sarnoff Research Center, Inc. | Low voltage triggered snap-back device |
JP2557980B2 (ja) * | 1989-05-26 | 1996-11-27 | 富士通株式会社 | 半導体入力保護装置 |
JP2776569B2 (ja) * | 1989-07-10 | 1998-07-16 | 日本電気株式会社 | 半導体装置 |
US5124877A (en) * | 1989-07-18 | 1992-06-23 | Gazelle Microcircuits, Inc. | Structure for providing electrostatic discharge protection |
JPH0415955A (ja) * | 1990-05-09 | 1992-01-21 | Mitsubishi Electric Corp | 半導体装置の入力回路の製造方法 |
FR2662303A1 (fr) * | 1990-05-17 | 1991-11-22 | Hello Sa | Transistor mos a tension de seuil elevee. |
JPH06506333A (ja) | 1991-03-18 | 1994-07-14 | クウォリティ・セミコンダクタ・インコーポレイテッド | 高速トランスミッションゲートスイッチ |
US6208195B1 (en) | 1991-03-18 | 2001-03-27 | Integrated Device Technology, Inc. | Fast transmission gate switch |
JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
JPH05121670A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体入力保護装置 |
US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
US5293057A (en) * | 1992-08-14 | 1994-03-08 | Micron Technology, Inc. | Electrostatic discharge protection circuit for semiconductor device |
JP2958202B2 (ja) * | 1992-12-01 | 1999-10-06 | シャープ株式会社 | 半導体装置 |
JPH06232354A (ja) * | 1992-12-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | 静電気保護デバイス |
US5504362A (en) * | 1992-12-22 | 1996-04-02 | International Business Machines Corporation | Electrostatic discharge protection device |
US5404041A (en) * | 1993-03-31 | 1995-04-04 | Texas Instruments Incorporated | Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit |
US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
JPH09507723A (ja) * | 1994-01-12 | 1997-08-05 | アトメル・コーポレイション | 最適化したesd保護を備える入力/出力トランジスタ |
FR2723800B1 (fr) * | 1994-08-19 | 1997-01-03 | Thomson Csf Semiconducteurs | Circuit de protection contre les decharges electrostatiques |
US5637900A (en) * | 1995-04-06 | 1997-06-10 | Industrial Technology Research Institute | Latchup-free fully-protected CMOS on-chip ESD protection circuit |
JP3121618B2 (ja) * | 1995-04-06 | 2001-01-09 | インダストリアル テクノロジー リサーチ インスティチュート | 多重セルトランジスタのためのn辺多角形セルレイアウト |
US5572394A (en) * | 1995-04-06 | 1996-11-05 | Industrial Technology Research Institute | CMOS on-chip four-LVTSCR ESD protection scheme |
US5754380A (en) * | 1995-04-06 | 1998-05-19 | Industrial Technology Research Institute | CMOS output buffer with enhanced high ESD protection capability |
JPH08316426A (ja) * | 1995-05-16 | 1996-11-29 | Nittetsu Semiconductor Kk | Mos型半導体装置およびその製造方法 |
US5656967A (en) * | 1995-08-07 | 1997-08-12 | Micron Technology, Inc. | Two-stage fusible electrostatic discharge protection circuit |
KR100203054B1 (ko) * | 1995-12-02 | 1999-06-15 | 윤종용 | 개선된 정전기 방전 능력을 갖는 집적 회로 |
JP3036423B2 (ja) * | 1996-02-06 | 2000-04-24 | 日本電気株式会社 | 半導体装置 |
TW359023B (en) * | 1996-04-20 | 1999-05-21 | Winbond Electronics Corp | Device for improvement of static discharge protection in ICs |
US5796638A (en) * | 1996-06-24 | 1998-08-18 | The Board Of Trustees Of The University Of Illinois | Methods, apparatus and computer program products for synthesizing integrated circuits with electrostatic discharge capability and connecting ground rules faults therein |
US6246122B1 (en) | 1996-07-09 | 2001-06-12 | Winbond Electronics Corp. | Electrostatic discharge protective schemes for integrated circuit packages |
KR100240872B1 (ko) * | 1997-02-17 | 2000-01-15 | 윤종용 | 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로 |
US6534833B1 (en) | 1998-03-18 | 2003-03-18 | Texas Instruments Incorporated | Semiconductor device with protection circuitry and method |
JP4295370B2 (ja) * | 1998-07-02 | 2009-07-15 | Okiセミコンダクタ株式会社 | 半導体素子 |
DE19840239A1 (de) * | 1998-09-03 | 2000-03-09 | Siemens Ag | Leistungshalbleiter-Bauelement mit einer Anordnung zum Schutz vor Schäden durch elektrostatische Entladungen |
US6633468B1 (en) | 1999-08-20 | 2003-10-14 | Texas Instruments Incorporated | High voltage protection circuit for improved oxide reliability |
JP2001077305A (ja) | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置 |
US6624487B1 (en) | 2002-05-07 | 2003-09-23 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
US6804095B2 (en) * | 2002-06-05 | 2004-10-12 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
US7092227B2 (en) * | 2002-08-29 | 2006-08-15 | Industrial Technology Research Institute | Electrostatic discharge protection circuit with active device |
JP2004247578A (ja) * | 2003-02-14 | 2004-09-02 | Kawasaki Microelectronics Kk | 半導体装置および半導体装置の製造方法 |
US6919603B2 (en) * | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
US7244992B2 (en) * | 2003-07-17 | 2007-07-17 | Ming-Dou Ker | Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection |
DE102004012819B4 (de) * | 2004-03-16 | 2006-02-23 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit erhöhter Robustheit |
JP4935708B2 (ja) * | 2008-02-19 | 2012-05-23 | 三菱電機ビルテクノサービス株式会社 | 乗客コンベアの注意喚起装置 |
US20100001394A1 (en) * | 2008-07-03 | 2010-01-07 | Promos Technologies Inc. | Chip package with esd protection structure |
US7888704B2 (en) * | 2008-08-15 | 2011-02-15 | System General Corp. | Semiconductor device for electrostatic discharge protection |
US9331066B2 (en) * | 2014-01-24 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and computer-readable medium for detecting parasitic transistors by utilizing equivalent circuit and threshold distance |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56100441A (en) * | 1980-01-16 | 1981-08-12 | Hitachi Ltd | Semiconductor ic device with protection element and manufacture thereof |
US4342045A (en) * | 1980-04-28 | 1982-07-27 | Advanced Micro Devices, Inc. | Input protection device for integrated circuits |
JPS57211273A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor integrated circuit device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3673427A (en) * | 1970-02-02 | 1972-06-27 | Electronic Arrays | Input circuit structure for mos integrated circuits |
US3999213A (en) * | 1972-04-14 | 1976-12-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing the device |
US4055444A (en) * | 1976-01-12 | 1977-10-25 | Texas Instruments Incorporated | Method of making N-channel MOS integrated circuits |
JPS5299786A (en) * | 1976-02-18 | 1977-08-22 | Agency Of Ind Science & Technol | Mos integrated circuit |
JPS5413780A (en) * | 1977-07-01 | 1979-02-01 | Nec Corp | Semiconductor device |
JPS53136278A (en) * | 1977-08-18 | 1978-11-28 | Shinjirou Izumi | Apparatus for carrying tetrahedronn shaped packed bodies |
JPS5437584A (en) * | 1977-08-29 | 1979-03-20 | Nec Corp | Field effect semiconductor device of insulation gate type |
JPS5565469A (en) * | 1978-11-13 | 1980-05-16 | Toshiba Corp | Mos integrated circuit |
JPS5737876A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Semiconductor integrated circuit apparatus |
JPS57211272A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor device |
JPS5861657A (ja) * | 1981-10-09 | 1983-04-12 | Toshiba Corp | 半導体集積回路 |
US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
-
1984
- 1984-06-06 US US06617876 patent/US4692781B2/en not_active Expired - Lifetime
-
1985
- 1985-06-05 JP JP60122365A patent/JPS6144471A/ja active Granted
-
1994
- 1994-10-05 JP JP6241175A patent/JP2706626B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-19 JP JP8248203A patent/JP2810874B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56100441A (en) * | 1980-01-16 | 1981-08-12 | Hitachi Ltd | Semiconductor ic device with protection element and manufacture thereof |
US4342045A (en) * | 1980-04-28 | 1982-07-27 | Advanced Micro Devices, Inc. | Input protection device for integrated circuits |
JPS57211273A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
JPH07321318A (ja) | 1995-12-08 |
JP2810874B2 (ja) | 1998-10-15 |
JPS6144471A (ja) | 1986-03-04 |
US4692781A (en) | 1987-09-08 |
US4692781B2 (en) | 1998-01-20 |
JP2706626B2 (ja) | 1998-01-28 |
US4692781B1 (en) | 1995-05-30 |
JPH09172174A (ja) | 1997-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0558583B2 (ja) | ||
US4990802A (en) | ESD protection for output buffers | |
US4876584A (en) | Electrostatic discharge protection circuit | |
US5293057A (en) | Electrostatic discharge protection circuit for semiconductor device | |
US5717559A (en) | Input/output protection device for use in semiconductor device | |
US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
JPS6134967A (ja) | Vlsi集積回路装置用の入力保護構成体 | |
US6222710B1 (en) | Semiconductor device | |
US4609931A (en) | Input protection MOS semiconductor device with zener breakdown mechanism | |
US4691217A (en) | Semiconductor integrated circuit device | |
EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
KR100325190B1 (ko) | 반도체집적회로 | |
US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
EP0371663B1 (en) | Integrated circuit output buffer having improved ESD protection | |
JP2839375B2 (ja) | 半導体集積回路装置 | |
JP3559075B2 (ja) | Cmos技術の集積電子回路用の極性反転保護装置 | |
JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
JPH0571145B2 (ja) | ||
JPH02238668A (ja) | 半導体装置 | |
US4727405A (en) | Protective network | |
EP0198468A2 (en) | Protective device for integrated circuit | |
EP0083699A2 (en) | Protective circuit for semiconductor devices | |
JPH0665224B2 (ja) | 半導体集積回路装置 | |
US6445601B1 (en) | Electrostatic discharge protection circuit | |
JP3271435B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |