JP2706626B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP2706626B2 JP2706626B2 JP6241175A JP24117594A JP2706626B2 JP 2706626 B2 JP2706626 B2 JP 2706626B2 JP 6241175 A JP6241175 A JP 6241175A JP 24117594 A JP24117594 A JP 24117594A JP 2706626 B2 JP2706626 B2 JP 2706626B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- drain
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 59
- 239000010703 silicon Substances 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 8
- 238000010168 coupling process Methods 0.000 claims 8
- 238000005859 coupling reaction Methods 0.000 claims 8
- 238000000034 method Methods 0.000 claims 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical group [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイス、特に半
導体デバイスの入出力端子用の静電放電保護装置に関す
るものである。 【０００２】 【従来の技術】ＭＯＳデバイスはすべてその入力および
出力パッドの部分に、静電放電による内部回路の破損防
止用保護回路が設けてある。この種の保護回路が耐え得
る電圧レベルは、通常約３０００ボルトであるが、ＭＯ
Ｓデバイスは、この程度の保護レベルであっても、通常
の取扱い中に破損をきたすことがある。 【０００３】 【目的】本発明は上記の問題を解決するためになされた
もので、その主たる目的はＭＯＳ集積回路の静電放電に
対する、改良された保護装置を提供することにある。本
発明の他の目的は、３０００ボルト以上の静電放電、好
ましくは８０００から１００００ボルトの静電放電まで
耐えられるようなＭＯＳデバイスの入出力保護装置を提
供することにある。 【０００４】 【発明の概要】この発明は上記目的を達成するためにな
されたものであり、その構成は次の通りである。即ち、
第１の導電タイプの基板に形成された第２の導電タイプ
の第１ドープ領域と、基板に形成された第２の導電タイ
プの第２ドープ領域と、この第２ドープ領域は基準電位
に接続されるとともに第１ドープ領域から離れていて両
者の間に電流通路が形成される、この電流通路は第１と
第２のドープ領域の間隔で規定されるその長さよりも実
質的に大きい幅（Ｗ）を持つ、基板表面上の第１の絶縁
層の上に形成された導電性接触パッドと、該パッドは接
触部において第１ドープ領域と導電的に接続され、該接
触部は、その幅を規定する電流通路の実質的な部分にお
いて、電流通路に平行に延ばされ、接触部は前記電流通
路から該電流通路の前記長さの少なくとも２倍以上離さ
れる。 【０００５】 【実施例】以下、図面に示す実施例につき本発明を詳細
に説明する。 【０００６】図１ないし図３に示すように、ＭＯＳデバ
イスの入力回路には金属ボンディングパッド１０が設け
てあり、この金属ボンディングパッド１０は金属導体１
１によりトランジスタ１３のドレイン１２に接続されて
いる。このトランジスタ１３のゲート１４はそのドレイ
ン１２と短絡され、またソース１５はＶｓｓライン１６
に接続されている。上記パッド１０の電位がＶｓｓに対
して正のレベルとなって、このレベルが、Ｖｓｓレベル
に対して＋２０または＋２５ボルト程度の酸化厚膜層ス
レッショルドレベルを越える値になると、トランジスタ
１３は２次ブレークダウンを起こして低インピーダンス
状態となり、Ｖｓｓライン１６と完全に導通する。一
方、パッド１０の電位がＶｓｓに対して負のレベルにな
ると、Ｎ＋ドレイン領域１２（図３）はフォーミングバ
イアスを受けた場合のダイオードとして働いて、Ｖｓｓ
ライン１６と完全に導通する。トランジスタ１３のドレ
インノード１２は、電気抵抗として機能する長いＮ＋型
通路部１７の一端に接続されており、この抵抗体の他端
は「フィールドプレートダイオード」として機能するＭ
ＯＳトランジスタ１９のドレイン１８に接続されてい
る。トランジスタ１９のソース２０は金属−シリコン接
触部２１を介してＶｓｓライン１６に接続されており、
またそのゲート２２（本実施例では多結晶シリコンから
なる）も接触部２３を介してＶｓｓライン１６と接続さ
れている。拡散抵抗としてのＮ＋型通路部１７およびフ
ィールドプレートダイオードとしてのＭＯＳトランジス
タ１９は、前記パッド１０とチップの内部回路との間の
絶縁段として機能するものである。ドレインノード１８
は、金属−シリコン接触部２４によりチップの内部回路
（たとえばアドレスバッファ回路等）に接続されてい
る。前記ＭＯＳトランジスタ１９は、そのポリシリコン
ゲート２２の下部に通常の薄膜ゲート酸化物層を有し、
一方トランジスタ１３はゲート１４の下部に厚膜フィー
ルド酸化物層を有している。 【０００７】図１、図２、図３に示す保護回路の顕著な
特徴は、トランジスタ１３のチャンネル幅Ｗと、このチ
ャンネルの端部２５からドレイン１２を金属導体１１に
結合する金属−シリコン接触部２６に至る距離Ａの設定
にあることが見出された。この距離Ａの設定が支配的で
ある所以は、トランジスタ１３のチャンネル領域で熱が
発生し、この熱が上記チャンネル端部２５からシリコン
の表面に沿って金属接触部２６に伝達され、該接触部を
形成するアルミ材を溶融させてシリコンの溶融混合（ア
ロイング）をきたすことにより、該アルミ層がシリコン
層内に入り込んで、その接合面を短絡することがあるた
めである。この場合、シリコンはシリコン酸化物に較べ
てより良好な熱伝導体であるため、熱は接合部上方の金
属部分へ垂直に伝播するよりもむしろ、シリコンチップ
の表面に沿って接触部２６に伝達されることとなる。 【０００８】上記図１、図２、図３の入力保護回路は、
パッド１０に発生する。たとえば７０００ないし８００
０ボルトの静電圧ビルドアップに耐えられるように構成
されている。静電圧はピーク電流が非常に高くしかも持
続時間の短いごく瞬時的な電流スパイクにより放電され
る。ＭＯＳデバイスの耐えうる静電圧は一般にわずか３
０００ボルト程度のものであるが、この程度の電圧は通
常の取扱い中でも摩擦等により容易に発生するので、従
来はこのような静電圧に起因する破損を防止するため
に、デバイスの端子をすべて接地するか、あるいはこれ
らを相互に短絡させておくなど、特別の予防措置を講ず
ることが必要であった。 【０００９】本発明によれば、トランジスタ１３の前記
チャンネル幅Ｗを少なくとも約５ないし６ミル（５×１
／１０００−６×１／１０００インチ）すなわち、約
０．１２７mm〜０．１５２mmに設定することにより、大
きな瞬時電流スパイスを僅小の順方向電圧降下で導通さ
せることができるようにする。また上記チャンネルの長
さはこれを約３ミクロンとするが、この数値は支配的な
ものではなく、チャンネル長は通常の場合、個々のチッ
プの設計に用いられる設計ルールに応じた標準的なトラ
ンジスタの場合と同じ程度の値としてもよい。ただし、
このチャンネル長の、チャンネル幅Ｗに対する比率の好
適な数値例は約２５以上である。一方、チャンネル端部
２５から接触部２６に至る上記距離Ａは、上記チャンネ
ル長よりも支配的である。すなわちこの距離Ａは、通常
の３ミクロン設計ルールによる場合には３ミクロン程度
でよいところを、少なくとも約６ないし７ミクロン、好
ましくは８ないし１０ミクロンにこれを設定する。そし
て、この距離Ａの、チャンネル長に対する比率の好適な
数値例は約２以上である。したがって本実施例における
該距離Ａは、通常の場合の２ないし３倍の値となる。 【００１０】すなわち本発明によれば、このように距離
Ａを設定することにより、静電放電に対する保護レベル
を従来の約３０００ボルトに対して少なくとも２倍ある
いは３倍まで向上させることが可能となるのである。他
の欠陥メカニズムの生ずるような、９０００〜１０００
０ボルトまでは、許容静電放電レベルに対して該距離Ａ
は一様に増加する関係にあり、またチャンネル幅Ｗと上
記許容静電放電レベルとの間には一次の関数関係がある
ことが確認された。 【００１１】なお、図１、図２、図３に示したデバイス
は、例えばテキサスインスツルメンツ社を譲受人とする
米国特許第４０５５４４４号に記載されているような、
一般的なＮチャンネルシリコンゲートＭＯＳの製造工程
を用いて製造することができる。 【００１２】本発明の概念は、図４、図５、図６に示す
ように、出力端子に対しても適用することが可能であ
る。この場合、出力ボンディングパッド３０は金属ライ
ン３１を介してトランジスタ３３のドレイン３２と接続
され、このトランジスタ３３のソース３４はＶｓｓライ
ン３５に接続されている。金属ライン３１の高電圧側
は、ドレイン３８がＶｄｄライン３９に接続されたトラ
ンジスタ３７のソース３６に接続されている。これら二
つのトランジスタ３３，３７のゲート４０，４１は相補
的な信号により駆動されてプシュプル出力動作を行なう
ものであり、該トランジスタ３３，３７は通常はこれを
交互櫛型結線構造とすることによって、大電流容量にお
いても均一な電流密度が得られるようにする。このよう
なトランジスタの構成の一部を図５および図６に示す。
この例ではトランジスタ３３，３７のそれぞれのチャン
ネルの実効幅Ｗは、たとえば各セグメントについて４０
０ミクロン以上とすることにより、これらのトランジス
タが、静電放電により生じる相当の電流スパイクにも耐
えられるようにすることができる。ただし、接触部４
２、４３の領域においてアルミ層が溶融するという問題
は依然として残るため、前記距離Ａは前述のように一般
に用いられる設定値よりも大きな値にこれを設定するこ
とにより、電流スパイクの持続時間中に、ゲート４０な
いし４１の下のチャンネルで発生した熱がアルミ接触部
４２，４３にまで及ばないようにする。 【００１３】以上本発明の実施例につき各種説明してき
たが、本発明による装置はこれら実施例に限定されるも
のでなく、記載の実施例に適宜各種の追加ないし変更を
加えてもよいことはいうまでもない。 【００１４】 【発明の効果】以上に述べたように、本発明による半導
体デバイスの保護回路は、シリコンチップの表面に設け
た金属入力パッド１０とトランジスタ１３，３３とから
なり、このトランジスタ１３、３３は厚膜ゲート酸化物
層と、前記金属入力パッド１０を電圧供給用の導体部１
１，３１に接続するソース−ドレイン間通路部（チャン
ネル）と、金属ゲート１４，４０と、この金属ゲートお
よび前記入力パッドに対して細長の接触領域２６，４２
により接続されたドレイン領域１２，３２とする。前記
ソース−ドレイン間通路部の幅はこれを該通路部の長さ
の少なくとも約２５倍とするとともに、前記シリコンチ
ップの表面に沿って前記ソース−ドレイン間通路部から
前記接触領域２６，４２に至る距離を前記ソース−ドレ
イン間通路部の長さの少なくとも約２倍とすることによ
り、結果として入力あるいは出力保護対象たるＭＯＳ等
の半導体デバイス１９に対して、大きな瞬時電流スパイ
クを僅小の順方向電圧降下で導通させることができるよ
うにし、静電放電に対する保護レベルを従来の約３００
０ボルトに対して少なくとも２倍あるいは３倍にまで向
上させることができるという効果がある。
導体デバイスの入出力端子用の静電放電保護装置に関す
るものである。 【０００２】 【従来の技術】ＭＯＳデバイスはすべてその入力および
出力パッドの部分に、静電放電による内部回路の破損防
止用保護回路が設けてある。この種の保護回路が耐え得
る電圧レベルは、通常約３０００ボルトであるが、ＭＯ
Ｓデバイスは、この程度の保護レベルであっても、通常
の取扱い中に破損をきたすことがある。 【０００３】 【目的】本発明は上記の問題を解決するためになされた
もので、その主たる目的はＭＯＳ集積回路の静電放電に
対する、改良された保護装置を提供することにある。本
発明の他の目的は、３０００ボルト以上の静電放電、好
ましくは８０００から１００００ボルトの静電放電まで
耐えられるようなＭＯＳデバイスの入出力保護装置を提
供することにある。 【０００４】 【発明の概要】この発明は上記目的を達成するためにな
されたものであり、その構成は次の通りである。即ち、
第１の導電タイプの基板に形成された第２の導電タイプ
の第１ドープ領域と、基板に形成された第２の導電タイ
プの第２ドープ領域と、この第２ドープ領域は基準電位
に接続されるとともに第１ドープ領域から離れていて両
者の間に電流通路が形成される、この電流通路は第１と
第２のドープ領域の間隔で規定されるその長さよりも実
質的に大きい幅（Ｗ）を持つ、基板表面上の第１の絶縁
層の上に形成された導電性接触パッドと、該パッドは接
触部において第１ドープ領域と導電的に接続され、該接
触部は、その幅を規定する電流通路の実質的な部分にお
いて、電流通路に平行に延ばされ、接触部は前記電流通
路から該電流通路の前記長さの少なくとも２倍以上離さ
れる。 【０００５】 【実施例】以下、図面に示す実施例につき本発明を詳細
に説明する。 【０００６】図１ないし図３に示すように、ＭＯＳデバ
イスの入力回路には金属ボンディングパッド１０が設け
てあり、この金属ボンディングパッド１０は金属導体１
１によりトランジスタ１３のドレイン１２に接続されて
いる。このトランジスタ１３のゲート１４はそのドレイ
ン１２と短絡され、またソース１５はＶｓｓライン１６
に接続されている。上記パッド１０の電位がＶｓｓに対
して正のレベルとなって、このレベルが、Ｖｓｓレベル
に対して＋２０または＋２５ボルト程度の酸化厚膜層ス
レッショルドレベルを越える値になると、トランジスタ
１３は２次ブレークダウンを起こして低インピーダンス
状態となり、Ｖｓｓライン１６と完全に導通する。一
方、パッド１０の電位がＶｓｓに対して負のレベルにな
ると、Ｎ＋ドレイン領域１２（図３）はフォーミングバ
イアスを受けた場合のダイオードとして働いて、Ｖｓｓ
ライン１６と完全に導通する。トランジスタ１３のドレ
インノード１２は、電気抵抗として機能する長いＮ＋型
通路部１７の一端に接続されており、この抵抗体の他端
は「フィールドプレートダイオード」として機能するＭ
ＯＳトランジスタ１９のドレイン１８に接続されてい
る。トランジスタ１９のソース２０は金属−シリコン接
触部２１を介してＶｓｓライン１６に接続されており、
またそのゲート２２（本実施例では多結晶シリコンから
なる）も接触部２３を介してＶｓｓライン１６と接続さ
れている。拡散抵抗としてのＮ＋型通路部１７およびフ
ィールドプレートダイオードとしてのＭＯＳトランジス
タ１９は、前記パッド１０とチップの内部回路との間の
絶縁段として機能するものである。ドレインノード１８
は、金属−シリコン接触部２４によりチップの内部回路
（たとえばアドレスバッファ回路等）に接続されてい
る。前記ＭＯＳトランジスタ１９は、そのポリシリコン
ゲート２２の下部に通常の薄膜ゲート酸化物層を有し、
一方トランジスタ１３はゲート１４の下部に厚膜フィー
ルド酸化物層を有している。 【０００７】図１、図２、図３に示す保護回路の顕著な
特徴は、トランジスタ１３のチャンネル幅Ｗと、このチ
ャンネルの端部２５からドレイン１２を金属導体１１に
結合する金属−シリコン接触部２６に至る距離Ａの設定
にあることが見出された。この距離Ａの設定が支配的で
ある所以は、トランジスタ１３のチャンネル領域で熱が
発生し、この熱が上記チャンネル端部２５からシリコン
の表面に沿って金属接触部２６に伝達され、該接触部を
形成するアルミ材を溶融させてシリコンの溶融混合（ア
ロイング）をきたすことにより、該アルミ層がシリコン
層内に入り込んで、その接合面を短絡することがあるた
めである。この場合、シリコンはシリコン酸化物に較べ
てより良好な熱伝導体であるため、熱は接合部上方の金
属部分へ垂直に伝播するよりもむしろ、シリコンチップ
の表面に沿って接触部２６に伝達されることとなる。 【０００８】上記図１、図２、図３の入力保護回路は、
パッド１０に発生する。たとえば７０００ないし８００
０ボルトの静電圧ビルドアップに耐えられるように構成
されている。静電圧はピーク電流が非常に高くしかも持
続時間の短いごく瞬時的な電流スパイクにより放電され
る。ＭＯＳデバイスの耐えうる静電圧は一般にわずか３
０００ボルト程度のものであるが、この程度の電圧は通
常の取扱い中でも摩擦等により容易に発生するので、従
来はこのような静電圧に起因する破損を防止するため
に、デバイスの端子をすべて接地するか、あるいはこれ
らを相互に短絡させておくなど、特別の予防措置を講ず
ることが必要であった。 【０００９】本発明によれば、トランジスタ１３の前記
チャンネル幅Ｗを少なくとも約５ないし６ミル（５×１
／１０００−６×１／１０００インチ）すなわち、約
０．１２７mm〜０．１５２mmに設定することにより、大
きな瞬時電流スパイスを僅小の順方向電圧降下で導通さ
せることができるようにする。また上記チャンネルの長
さはこれを約３ミクロンとするが、この数値は支配的な
ものではなく、チャンネル長は通常の場合、個々のチッ
プの設計に用いられる設計ルールに応じた標準的なトラ
ンジスタの場合と同じ程度の値としてもよい。ただし、
このチャンネル長の、チャンネル幅Ｗに対する比率の好
適な数値例は約２５以上である。一方、チャンネル端部
２５から接触部２６に至る上記距離Ａは、上記チャンネ
ル長よりも支配的である。すなわちこの距離Ａは、通常
の３ミクロン設計ルールによる場合には３ミクロン程度
でよいところを、少なくとも約６ないし７ミクロン、好
ましくは８ないし１０ミクロンにこれを設定する。そし
て、この距離Ａの、チャンネル長に対する比率の好適な
数値例は約２以上である。したがって本実施例における
該距離Ａは、通常の場合の２ないし３倍の値となる。 【００１０】すなわち本発明によれば、このように距離
Ａを設定することにより、静電放電に対する保護レベル
を従来の約３０００ボルトに対して少なくとも２倍ある
いは３倍まで向上させることが可能となるのである。他
の欠陥メカニズムの生ずるような、９０００〜１０００
０ボルトまでは、許容静電放電レベルに対して該距離Ａ
は一様に増加する関係にあり、またチャンネル幅Ｗと上
記許容静電放電レベルとの間には一次の関数関係がある
ことが確認された。 【００１１】なお、図１、図２、図３に示したデバイス
は、例えばテキサスインスツルメンツ社を譲受人とする
米国特許第４０５５４４４号に記載されているような、
一般的なＮチャンネルシリコンゲートＭＯＳの製造工程
を用いて製造することができる。 【００１２】本発明の概念は、図４、図５、図６に示す
ように、出力端子に対しても適用することが可能であ
る。この場合、出力ボンディングパッド３０は金属ライ
ン３１を介してトランジスタ３３のドレイン３２と接続
され、このトランジスタ３３のソース３４はＶｓｓライ
ン３５に接続されている。金属ライン３１の高電圧側
は、ドレイン３８がＶｄｄライン３９に接続されたトラ
ンジスタ３７のソース３６に接続されている。これら二
つのトランジスタ３３，３７のゲート４０，４１は相補
的な信号により駆動されてプシュプル出力動作を行なう
ものであり、該トランジスタ３３，３７は通常はこれを
交互櫛型結線構造とすることによって、大電流容量にお
いても均一な電流密度が得られるようにする。このよう
なトランジスタの構成の一部を図５および図６に示す。
この例ではトランジスタ３３，３７のそれぞれのチャン
ネルの実効幅Ｗは、たとえば各セグメントについて４０
０ミクロン以上とすることにより、これらのトランジス
タが、静電放電により生じる相当の電流スパイクにも耐
えられるようにすることができる。ただし、接触部４
２、４３の領域においてアルミ層が溶融するという問題
は依然として残るため、前記距離Ａは前述のように一般
に用いられる設定値よりも大きな値にこれを設定するこ
とにより、電流スパイクの持続時間中に、ゲート４０な
いし４１の下のチャンネルで発生した熱がアルミ接触部
４２，４３にまで及ばないようにする。 【００１３】以上本発明の実施例につき各種説明してき
たが、本発明による装置はこれら実施例に限定されるも
のでなく、記載の実施例に適宜各種の追加ないし変更を
加えてもよいことはいうまでもない。 【００１４】 【発明の効果】以上に述べたように、本発明による半導
体デバイスの保護回路は、シリコンチップの表面に設け
た金属入力パッド１０とトランジスタ１３，３３とから
なり、このトランジスタ１３、３３は厚膜ゲート酸化物
層と、前記金属入力パッド１０を電圧供給用の導体部１
１，３１に接続するソース−ドレイン間通路部（チャン
ネル）と、金属ゲート１４，４０と、この金属ゲートお
よび前記入力パッドに対して細長の接触領域２６，４２
により接続されたドレイン領域１２，３２とする。前記
ソース−ドレイン間通路部の幅はこれを該通路部の長さ
の少なくとも約２５倍とするとともに、前記シリコンチ
ップの表面に沿って前記ソース−ドレイン間通路部から
前記接触領域２６，４２に至る距離を前記ソース−ドレ
イン間通路部の長さの少なくとも約２倍とすることによ
り、結果として入力あるいは出力保護対象たるＭＯＳ等
の半導体デバイス１９に対して、大きな瞬時電流スパイ
クを僅小の順方向電圧降下で導通させることができるよ
うにし、静電放電に対する保護レベルを従来の約３００
０ボルトに対して少なくとも２倍あるいは３倍にまで向
上させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明による保護回路の一実施例たる入力保護
回路を示す概略図。 【図２】図１の保護回路を有する半導体チップの一部を
拡大して示す平面図。 【図３】図２の３−３線に沿う断面図。 【図４】本発明を出力保護回路に適用した場合の実施例
を示す概略図。 【図５】図４の保護回路を有する半導体チップの一部を
拡大して示す平面図。 【図６】図５の６−６線に沿う断面図。 【符号の説明】 １０ 入力パッド １１，１６，３１，３５ 金属導体部 １２，１８，３２，３８ ドレイン １３，１９，３３，３７ トランジスタ １４，２２，４０，４１ ゲート １５，２０，３４，３６ ソース ２１，２３，２６，４２，４３ 接触部 ３０ 出力パッド
回路を示す概略図。 【図２】図１の保護回路を有する半導体チップの一部を
拡大して示す平面図。 【図３】図２の３−３線に沿う断面図。 【図４】本発明を出力保護回路に適用した場合の実施例
を示す概略図。 【図５】図４の保護回路を有する半導体チップの一部を
拡大して示す平面図。 【図６】図５の６−６線に沿う断面図。 【符号の説明】 １０ 入力パッド １１，１６，３１，３５ 金属導体部 １２，１８，３２，３８ ドレイン １３，１９，３３，３７ トランジスタ １４，２２，４０，４１ ゲート １５，２０，３４，３６ ソース ２１，２３，２６，４２，４３ 接触部 ３０ 出力パッド
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭56−100441（ＪＰ，Ａ)
特開 昭55−65469（ＪＰ，Ａ)
特開 昭57−211272（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．半導体デバイス用保護装置を含む半導体デバイスで
あって、前記半導体デバイス用保護装置が、 （ａ）第１の導電タイプの基板に形成された第２の導電
タイプのソースまたはドレイン領域を規定する第１ドー
プ領域と、 （ｂ）前記基板に形成された前記第２の導電タイプの領
域であって、基準電位に接続されるドレインまたはソー
ス領域を規定する第２ドープ領域と、 （ｃ）前記第１ドープ領域と前記第２ドープ領域とのソ
ースードレイン領域間にあって、前記第１および第２ド
ープ領域間を流れる電流の通路となり、前記第１ドープ
領域と前記第２ドープ領域との間隔で規定される長さ
と、該長さとほぼ垂直方向の幅とを持つ、電流通路と、 （ｄ）前記第１ドープ領域と接触し、前記幅を規定する
前記電流通路の実質的な部分において前記電流通路の幅
方向に平行に配され、前記電流通路から前記電流通路の
前記長さの少なくとも２倍離され、前記第１ドープ領域
と金属ボンディングパッド間に実質的な抵抗値をもつ抵
抗器を介在させずに電気的な結合を提供する接触部と、 を備えたことを特徴とする半導体デバイス。 ２．前記接触部は、金属−シリコン接触部であることを
特徴とする請求項１に記載の半導体デバイス。 ３．前記金属−シリコン接触部は、アルミニウム−シリ
コン接触部であることを特徴とする請求項２に記載の半
導体デバイス。 ４．前記接触部が、前記電流通路の幅方向に平行な複数
の離間された金属−シリコン接触領域を含むことを特徴
とする請求項１乃至３いずれかに記載の半導体デバイ
ス。 ５．前記第１の導電タイプはＰ型であり、前記第２の導
電タイプはＮ型であることを特徴とする請求項１乃至４
いずれかに記載の半導体デバイス。 ６．前記第１ドープ領域は半導体デバイスの内部回路と
拡散層を介して電気的に結合されることを特徴とする請
求項１乃至５いずれかに記載の半導体デバイス。 ７．前記電流通路の幅が、前記電流通路の長さの少なく
とも２５倍であることを特徴とする請求項１乃至６いず
れかに記載の半導体デバイス。 ８．半導体デバイス用保護装置を含む半導体デバイスで
あって、前記半導体デバイス用保護装置が、 （ａ）第１の導電タイプの基板に形成された第２の導電
タイプのソースまたはドレイン領域を規定する第１ドー
プ領域と、 （ｂ）前記基板に形成された前記第２の導電タイプの領
域であって、基準電位に接続されるドレインまたはソー
ス領域を規定する第２ドープ領域と、 （ｃ）前記第１ドープ領域と前記第２ドープ領域とのソ
ースードレイン領域間にあって、前記第１および第２ド
ープ領域間を流れる電流の通路となり、前記第１ドープ
領域と前記第２ドープ領域との間隔で規定される長さ
と、該長さとほぼ垂直方向の幅とを持つ、電流通路と、（ｄ） 前記第１ドープ領域と接触し、前記幅を規定する
前記電流通路の実質的な部分において前記電流通路の幅
方向に平行に離間して配された複数の接触領域を含み、
前記電流通路から前記電流通路の前記長さの少なくとも
２倍離され、前記第１ドープ領域と金属ボンディングパ
ッド間に実質的な抵抗値をもつ抵抗器を介在させずに電
気的な結合を提供する、第１の接触部と、（ｅ） 前記第２ドープ領域と接触し、前記幅を規定する
前記電流通路の実質的な部分において前記電流通路の幅
方向に平行に離間して配された複数の接触領域を含み、
前記第２ドープ領域と前記基準電位間の電気的な結合を
提供する、前記第２の接触部と、 を備えたことを特徴とする半導体デバイス。 ９．前記電流通路はセグメント化され、前記第１ドープ
領域と前記第２ドープ領域が交互櫛形結線構造とされて
いることを特徴とする請求項８に記載の半導体デバイ
ス。 １０．シリコンチップ上の半導体デバイスであって、 （ａ）複数のトランジスタであって、該複数のトランジ
スタがそれぞれ、ソース領域，ドレイン領域，および該
ソース領域と該ドレイン領域との間にあるソース−ドレ
イン間通路となる領域を含み、前記ドレイン領域が前記
ソース−ドレイン間通路となる領域から設計距離だけ離
れた金属−シリコン接触部を有する、前記複数のトラン
ジスタと、 （ｂ）前記シリコンチップの上方にある金属ボンディン
グパッドと、 （ｃ）前記シリコンチップの表面に形成された出力トラ
ンジスタであって、該出力トランジスタが、前記金属ボ
ンディングパッドを電圧供給導体に結合するソース−ド
レイン間通路，前記電圧供給導体に結合されたソース領
域，および前記ソース−ドレイン間通路の幅の実質的な
部分において該幅に平行に配された金属−シリコン接触
部で前記金属ボンディングパッドと結合されたドレイン
領域を含み、前記平行に配された金属−シリコン接触部
が前記ドレイン領域とのすべての接触を含み、前記ソー
ス−ドレイン間通路の幅が前記ソース−ドレイン間通路
の長さよりも数倍も大きく、該ソース−ドレイン間通路
と前記平行に配された金属−シリコン接触部との間の前
記表面に沿った最小間隔が前記設計距離よりも実質的に
大きく、該最小間隔が前記ソース−ドレイン間通路の長
さの少なくとも２倍である、半導体デバイス保護機能を
有する前記出力トランジスタと、 を備えたことを特徴とする半導体デバイス。 １１．前記平行に配された金属−シリコン接触部が、複
数の金属−シリコン接触部と、該複数の金属−シリコン
接触部の間の領域とを含むことを特徴とする請求項１０
に記載の半導体デバイス。 １２．前記ソース−ドレイン間通路がセグメント化され
ており、前記ソース領域および前記ドレイン領域が交互
櫛型構造とされていることを特徴とする請求項１０また
は１１に記載の半導体デバイス。 １３．前記設計距離よりも実質的に大きい量が少なくと
も２倍であることを特徴とする請求項１０乃至１２いず
れかに記載の半導体デバイス。 １４．前記数倍が少なくとも２５倍であることを特徴と
する請求項１０乃至１３いずれかに記載の半導体デバイ
ス。 １５．シリコンチップ上の半導体デバイスであって、 （ａ）複数のトランジスタであって、該複数のトランジ
スタがそれぞれ、ソース領域，ドレイン領域，および該
ソース領域と該ドレイン領域との間にあるソース−ドレ
イン間通路となる領域を含み、前記ドレイン領域が、前
記ソース−ドレイン間通路となる領域から設計距離だけ
離れた第１の金属−シリコン接触部を有する、前記複数
のトランジスタと、 （ｂ）前記シリコンチップの上方にある金属ボンディン
グパッドと、 （ｃ）前記半導体デバイス用の出力トランジスタであっ
て、該出力トランジスタは、半導体デバイス保護機能を
有し、 １）前記シリコンチップ内の第１のＮ型拡散領域と、 ２）前記シリコンチップ内の第２のＮ型拡散領域であっ
て、前記第１のＮ型拡散領域から離れた前記第２のＮ型
拡散領域と、 ３）前記シリコンチップ内の前記第１のＮ型拡散領域と
前記第２のＮ型拡散領域との間に形成された、該第１の
Ｎ型拡散領域を該第２のＮ型拡散領域に結合するＰ型領
域からなるソース−ドレイン間通路であって、長さより
も幅が数倍大きい前記ソース−ドレイン間通路と、 ４）前記シリコンチップの表面にあって、前記金属ボン
ディングパッドを前記第１のＮ型拡散領域に結合するす
べての接触部を含む第２の金属−シリコン接触部であっ
て、 ５）少なくとも前記ソース−ドレイン間通路の幅の実質
的な部分において該幅に平行に前記シリコンチップの表
面に沿って配され、前記設計距離よりも実質的に大きい
量だけかつ前記ソース−ドレイン間通路の長さの少なく
とも２倍ほど前記ソース−ドレイン間通路から最小限離
れている前記第２の金属−シリコン接触部と、 ６）前記シリコンチップの電圧供給端子に結合された、
該電圧供給端子を前記第２のＮ型拡散領域に結合する第
３の金属−シリコン接触部であって、前記ソース−ドレ
イン間通路の幅の少なくとも実質的な部分において該幅
に平行に前記シリコンチップの表面に沿って配される前
記第３の金属−シリコン接触部と、 を備えたことを特徴とする半導体デバイス。 １６．前記第１乃至第３の金属−シリコン接触部がそれ
ぞれ、複数の金属−シリコン接触部と該複数の金属−シ
リコン接触部の間の領域とを含むことを特徴とする請求
項１５に記載の半導体デバイス。 １７．前記ソース−ドレイン間通路がセグメント化され
ており、前記第１および第２のＮ型拡散領域が交互櫛型
構造とされたドレイン領域およびソース領域であること
を特徴とする請求項１５または１６に記載の半導体デバ
イス。 １８．前記設計距離よりも実質的に大きい量が少なくと
も２倍であることを特徴とする請求項１５乃至１７いず
れかに記載の半導体デバイス。 １９．前記数倍が少なくとも２５倍であることを特徴と
する請求項１５乃至１８いずれかに記載の半導体デバイ
ス。 ２０．シリコンチップ上の半導体デバイスであって、 （ａ）複数のトランジスタであって、該複数のトランジ
スタがそれぞれ、ソース領域，ドレイン領域，および該
ソース領域と該ドレイン領域との間にあるソース−ドレ
イン間通路となる領域を含み、前記ドレイン領域が、前
記ソース−ドレイン間通路となる領域から設計距離だけ
離れた第１の金属−シリコン接触部を有する、前記複数
のトランジスタと、 （ｂ）前記シリコンチップの上方にある金属ボンディン
グパッドと、 （ｃ）前記半導体デバイス用の出力トランジスタであっ
て、該出力トランジスタは、半導体デバイス保護機能を
有し、 １）前記シリコンチップ内の第１の拡散領域と、 ２）前記シリコンチップ内の第２の拡散領域であって、
前記第１の拡散領域から離れた前記第２の拡散領域と、 ３）ポリシリコンゲートで覆われた、前記シリコンチッ
プ内の前記第１の拡散領域と前記第２の拡散領域との間
に形成された、該第１の拡散領域を該第２の拡散領域に
結合するＰ型領域からなるソース−ドレイン間通路であ
って、長さよりも幅が少なくとも２５倍大きい前記ソー
ス−ドレイン間通路と、 ４）前記シリコンチップの表面にあって、前記金属ボン
ディングパッドを前記第１の拡散領域に結合するすべて
の接触部を含む第２の金属−シリコン接触部であって、 ５）少なくとも前記ソース−ドレイン間通路の幅の実質
的な部分において該幅に平行に前記シリコンチップの表
面に沿って配され、前記設計距離よりも実質的に大きい
量だけおよび前記ソース−ドレイン間通路の長さの少な
くとも２倍ほど前記ソース−ドレイン間通路から最小限
離れている前記第２の金属−シリコン接触部と、 ６）前記シリコンチップの電圧供給端子に結合された、
該電圧供給端子を前記第２の拡散領域に結合する第３の
金属−シリコン接触部であって、前記ソース−ドレイン
間通路の幅の少なくとも実質的な部分において該幅に平
行に前記シリコンチップの表面に沿って配される前記第
３の金属−シリコン接触部と、 を備えたことを特徴とする半導体デバイス。 ２１．前記ソース−ドレイン間通路が、前記金属ボンデ
ィングパッドに与えられる電圧により、前記出力トラン
ジスタがブレークダウンすることにより形成されること
を特徴とする請求項２０に記載の半導体デバイス。 ２２．前記第１乃至第３の金属−シリコン接触部がそれ
ぞれ、複数の金属−シリコン接触部と該複数の金属−シ
リコン接触部の間の領域とを含むことを特徴とする請求
項２０または２１に記載の半導体デバイス。 ２３．前記ソース−ドレイン間通路がセグメント化され
ており、前記第１および第２の拡散領域が交互櫛型構造
とされたドレイン領域およびソース領域であることを特
徴とする請求項２０乃至２２いずれかに記載の半導体デ
バイス。 ２４．前記設計距離よりも実質的に大きい量が少なくと
も２倍であることを特徴とする請求項２０乃至２３いず
れかに記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US617876 | 1984-06-06 | ||
| US06617876 US4692781B2 (en) | 1984-06-06 | 1984-06-06 | Semiconductor device with electrostatic discharge protection |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122365A Division JPS6144471A (ja) | 1984-06-06 | 1985-06-05 | 半導体ディバイス用保護装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8248203A Division JP2810874B2 (ja) | 1984-06-06 | 1996-09-19 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321318A JPH07321318A (ja) | 1995-12-08 |
| JP2706626B2 true JP2706626B2 (ja) | 1998-01-28 |
Family
ID=24475407
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122365A Granted JPS6144471A (ja) | 1984-06-06 | 1985-06-05 | 半導体ディバイス用保護装置 |
| JP6241175A Expired - Lifetime JP2706626B2 (ja) | 1984-06-06 | 1994-10-05 | 半導体デバイス |
| JP8248203A Expired - Lifetime JP2810874B2 (ja) | 1984-06-06 | 1996-09-19 | 半導体デバイス |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122365A Granted JPS6144471A (ja) | 1984-06-06 | 1985-06-05 | 半導体ディバイス用保護装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8248203A Expired - Lifetime JP2810874B2 (ja) | 1984-06-06 | 1996-09-19 | 半導体デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4692781B2 (ja) |
| JP (3) | JPS6144471A (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
| JPS6271275A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体集積回路 |
| US4908688A (en) * | 1986-03-14 | 1990-03-13 | Motorola, Inc. | Means and method for providing contact separation in silicided devices |
| JPH065749B2 (ja) * | 1986-05-22 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
| JP2541518B2 (ja) * | 1986-06-25 | 1996-10-09 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0693498B2 (ja) * | 1986-08-25 | 1994-11-16 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体集積回路装置 |
| JP2545527B2 (ja) * | 1987-01-23 | 1996-10-23 | 沖電気工業株式会社 | 半導体装置 |
| US4750081A (en) * | 1987-10-19 | 1988-06-07 | Unisys Corporation | Phantom ESD protection circuit employing E-field crowding |
| US4855620A (en) * | 1987-11-18 | 1989-08-08 | Texas Instruments Incorporated | Output buffer with improved ESD protection |
| JPH01199467A (ja) * | 1988-02-04 | 1989-08-10 | Seiko Epson Corp | 半導体装置 |
| JP2538312B2 (ja) * | 1988-06-02 | 1996-09-25 | 三菱電機株式会社 | 半導体集積回路 |
| US5196913A (en) * | 1988-07-11 | 1993-03-23 | Samsung Electronics Co., Ltd. | Input protection device for improving of delay time on input stage in semi-conductor devices |
| JPH02114533A (ja) * | 1988-10-24 | 1990-04-26 | Nec Corp | 半導体装置 |
| US4990802A (en) * | 1988-11-22 | 1991-02-05 | At&T Bell Laboratories | ESD protection for output buffers |
| US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
| US5043782A (en) * | 1990-05-08 | 1991-08-27 | David Sarnoff Research Center, Inc. | Low voltage triggered snap-back device |
| JP2557980B2 (ja) * | 1989-05-26 | 1996-11-27 | 富士通株式会社 | 半導体入力保護装置 |
| JP2776569B2 (ja) * | 1989-07-10 | 1998-07-16 | 日本電気株式会社 | 半導体装置 |
| US5124877A (en) * | 1989-07-18 | 1992-06-23 | Gazelle Microcircuits, Inc. | Structure for providing electrostatic discharge protection |
| JPH0415955A (ja) * | 1990-05-09 | 1992-01-21 | Mitsubishi Electric Corp | 半導体装置の入力回路の製造方法 |
| FR2662303A1 (fr) * | 1990-05-17 | 1991-11-22 | Hello Sa | Transistor mos a tension de seuil elevee. |
| JPH06506333A (ja) | 1991-03-18 | 1994-07-14 | クウォリティ・セミコンダクタ・インコーポレイテッド | 高速トランスミッションゲートスイッチ |
| US6208195B1 (en) | 1991-03-18 | 2001-03-27 | Integrated Device Technology, Inc. | Fast transmission gate switch |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| JPH05121670A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 半導体入力保護装置 |
| US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
| US5293057A (en) * | 1992-08-14 | 1994-03-08 | Micron Technology, Inc. | Electrostatic discharge protection circuit for semiconductor device |
| JP2958202B2 (ja) * | 1992-12-01 | 1999-10-06 | シャープ株式会社 | 半導体装置 |
| JPH06232354A (ja) * | 1992-12-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | 静電気保護デバイス |
| US5504362A (en) * | 1992-12-22 | 1996-04-02 | International Business Machines Corporation | Electrostatic discharge protection device |
| US5404041A (en) * | 1993-03-31 | 1995-04-04 | Texas Instruments Incorporated | Source contact placement for efficient ESD/EOS protection in grounded substrate MOS integrated circuit |
| US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
| US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
| JPH09507723A (ja) * | 1994-01-12 | 1997-08-05 | アトメル・コーポレイション | 最適化したｅｓｄ保護を備える入力／出力トランジスタ |
| FR2723800B1 (fr) * | 1994-08-19 | 1997-01-03 | Thomson Csf Semiconducteurs | Circuit de protection contre les decharges electrostatiques |
| US5637900A (en) * | 1995-04-06 | 1997-06-10 | Industrial Technology Research Institute | Latchup-free fully-protected CMOS on-chip ESD protection circuit |
| JP3121618B2 (ja) * | 1995-04-06 | 2001-01-09 | インダストリアル テクノロジー リサーチ インスティチュート | 多重セルトランジスタのためのｎ辺多角形セルレイアウト |
| US5572394A (en) * | 1995-04-06 | 1996-11-05 | Industrial Technology Research Institute | CMOS on-chip four-LVTSCR ESD protection scheme |
| US5754380A (en) * | 1995-04-06 | 1998-05-19 | Industrial Technology Research Institute | CMOS output buffer with enhanced high ESD protection capability |
| JPH08316426A (ja) * | 1995-05-16 | 1996-11-29 | Nittetsu Semiconductor Kk | Ｍｏｓ型半導体装置およびその製造方法 |
| US5656967A (en) * | 1995-08-07 | 1997-08-12 | Micron Technology, Inc. | Two-stage fusible electrostatic discharge protection circuit |
| KR100203054B1 (ko) * | 1995-12-02 | 1999-06-15 | 윤종용 | 개선된 정전기 방전 능력을 갖는 집적 회로 |
| JP3036423B2 (ja) * | 1996-02-06 | 2000-04-24 | 日本電気株式会社 | 半導体装置 |
| TW359023B (en) * | 1996-04-20 | 1999-05-21 | Winbond Electronics Corp | Device for improvement of static discharge protection in ICs |
| US5796638A (en) * | 1996-06-24 | 1998-08-18 | The Board Of Trustees Of The University Of Illinois | Methods, apparatus and computer program products for synthesizing integrated circuits with electrostatic discharge capability and connecting ground rules faults therein |
| US6246122B1 (en) | 1996-07-09 | 2001-06-12 | Winbond Electronics Corp. | Electrostatic discharge protective schemes for integrated circuit packages |
| KR100240872B1 (ko) * | 1997-02-17 | 2000-01-15 | 윤종용 | 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로 |
| US6534833B1 (en) | 1998-03-18 | 2003-03-18 | Texas Instruments Incorporated | Semiconductor device with protection circuitry and method |
| JP4295370B2 (ja) * | 1998-07-02 | 2009-07-15 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子 |
| DE19840239A1 (de) * | 1998-09-03 | 2000-03-09 | Siemens Ag | Leistungshalbleiter-Bauelement mit einer Anordnung zum Schutz vor Schäden durch elektrostatische Entladungen |
| US6633468B1 (en) | 1999-08-20 | 2003-10-14 | Texas Instruments Incorporated | High voltage protection circuit for improved oxide reliability |
| JP2001077305A (ja) | 1999-08-31 | 2001-03-23 | Toshiba Corp | 半導体装置 |
| US6624487B1 (en) | 2002-05-07 | 2003-09-23 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
| US6804095B2 (en) * | 2002-06-05 | 2004-10-12 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
| US7092227B2 (en) * | 2002-08-29 | 2006-08-15 | Industrial Technology Research Institute | Electrostatic discharge protection circuit with active device |
| JP2004247578A (ja) * | 2003-02-14 | 2004-09-02 | Kawasaki Microelectronics Kk | 半導体装置および半導体装置の製造方法 |
| US6919603B2 (en) * | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
| US7244992B2 (en) * | 2003-07-17 | 2007-07-17 | Ming-Dou Ker | Turn-on-efficient bipolar structures with deep N-well for on-chip ESD protection |
| DE102004012819B4 (de) * | 2004-03-16 | 2006-02-23 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit erhöhter Robustheit |
| JP4935708B2 (ja) * | 2008-02-19 | 2012-05-23 | 三菱電機ビルテクノサービス株式会社 | 乗客コンベアの注意喚起装置 |
| US20100001394A1 (en) * | 2008-07-03 | 2010-01-07 | Promos Technologies Inc. | Chip package with esd protection structure |
| US7888704B2 (en) * | 2008-08-15 | 2011-02-15 | System General Corp. | Semiconductor device for electrostatic discharge protection |
| US9331066B2 (en) * | 2014-01-24 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and computer-readable medium for detecting parasitic transistors by utilizing equivalent circuit and threshold distance |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673427A (en) * | 1970-02-02 | 1972-06-27 | Electronic Arrays | Input circuit structure for mos integrated circuits |
| US3999213A (en) * | 1972-04-14 | 1976-12-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing the device |
| US4055444A (en) * | 1976-01-12 | 1977-10-25 | Texas Instruments Incorporated | Method of making N-channel MOS integrated circuits |
| JPS5299786A (en) * | 1976-02-18 | 1977-08-22 | Agency Of Ind Science & Technol | Mos integrated circuit |
| JPS5413780A (en) * | 1977-07-01 | 1979-02-01 | Nec Corp | Semiconductor device |
| JPS53136278A (en) * | 1977-08-18 | 1978-11-28 | Shinjirou Izumi | Apparatus for carrying tetrahedronn shaped packed bodies |
| JPS5437584A (en) * | 1977-08-29 | 1979-03-20 | Nec Corp | Field effect semiconductor device of insulation gate type |
| JPS5565469A (en) * | 1978-11-13 | 1980-05-16 | Toshiba Corp | Mos integrated circuit |
| JPS56100441A (en) * | 1980-01-16 | 1981-08-12 | Hitachi Ltd | Semiconductor ic device with protection element and manufacture thereof |
| US4342045A (en) * | 1980-04-28 | 1982-07-27 | Advanced Micro Devices, Inc. | Input protection device for integrated circuits |
| JPS5737876A (en) * | 1980-08-20 | 1982-03-02 | Hitachi Ltd | Semiconductor integrated circuit apparatus |
| JPS57211273A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS57211272A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor device |
| JPS5861657A (ja) * | 1981-10-09 | 1983-04-12 | Toshiba Corp | 半導体集積回路 |
| US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
-
1984
- 1984-06-06 US US06617876 patent/US4692781B2/en not_active Expired - Lifetime
-
1985
- 1985-06-05 JP JP60122365A patent/JPS6144471A/ja active Granted
-
1994
- 1994-10-05 JP JP6241175A patent/JP2706626B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-19 JP JP8248203A patent/JP2810874B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321318A (ja) | 1995-12-08 |
| JP2810874B2 (ja) | 1998-10-15 |
| JPS6144471A (ja) | 1986-03-04 |
| US4692781A (en) | 1987-09-08 |
| US4692781B2 (en) | 1998-01-20 |
| JPH0558583B2 (ja) | 1993-08-26 |
| US4692781B1 (en) | 1995-05-30 |
| JPH09172174A (ja) | 1997-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2706626B2 (ja) | 半導体デバイス | |
| US5060037A (en) | Output buffer with enhanced electrostatic discharge protection | |
| JP2638462B2 (ja) | 半導体装置 | |
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| US6541824B2 (en) | Modified source side inserted anti-type diffusion ESD protection device | |
| JPH06163824A (ja) | 半導体集積回路 | |
| US6222710B1 (en) | Semiconductor device | |
| JPH11295684A (ja) | Ｌｃｄコントローラーｉｃの保護回路 | |
| EP0253105B1 (en) | Integrated circuit with improved protective device | |
| US5565698A (en) | IC protection structure having n-channel MOSFET with n-type resistor region | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| JP3450909B2 (ja) | 半導体装置 | |
| JPH1032309A (ja) | 保護回路および絶縁物上半導体素子用回路 | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| JPH0587152B2 (ja) | ||
| US4727405A (en) | Protective network | |
| JPH0518466B2 (ja) | ||
| JP3319445B2 (ja) | 半導体装置 | |
| JP3134357B2 (ja) | 半導体装置 | |
| JP3442331B2 (ja) | 半導体装置 | |
| KR100236327B1 (ko) | 이에스디(esd) 보호회로 | |
| US5432369A (en) | Input/output protection circuit | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPH05235344A (ja) | 半導体集積回路装置 | |
| JPH0831948A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |