JPH0555561U - 表面実装部品搭載構造 - Google Patents

表面実装部品搭載構造

Info

Publication number
JPH0555561U
JPH0555561U JP10707191U JP10707191U JPH0555561U JP H0555561 U JPH0555561 U JP H0555561U JP 10707191 U JP10707191 U JP 10707191U JP 10707191 U JP10707191 U JP 10707191U JP H0555561 U JPH0555561 U JP H0555561U
Authority
JP
Japan
Prior art keywords
leads
lead
component
surface mount
footprint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10707191U
Other languages
English (en)
Inventor
成光 藤沢
Original Assignee
沖電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 沖電気工業株式会社 filed Critical 沖電気工業株式会社
Priority to JP10707191U priority Critical patent/JPH0555561U/ja
Publication of JPH0555561U publication Critical patent/JPH0555561U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 複数のリードが狭小なピッチで取り付けられ
たリード付き表面実装部品の各リードを、表面実装基板
の対応したフットプリントに正確に位置決めして、電気
的および機械的に接続できるようにする。 【構成】 リード付き表面実装部品1のリード2の表面
実装基板3への配置時の接触面と同一面の高さに形成し
た位置固定用リード9を、前記リード2の大きな間隙部
に配置し、この位置固定用リード9を用いて、前記リー
ド付き表面実装部品1を表面実装基板3に位置決めして
固定し、その後、リード2をフットプリント4に半田5
で電気的かつ機械的に接続するものである。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は表面実装部品、特にリード数が多く、かつリードピッチが狭小なリー ド付き表面実装部品の搭載構造に関するものである。
【0002】
【従来の技術】
近年の部品の高集積化に伴ない、能動部品は大型、かつ多ピン化される傾向に ある。
【0003】 図4は従来の表面実装部品搭載構造を示す分解した斜視図である。図において 、1はリード2が狭小なピッチで取付けられたリード付き表面実装部品(以下、 狭小多ピン表面部品と言う)、3はこの狭小多ピン表面部品1のリード2に対応 して設けられたフットプリント4を有する表面実装基板である。
【0004】 なお、前記狭小多ピン表面部品1は外部接続端子であるリード2がガルウイン グタイプに曲げられ、ボディーの四方に取付いたQFP(クアッド・フラット・ パッケージ)タイプである。そして、この狭小多ピン表面部品1のリード数(ピ ン数)はほぼ1,000maxであり、リードピッチも0.3mmのほか、0. 2mm、0.15mmとますます狭小化している。また、そのリード間隙もリー ドピッチに合わせて0.2mm、0.1mmと狭小化されており、リード2自体 もリード幅0.2mm、0.1mmと狭小化されている。また、リード2の板厚 も0.2mm、0.1mmと薄形化され、そのリード強度は小さくなってきてい る。また、表面実装基板3のフットプリント4間も、リード間隙と同様に0.2 mm、0.1mmと狭小なものになっている。
【0005】 この構成による表面実装部品搭載構造は狭小多ピン表面部品1のリード2を表 面実装基板3の対応するフットプリント4上に配置したのち、このリード2とフ ットプリント4を半田接続することにより、電気的かつ機械的な接続が得られ、 狭小多ピン表面部品1の表面実装基板3への搭載を完了することができる。
【0006】 また、表面実装基板3では一般に、フットプリント4の酸化による半田不濡れ の防止や、狭小多ピン表面部品1のリード2への半田供給の増大や容易性を狙っ て、図5に示すように、フットプリント4上に、あらかじめ半田5が供給された 状態のソルダーコート基板が多用されている。
【0007】
【考案が解決しようとする課題】
しかしながら、上記構成の構造では、ソルダーコート基板のフットプリント4 に、あらかじめ供給された半田5は図6に示すように、平坦ではなく、中央部が ふくらんだ曲線状態で固化している。このため、平坦なガルウイング形状のリー ド2はわずかな振動などの外力で、図7および図8に示すように、フットプリン ト4上からの位置ずれを起こす。このことは、表面部品底部にリードがJの字で 曲げられているJリードについても、フットプリント4上の半田5との接触部は 、Jの字の曲面のため、曲面同志が外接して、ガルウイングタイプのリードの場 合以上にリード位置ずれを起こしやすくなっている。
【0008】 また、同様に、銅スルー基板のように、フットプリント4の表面がたとえ平坦 な場合であっても、狭小多ピン表面部品1のリード2は微細化され、強度が弱い ため変化しやすく、リード2をリフォームしながら半田接続する必要がある。ま た、狭小多ピン表面部品はリード数が多く、大型部品であるため、熱容量が大き く、リフローなど一括半田付けができない場合が多い。このため、狭小多ピン表 面部品1はレーザー半田付けや熱圧着などの個別半田付けを行なう場合が多い。 この狭小多ピン表示部品の個別半田付けに当っては隣接リードや隣接フットプリ ント間が狭小のため、個別半田付け時の振動や、先に半田が溶融固化したリード 側へ部品が引っぱられる現象などにより、わずかな部品の位置ずれでも、搭載不 良となる。
【0009】 そこで、狭小多ピン表面部品1の位置ずれを防ぐため、狭小多ピン表面部品1 の四隅に位置するリード2を、図9に示すように、あらかじめ半田ゴテ6を用い て、半田接続したのち、その他のリードを個別半田付けする方法が取られている 。
【0010】 しかし、狭小多ピン表面部品1の位置を固定するため、そのリード2の一部を 事前に半田付けする際、リードピッチや隣接フットプリント間が微小なため、半 田7を用いて、半田ゴテ6などで半田付けすると、半田ブリッジ8(図9参照) が発生し、狭小多ピン表面部品の位置固定が難かしいという問題点があった。
【0011】 本考案は、以上述べた、リードピッチが小さく、かつリードが微細なため、変 形しやすい狭小多ピン表面部品を表面実装基板に個別に半田付け搭載するに当り 、この狭小多ピン表面部品の位置ずれ不良、半田ブリッジの発生、この半田ブリ ッジの半田を溶融するため、半田ゴテ等の加圧によるリードの切断などの問題点 を除去するため、狭小多ピン表面部品に位置固定用のリードを設け、この位置固 定用リードを表面実装基板に接着剤や半田を用いて位置決めしたのち、狭小多ピ ン表面部品のリードを個別に半田接続した、半田付け搭載性の優れた表面実装部 品搭載構造を提供することを目的とする。
【0012】
【課題を解決するための手段】
本考案に係る表面実装部品搭載構造は前記リードの表面実装基板への配置時の 接触面と同一面になる高さに形成した位置固定用リードを、前記リードの間隙部 に配置し、この位置固定用リードにより、狭小多ピン表面部品を表面実装基板に 位置決めして固定し、この後、前記リードをフットプリントに電気的および機械 的に接続するものである。
【0013】
【作用】
本考案は狭小多ピン表面部品の狭小ピッチのリードを表面実装基板のフットプ リントへ正確に位置決めすることができる。
【0014】
【実施例】
図1は本考案に係る表面実装部品搭載構造の一実施例を示す分解した斜視図で ある。図において、9は狭小多ピン表面部品1の、例えば四隅に設けた位置固定 用リードであり、この位置固定用リード9の表面実装基板3との接触面は一連の リード2の表面実装基板3との接触面と同一面になるように形成されている。
【0015】 なお、リード2は狭小多ピン表面部品1の図示せぬ内部素子と電気的につなが っており、電気的かつ機械的外部接続端子となっているが、この位置固定用リー ド9は必ずしも、図示せぬ内部素子と電気的につながる必要はない。また、この 位置固定用リード9は狭小多ピン表面部品1の四隅にある大きな隙間に位置する ように設けたため、そのリード幅を太くでき、そのリード強度も大きくとること ができるうえ、リード2との間隙も充分に大きくとることができる。
【0016】 この構成による表面実装部品搭載構造の接続工程について、図2を参照して説 明する。まず、狭小多ピン表面部品1のリード2を表面実装基板3のフットプリ ント4に接触するように搭載した状態で、その位置固定用リード9をシリコンや エポキシなどの接着剤10を用いて表面実装基板3に固定する。この接着剤10 を用いての位置固定リード9の固定に当っては、位置固定用リード9はリード2 と充分間隙があるため、接着剤10は位置固定リード9の部分にのみ塗布でき、 リード2には塗布されないようにすることができる。その後、リード2をレーザ や熱圧着等の方法により、対応するフットプリント4に位置ずれすることなく、 個別に半田接続することにより、電気的かつ機械的に接続した状態にすることが できる。
【0017】 図3は本考案に係る表面実装部品搭載構造の他の実施例を示す斜視図である。 図において、11は狭小多ピン表面部品1の位置を固定するための機能、および 狭小多ピン表面部品1の図示せぬ内部素子と表面実装基板3のフットプリント1 2とを電気的に接続する機能を備えた位置固定用リードである。
【0018】 なお、この位置固定用リード11は狭小多ピン表面部品1の、例えば四隅に設 け、その表面実装基板3との接触面は一連のリード2の表面実装基板3との接触 面と同一面になるように形成されている。また、この位置固定用リード11は狭 小多ピン表面部品1の四隅にある大きな隙間に位置するように設けるため、その リード幅を太くでき、そのリード強度も大きくとることができるうえ、リード2 との間隙も充分に大きくとることができる。また、この位置固定用リード11は リード2と同じリード幅、同じリード強度のものを用いてもよいことはもちろん である。
【0019】 この構成による表面実装部品搭載構造の接続工程について説明する。まず、狭 小多ピン表面部品1のリード2および位置固定用リード11を、表面実装基板3 のフットプリント4およびフットプリント12がそれぞれ接触するように搭載し た状態で、その位置固定用リード11のみ、半田ゴテ(図示せず)を用いて、半 田13でフットプリント12に接続・固定する。この位置固定用リード11はリ ード2と充分間隙があるため、半田13はフットプリント12の部分にのり、リ ード2への半田ブリッジが生じることはない。その後、リード2をレーザや熱圧 着等の方法により、対応するフットプリント4に位置ずれすることなく、個別に 半田接続することにより、電気的かつ機械的に接続された状態にすることができ る。
【0020】 なお、JリードタイプのPLCC(プラスチック・リーディッド・チップ・キ ャリア)などにも、狭小リードを有するものであれば、同様に位置固定用リード を設けることができ、正確に表面実装基板に搭載することができることはもちろ んである。
【0021】
【考案の効果】
以上詳細に説明したように、本考案に係る表面実装部品搭載構造によれば、狭 小多ピン表面部品1のリード間の大きめの間隙部に、位置固定用リードを設け、 この位置固定用リードを表面実装基板に位置決めして固定したのち、リードを、 対応したフットプリントに接続・固定するようにしたので、狭小多ピン表面部品 の各リードを表面実装基板の対応するフットプリントへ、半田ブリッジなどを生 じることなく、正確に接続し、固定することができる効果がある。
【図面の簡単な説明】
【図1】本考案に係る表面実装部品搭載構造の一実施例
を示す分解した斜視図である。
【図2】図1における狭小多ピン表面部品を表面実装基
板に搭載した状態を示す部分拡大斜視図である。
【図3】本考案に係る表面実装部品搭載構造の他の実施
例を示す部分拡大斜視図である。
【図4】従来の表面実装部品搭載構造を示す分解した斜
視図である。
【図5】図4の搭載状態を示す部分拡大斜視図である。
【図6】図5のA1−A2断面図である。
【図7】図5におけるリードとフットプリントとの位置
ずれを示す部分拡大斜視図である。
【図8】図7のB1−B2断面図である。
【図9】図5における半田ブリッジの状態を示す部分拡
大斜視図である。
【符号の説明】
9 位置固定用リード 10 接着剤 11 位置固定用リード 12 フットプリント

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 複数のリードが狭小なピッチで取付けら
    れたリード付き表面実装部品と、このリード付き表面実
    装部品のリードに対応して設けられたフットプリントを
    有する表面実装基板とから構成され、前記リードをフッ
    トプリントに半田付けにより接続する表面実装部品搭載
    構造において、 前記リードの表面実装基板への配置時の接触面と同一面
    の高さに形成した位置固定用リードを、前記リードの間
    隙部に配置し、 この位置固定用リードによりリード付き表面実装部品を
    表面実装基板に位置決めして固定したのち、前記リード
    をフットプリントへ電気的および機械的に接続してなる
    表面実装部品搭載構造。
JP10707191U 1991-12-25 1991-12-25 表面実装部品搭載構造 Pending JPH0555561U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10707191U JPH0555561U (ja) 1991-12-25 1991-12-25 表面実装部品搭載構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10707191U JPH0555561U (ja) 1991-12-25 1991-12-25 表面実装部品搭載構造

Publications (1)

Publication Number Publication Date
JPH0555561U true JPH0555561U (ja) 1993-07-23

Family

ID=14449753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10707191U Pending JPH0555561U (ja) 1991-12-25 1991-12-25 表面実装部品搭載構造

Country Status (1)

Country Link
JP (1) JPH0555561U (ja)

Similar Documents

Publication Publication Date Title
EP0889512A2 (en) Method for controlling solder bump shape and stand-off height
JPH0553066B2 (ja)
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US5291372A (en) Integral heat sink-terminal member structure of hybrid integrated circuit assembly and method of fabricating hybrid integrated circuit assembly using such structure
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JPH0555561U (ja) 表面実装部品搭載構造
JP3667916B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JPH04184968A (ja) 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
JPH0214558A (ja) 半導体集積回路装置
JP3670636B2 (ja) 電子部品を実装した電子装置
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JPH0442934Y2 (ja)
JPH10256421A (ja) 半導体装置及びその実装方法
JP2536568B2 (ja) リ―ドフレ―ム
JPS635248Y2 (ja)
JP3170033B2 (ja) 電子回路装置
JPH07335814A (ja) 半導体集積回路を収納した表面実装部品及びその製造方法
JP2001319943A (ja) 半導体装置
JPH0936158A (ja) パッケージ型半導体装置の構造
JPS634690A (ja) 厚膜混成集積回路基板
JP2531060B2 (ja) 印刷配線板の製造方法
JP2004327912A (ja) 半導体パッケージおよび半導体装置
JP2925376B2 (ja) 回路基板
JPH0514516Y2 (ja)
JPH10199899A (ja) 半導体装置の製造方法