JPH0554264B2 - - Google Patents
Info
- Publication number
- JPH0554264B2 JPH0554264B2 JP57047383A JP4738382A JPH0554264B2 JP H0554264 B2 JPH0554264 B2 JP H0554264B2 JP 57047383 A JP57047383 A JP 57047383A JP 4738382 A JP4738382 A JP 4738382A JP H0554264 B2 JPH0554264 B2 JP H0554264B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resin
- mold
- lead
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011347 resin Substances 0.000 claims description 55
- 229920005989 resin Polymers 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はレジンパツケージ型半導体装置の製造
方法に関する。
方法に関する。
［従来技術］
レジンパツケージ型半導体装置は、第１図ａに
示すようにリードフレーム１の中央のタブ２上に
チツプ３を固定した後、タブ２の周辺に内端を臨
ます多数のリード４の内端とチツプ３の電極とを
ワイヤ５で接続し、その後、同図ｂに示すように
所望部を周知の金型を用いたトランスフアモール
ド法によりレジンモールドしてレジンパツケージ
６で被い、不要なリードフレーム部分を切断除去
することによつて製造している。
示すようにリードフレーム１の中央のタブ２上に
チツプ３を固定した後、タブ２の周辺に内端を臨
ます多数のリード４の内端とチツプ３の電極とを
ワイヤ５で接続し、その後、同図ｂに示すように
所望部を周知の金型を用いたトランスフアモール
ド法によりレジンモールドしてレジンパツケージ
６で被い、不要なリードフレーム部分を切断除去
することによつて製造している。
ところで、外部端子（リード）数の増大化、小
型化のために、リードを平面XY方向の４方向に
突出させたレジンパツケージ型半導体装置が例え
ば特開昭55−21128号公報によつて知られている。
型化のために、リードを平面XY方向の４方向に
突出させたレジンパツケージ型半導体装置が例え
ば特開昭55−21128号公報によつて知られている。
［発明が解決しようとする課題］
この種の半導体装置においては、第２図に示す
ように、レジンを第２図に示すように、レジンを
注入するゲート７（注入レジンの硬化状態によつ
て示す。）はリードフレーム１の一隅部に設けら
れることになる。また、リード４及びダム８を支
持する支持板９もリードフレーム１の４隅に位置
することから、ゲート７はこの一つの支持板９に
重なつてしまう。このため、第３図で示すよう
に、ゲート７の途中にまで支持板９が延在し、レ
ジンモールド後のゲートブレイク時にゲート７内
で硬化したレジン部分とレジンパツケージ６との
境界部分で確実に破断が行なわれなくなり、第４
図ａ〜ｃで示すようなゲート残りと称する不良が
生じてしまう。
ように、レジンを第２図に示すように、レジンを
注入するゲート７（注入レジンの硬化状態によつ
て示す。）はリードフレーム１の一隅部に設けら
れることになる。また、リード４及びダム８を支
持する支持板９もリードフレーム１の４隅に位置
することから、ゲート７はこの一つの支持板９に
重なつてしまう。このため、第３図で示すよう
に、ゲート７の途中にまで支持板９が延在し、レ
ジンモールド後のゲートブレイク時にゲート７内
で硬化したレジン部分とレジンパツケージ６との
境界部分で確実に破断が行なわれなくなり、第４
図ａ〜ｃで示すようなゲート残りと称する不良が
生じてしまう。
なお、先の特開昭55−21128号公報に開示の発
明によれば、第４図ｂに示すようなレジンの破断
（ゲートブイレク）を意識的に行なうものである
が、ゲート残りはまぬがれない。
明によれば、第４図ｂに示すようなレジンの破断
（ゲートブイレク）を意識的に行なうものである
が、ゲート残りはまぬがれない。
一般的に、モールド型においては、ゲート７の
先端部分のレジン硬化部分が最も薄くなるように
設計され、ゲートブイレク時にこの薄い境界部分
で応力集中によつて破断が生じるようになつてい
る。しかし、支持板９の端面は打ち抜きによつて
形成されるため、粗面となつていたりしてレジン
との密着性が高かつたりすることから、ゲートブ
レイクは支持板９の内側（第４図ａ参照）、支持
板９の端部（第４図ｂ参照）、境界にクラツク１
０が入るがブレイクは同図ａと同様に支持板９の
内側（第４図ｃ参照）で行なわれることもある。
このようにゲート残りがあると、搬送中の振動等
によつてゲート残り部分が脱落し、搬送テーブル
とレジンパツケージ６やリードフレーム１との間
に挾まつたりしてレジンパツケージ６に傷を付け
たリードフレームが変形したりする。このためリ
ード切断成形機における製品詰り等の故障の原因
となる。
先端部分のレジン硬化部分が最も薄くなるように
設計され、ゲートブイレク時にこの薄い境界部分
で応力集中によつて破断が生じるようになつてい
る。しかし、支持板９の端面は打ち抜きによつて
形成されるため、粗面となつていたりしてレジン
との密着性が高かつたりすることから、ゲートブ
レイクは支持板９の内側（第４図ａ参照）、支持
板９の端部（第４図ｂ参照）、境界にクラツク１
０が入るがブレイクは同図ａと同様に支持板９の
内側（第４図ｃ参照）で行なわれることもある。
このようにゲート残りがあると、搬送中の振動等
によつてゲート残り部分が脱落し、搬送テーブル
とレジンパツケージ６やリードフレーム１との間
に挾まつたりしてレジンパツケージ６に傷を付け
たリードフレームが変形したりする。このためリ
ード切断成形機における製品詰り等の故障の原因
となる。
そこで、従来はゲート残りや脱落レジン片を除
去する作業も必要となり、レジンモード作業性が
低下する。
去する作業も必要となり、レジンモード作業性が
低下する。
したがつて、本発明の目的はゲートブイレク時
にゲートレジン部分がレジンパツケージの縁で確
実に破断するようにして、半導体装置の生産性、
歩留の向上を図ることにある。
にゲートレジン部分がレジンパツケージの縁で確
実に破断するようにして、半導体装置の生産性、
歩留の向上を図ることにある。
［課題を解決するための手段］
本発明によれば、半導体チツプが取付けられる
べきタブルと、該タブに近接して半導体チツプの
電極と電気的接続をなす端部を有し、四方向に放
射状に延びる複数のリード群と、該リード群を支
持するダムと、前記ダムの一部に連結している幅
広く形成された枠部とを有するリードフレームを
準備する段階、 該リードフレームのタブに半導体チツプを取付
け、その半導体ペレツトの電極とそのリード端と
をワイヤで電気的接続する段階、 該半導体チツプ、ワイヤおよびワイヤが接続さ
れたリード端を、上下一対の金型を使用しその金
型に設けられたゲートランナおよびゲートを通し
てレジン注入することにより、矩形のレジンパツ
ケージ本体で封止込む段階を具備する半導体装置
の製造方法であつて、 使用される前記金型の一方の型には、ゲートラ
ンナとそのゲートランナよりも径が小さく、傾斜
して先細径をなす扇状のゲートとが金型の他方の
型の平坦面に沿つて位置して連続的に設けられ、
準備される前記リードフレームは、前記幅広枠部
がモールド形成される矩形レジンパツケージ本体
の角部のところであつて前記一方の型のゲートラ
ンナおよびゲートに対応位置され、かつその幅広
枠部には前記一方の型のゲート幅よりも広く、切
欠きの端部が前記ゲートランナ内に位置する扇状
の切欠部を有し、 前記矩形のレジンパツケージ本体で封止込む段
階では、該リードフレームを該金型に配設せし
め、該金型のゲートランナおよびゲートを通して
モールド部にレジン注入する段階から成り、 しかる後、レジン封止されたリードフレームを
前記金型から取りはずし、前記レジンパツケージ
本体の角部のゲートの先細径に対応位置したレジ
ン部分をブレイクすることを特徴とするものであ
る。
べきタブルと、該タブに近接して半導体チツプの
電極と電気的接続をなす端部を有し、四方向に放
射状に延びる複数のリード群と、該リード群を支
持するダムと、前記ダムの一部に連結している幅
広く形成された枠部とを有するリードフレームを
準備する段階、 該リードフレームのタブに半導体チツプを取付
け、その半導体ペレツトの電極とそのリード端と
をワイヤで電気的接続する段階、 該半導体チツプ、ワイヤおよびワイヤが接続さ
れたリード端を、上下一対の金型を使用しその金
型に設けられたゲートランナおよびゲートを通し
てレジン注入することにより、矩形のレジンパツ
ケージ本体で封止込む段階を具備する半導体装置
の製造方法であつて、 使用される前記金型の一方の型には、ゲートラ
ンナとそのゲートランナよりも径が小さく、傾斜
して先細径をなす扇状のゲートとが金型の他方の
型の平坦面に沿つて位置して連続的に設けられ、
準備される前記リードフレームは、前記幅広枠部
がモールド形成される矩形レジンパツケージ本体
の角部のところであつて前記一方の型のゲートラ
ンナおよびゲートに対応位置され、かつその幅広
枠部には前記一方の型のゲート幅よりも広く、切
欠きの端部が前記ゲートランナ内に位置する扇状
の切欠部を有し、 前記矩形のレジンパツケージ本体で封止込む段
階では、該リードフレームを該金型に配設せし
め、該金型のゲートランナおよびゲートを通して
モールド部にレジン注入する段階から成り、 しかる後、レジン封止されたリードフレームを
前記金型から取りはずし、前記レジンパツケージ
本体の角部のゲートの先細径に対応位置したレジ
ン部分をブレイクすることを特徴とするものであ
る。
かかる構成によれば、ゲート部のレジンはレジ
ンパツケージ本体の角部縁に位置することにな
り、レジンブレイク時にその角部の薄いゲート部
レジンに応力が集中し、容易にその部分でのゲー
トブレイクが確実になされる。すなわち、ゲート
部レジンの厚みおよび幅方向の最も細くなつてい
るのはパツケージ本体の角であり、一方、切欠き
の端部はゲートランナー内に位置したものであ
り、機械的に最も弱くなるゲート部は、パツケー
ジ本体の角部縁であり、その部分から確実にゲー
トブレイクすることになる。
ンパツケージ本体の角部縁に位置することにな
り、レジンブレイク時にその角部の薄いゲート部
レジンに応力が集中し、容易にその部分でのゲー
トブレイクが確実になされる。すなわち、ゲート
部レジンの厚みおよび幅方向の最も細くなつてい
るのはパツケージ本体の角であり、一方、切欠き
の端部はゲートランナー内に位置したものであ
り、機械的に最も弱くなるゲート部は、パツケー
ジ本体の角部縁であり、その部分から確実にゲー
トブレイクすることになる。
［実施例］
第５図は本発明の一実施例によるレジンモール
ド型半導体装置の製造方法、特にレジンモールド
状態を示す平面図である。この実施例のリードフ
レーム１では、互いに離間して位置する一対の第
１枠部１１ａ，１１ｂと、互いに離間して位置
し、それら第１枠部１１ａ，１１ｂに連接する一
対の第２枠部１１ｃ，１１ｄとを有する。そし
て、これら第１枠部１１ａ，１１ｂと第２枠部１
１ａ，１１ｂとによつて区画された部分内におい
ては、臨四角形枠状に延在するダム８によつてリ
ード４が支持されている。また、矩形枠状ダム８
の四隅は支持板９によつてリードフレーム１の枠
１１に支持されている。
ド型半導体装置の製造方法、特にレジンモールド
状態を示す平面図である。この実施例のリードフ
レーム１では、互いに離間して位置する一対の第
１枠部１１ａ，１１ｂと、互いに離間して位置
し、それら第１枠部１１ａ，１１ｂに連接する一
対の第２枠部１１ｃ，１１ｄとを有する。そし
て、これら第１枠部１１ａ，１１ｂと第２枠部１
１ａ，１１ｂとによつて区画された部分内におい
ては、臨四角形枠状に延在するダム８によつてリ
ード４が支持されている。また、矩形枠状ダム８
の四隅は支持板９によつてリードフレーム１の枠
１１に支持されている。
レジンモールドに使用されている金型（図では
注入レジンの硬化状態によつて示す。）において、
金型のゲートランナ１２は一隅の支持板９に沿つ
て位置するよう設けられる。この支持板９はレジ
ンの流出が円滑に行なわれるように一枚板となつ
ている。また、第６図および第７図に示すように
ゲートランナ１２から続く先細となる金型のゲー
ト７に対応する部分には幅広の支持板９ａの一部
が位置がしないように、ゲートランナ１２の先端
部に対応する部分から支持板９は切り欠けられ二
股に分岐している。すなわち、第６図に示すよう
に幅広枠部を成す支持板９に扇状の切欠部がゲー
トランナ対応位置におよぶように設けられてい
る。そして、このゲート７に連接してレジン封止
外形構造を形作る金型のキヤビテイが存在する。
上記分岐片１３はそれぞれゲート７の両側に沿つ
離れて延在して、それぞれダム８の位置端に接続
している。したがつて、ゲート７に対応するダム
部分は相互に直接接触することなく、一方の分岐
片１３、支持板９、他方の分岐片１３を経由して
それぞれ連結する構造となつている。一方、使用
される金型の形態は、第７図に示すモールド形態
から理解できるように、金型のゲートランナより
も径が小さく、傾斜して先細径をなすゲートとが
その金型の下側に位置して連続的に設けられてい
る。
注入レジンの硬化状態によつて示す。）において、
金型のゲートランナ１２は一隅の支持板９に沿つ
て位置するよう設けられる。この支持板９はレジ
ンの流出が円滑に行なわれるように一枚板となつ
ている。また、第６図および第７図に示すように
ゲートランナ１２から続く先細となる金型のゲー
ト７に対応する部分には幅広の支持板９ａの一部
が位置がしないように、ゲートランナ１２の先端
部に対応する部分から支持板９は切り欠けられ二
股に分岐している。すなわち、第６図に示すよう
に幅広枠部を成す支持板９に扇状の切欠部がゲー
トランナ対応位置におよぶように設けられてい
る。そして、このゲート７に連接してレジン封止
外形構造を形作る金型のキヤビテイが存在する。
上記分岐片１３はそれぞれゲート７の両側に沿つ
離れて延在して、それぞれダム８の位置端に接続
している。したがつて、ゲート７に対応するダム
部分は相互に直接接触することなく、一方の分岐
片１３、支持板９、他方の分岐片１３を経由して
それぞれ連結する構造となつている。一方、使用
される金型の形態は、第７図に示すモールド形態
から理解できるように、金型のゲートランナより
も径が小さく、傾斜して先細径をなすゲートとが
その金型の下側に位置して連続的に設けられてい
る。
このため、第７図で示したように、支持板９に
はゲート幅よりも広く、切欠きの端部がゲートラ
ンナ内に位置する扇状の切欠部を有して成り、す
なわち、支持板９の縁はゲート７から外れ、幅広
でかつ厚いゲートランナ内に位置するようにな
り、レジンモールド後のゲートブレイク時には第
８図で示すように、レジンパツケージ６との境界
であるゲート７の先端が最も応力集中が大きいこ
とから、この境界で破断し、従来のように支持板
９とレジンと密着状況に関与されなくなり、ゲー
トブレイク不良は発生じなくなる。
はゲート幅よりも広く、切欠きの端部がゲートラ
ンナ内に位置する扇状の切欠部を有して成り、す
なわち、支持板９の縁はゲート７から外れ、幅広
でかつ厚いゲートランナ内に位置するようにな
り、レジンモールド後のゲートブレイク時には第
８図で示すように、レジンパツケージ６との境界
であるゲート７の先端が最も応力集中が大きいこ
とから、この境界で破断し、従来のように支持板
９とレジンと密着状況に関与されなくなり、ゲー
トブレイク不良は発生じなくなる。
なお、本発明のリードフレーム１はレジンモー
ルド後の強度を低下させないために、レジン強度
の強いゲートランナ１２に支持板９の分岐片１３
を部分的に重なるようにしてある。
ルド後の強度を低下させないために、レジン強度
の強いゲートランナ１２に支持板９の分岐片１３
を部分的に重なるようにしてある。
このような実施例によれば、レジンモールド後
のランナブレイク作業が確実となり、モールド型
等の清浄化も容易となることから、モールド作業
が1.4倍程度向上する。また、ランナブレイク時
にリードフレームの変形が起きないため、リード
切断成形工程での自動機の製品詰りがなくなり、
不良発生を防止できるようになる。
のランナブレイク作業が確実となり、モールド型
等の清浄化も容易となることから、モールド作業
が1.4倍程度向上する。また、ランナブレイク時
にリードフレームの変形が起きないため、リード
切断成形工程での自動機の製品詰りがなくなり、
不良発生を防止できるようになる。
［発明の効果］
以上のように、本発明によれば、リードフレー
ムはレジンモールド後のゲートブレイク時にゲー
トレジン部分がレジンパツケージの縁で確実に破
断するようなパターンになつていることから、ゲ
ートブレイク不良は発生しなくなる。
ムはレジンモールド後のゲートブレイク時にゲー
トレジン部分がレジンパツケージの縁で確実に破
断するようなパターンになつていることから、ゲ
ートブレイク不良は発生しなくなる。
この結果、ゲート残りの除去作業、ゲート残り
片の脱落による脱落レジン片の除去作業が不要と
なり、レジンモールドの作業性が向上し、かつ脱
落レジン片による不良発生が防止できることによ
る歩留の向上を図ることができる。
片の脱落による脱落レジン片の除去作業が不要と
なり、レジンモールドの作業性が向上し、かつ脱
落レジン片による不良発生が防止できることによ
る歩留の向上を図ることができる。
第１図ａ，ｂは半導体装置の製造方法を示す断
面図、第２図は従来の半導体の製造方法を示す平
面図、第３図は同じく一部の断面図、第４図ａ〜
ｃは同じくゲートブレイク時の不良ブレイク状態
を示す断面図、第５図は本発明の一実施例による
半導体装置の製造方法を示す断面図、第６図は本
発明の部分拡大平面図、第７図は第６図の−
線に沿う断面図、第８図は同じくゲートブレイク
後の状態を示す一部の断面図である。 １……リードフレーム、１１ａ，１１ｂ……第
１枠部、１１ｃ，１１ｄ……第２枠部、２……タ
ブ、４……リード、６……レジンパツケージ、７
……ゲート、８……ダム、９，９ａ……支持板、
１０……クラツク、１２……ゲートランナ、１３
……分岐片。
面図、第２図は従来の半導体の製造方法を示す平
面図、第３図は同じく一部の断面図、第４図ａ〜
ｃは同じくゲートブレイク時の不良ブレイク状態
を示す断面図、第５図は本発明の一実施例による
半導体装置の製造方法を示す断面図、第６図は本
発明の部分拡大平面図、第７図は第６図の−
線に沿う断面図、第８図は同じくゲートブレイク
後の状態を示す一部の断面図である。 １……リードフレーム、１１ａ，１１ｂ……第
１枠部、１１ｃ，１１ｄ……第２枠部、２……タ
ブ、４……リード、６……レジンパツケージ、７
……ゲート、８……ダム、９，９ａ……支持板、
１０……クラツク、１２……ゲートランナ、１３
……分岐片。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプが取付けられるべきタブと、該
タブに近接して半導体チツプの電極と電気的接続
をなす端部を有し、四方向に放射状に延びる複数
のリード群と、該リード群を支持するダムと、前
記ダムの一部に連結している幅広く形成された枠
部とを有するリードフレームを準備する段階、 該リードフレームのタブに半導体チツプを取付
け、その半導体ペレツトの電極とそのリード端と
をワイヤで電気的接続する段階、 該半導体チツプ、ワイヤおよびワイヤが接続さ
れたリード端を、上下一対の金型を使用しその金
型に設けられたゲートランナおよびゲートを通し
てレジン注入することにより、矩形のレジンパツ
ケージ本体で封止込む段階を具備する半導体装置
の製造方法であつて、 使用される前記金型の一方の型には、ゲートラ
ンナとそのゲートランナよりも径が小さく、傾斜
して先細径をなす扇状のゲートとが金型の他方の
型の平坦面に沿つて位置して連続的に設けられ、
準備される前記リードフレームは、前記幅広枠部
がモールド形成される矩形レジンパツケージ本体
の角部のところであつて前記一方の型のゲートラ
ンナおよびゲートに対応位置され、かつその幅広
枠部には前記一方の型のゲート幅よりも広く、切
欠きの端部が前記ゲートランナ内に位置する扇状
の切欠部を有し、 前記矩形のレジンパツケージ本体で封止込む段
階では、該リードフレームを該金型に配設せし
め、該金型のゲートランナおよびゲートを通して
モールド部にレジン注入する段階から成り、 しかる後、レジン封止されたリードフレームを
前記金型から取りはずし、前記レジンパツケージ
本体の角部のゲートの先細径に対応位置したレジ
ン部分をブレイクすることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4738382A JPS58165358A (ja) | 1982-03-26 | 1982-03-26 | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4738382A JPS58165358A (ja) | 1982-03-26 | 1982-03-26 | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58165358A JPS58165358A (ja) | 1983-09-30 |
| JPH0554264B2 true JPH0554264B2 (ja) | 1993-08-12 |
Family
ID=12773573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4738382A Granted JPS58165358A (ja) | 1982-03-26 | 1982-03-26 | 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58165358A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572393B1 (ko) * | 1998-12-30 | 2006-08-30 | 삼성전자주식회사 | 비지에이 패키지용 인쇄회로기판_ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521128A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128148U (ja) * | 1981-02-04 | 1982-08-10 |
-
1982
- 1982-03-26 JP JP4738382A patent/JPS58165358A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521128A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58165358A (ja) | 1983-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5424577A (en) | Lead frame for semiconductor device | |
| JPH05226564A (ja) | 半導体装置 | |
| US5083186A (en) | Semiconductor device lead frame with rounded edges | |
| JPH0554264B2 (ja) | ||
| JPS6347270B2 (ja) | ||
| JPH04293243A (ja) | 樹脂封止用金型装置とゲートの切断方法 | |
| JPS63131557A (ja) | レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置 | |
| JPS6214451A (ja) | リ−ドフレ−ム | |
| KR100673953B1 (ko) | 리드 프레임 | |
| JPH08227960A (ja) | 半導体装置用リードフレーム | |
| JPS6231496B2 (ja) | ||
| JP3134614B2 (ja) | リードフレームの製造方法 | |
| JPS5921050A (ja) | 半導体装置の製造方法 | |
| JPS63237422A (ja) | レジンモ−ルド半導体の製造方法 | |
| JPS6281737A (ja) | 半導体装置の製造方法及びリ−ドフレ−ム | |
| JPH08274236A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
| JPS59134862A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置の製造方法 | |
| JPS6035550A (ja) | レジンモールド装置の製法 | |
| JPS61215028A (ja) | モ−ルド金型およびそれを用いた半導体装置の製造方法 | |
| JPH05226569A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| KR101660442B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 | |
| KR920008360Y1 (ko) | 리드프레임 | |
| KR20010053792A (ko) | 반도체 패키지 제조용 리드프레임 | |
| JPH03152964A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPS60195958A (ja) | リ−ドフレ−ム |