JPH0553303B2 - - Google Patents
Info
- Publication number
- JPH0553303B2 JPH0553303B2 JP63090213A JP9021388A JPH0553303B2 JP H0553303 B2 JPH0553303 B2 JP H0553303B2 JP 63090213 A JP63090213 A JP 63090213A JP 9021388 A JP9021388 A JP 9021388A JP H0553303 B2 JPH0553303 B2 JP H0553303B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- pad
- type
- semiconductor device
- isolation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 14
- 230000010354 integration Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体装置に係り、特にボンデイング
パツドに印加されたマイナスのサージに対する保
護ダイオードに関する。
パツドに印加されたマイナスのサージに対する保
護ダイオードに関する。
(従来の技術)
ICやLSI等の半導体装置においては第3図に示
すように半導体チツプ11の周辺部分に半導体素
子領域12と引出端子(図示略)とを電気的に接
続するためにアルミ等で形成された複数のボンデ
イングパツド13が設けられ、上記半導体素子領
域12とはアルミ等の配線で接続され、上記引出
端子とはボンデイングワイヤ(図示略)により接
続されている。そして、上記パツド13間には第
4図a及びbに示すように上記引出端子から印加
されたマイナス・サージをGNDに流してしまう
ようなマイナス・サージ保護ダイオード14が形
成されていて、そのサージ耐圧はマイナス250V
程度必要とされている。その構造を示すと、P型
の基板2の上記保護ダイオード14形成予定部分
に高濃度の第1導電型(N型)埋込層15を熱拡
散により形成する。そして上記基板表面に上記埋
込層15よりも低濃度のN型の第1領域1をエピ
タキシヤル成長により形成し、この第1領域1の
上記パツド13周辺及びマイナス・サージ保護ダ
イオード14周辺に素子間分離のために上記基板
2表面まで達するアイソレーシヨン層4を熱拡散
により形成し、上記パツドの直下に位置する島領
域と上記保護ダイオードの島領域とを形成する。
次に上記保護ダイオード14のカソードとしての
N型の拡散層16及びその近傍にアノードとして
のP型の拡散層17を形成する。そしてこれらの
表面に絶縁膜5を形成し、この酸化膜5の上記N
型の拡散層16及び上記P型の拡散層17の位置
する部分をエツチングし、上記パツド13形成予
定部及びエツチングされた部分にアルミニウムを
蒸着し、上記N型の拡散層16まで覆うパツド1
3、パツド13及び半導体素子領域12を接続する
配線9と上記P型の拡散層17に接続された電極
を形成する。このように構成されたパツド13に
上記引出端子からマイナスのサージ電圧が印加さ
れると上記N型の拡散層16に流れ込むが、上記
N型の拡散層16と上記P型の拡散層17とは
NP接合を形成しているので上記サージ電圧が上
記P型の拡散層17に流れてこれに接続された電
極により上記パツド外に取り出される。そしてこ
の電極と接続されたGND端子等にサージ電圧を
流すことにより、上記半導体素子領域12にサージ
電圧が流れ込んで、これが破壊されるのを防止し
ていた。
すように半導体チツプ11の周辺部分に半導体素
子領域12と引出端子(図示略)とを電気的に接
続するためにアルミ等で形成された複数のボンデ
イングパツド13が設けられ、上記半導体素子領
域12とはアルミ等の配線で接続され、上記引出
端子とはボンデイングワイヤ(図示略)により接
続されている。そして、上記パツド13間には第
4図a及びbに示すように上記引出端子から印加
されたマイナス・サージをGNDに流してしまう
ようなマイナス・サージ保護ダイオード14が形
成されていて、そのサージ耐圧はマイナス250V
程度必要とされている。その構造を示すと、P型
の基板2の上記保護ダイオード14形成予定部分
に高濃度の第1導電型(N型)埋込層15を熱拡
散により形成する。そして上記基板表面に上記埋
込層15よりも低濃度のN型の第1領域1をエピ
タキシヤル成長により形成し、この第1領域1の
上記パツド13周辺及びマイナス・サージ保護ダ
イオード14周辺に素子間分離のために上記基板
2表面まで達するアイソレーシヨン層4を熱拡散
により形成し、上記パツドの直下に位置する島領
域と上記保護ダイオードの島領域とを形成する。
次に上記保護ダイオード14のカソードとしての
N型の拡散層16及びその近傍にアノードとして
のP型の拡散層17を形成する。そしてこれらの
表面に絶縁膜5を形成し、この酸化膜5の上記N
型の拡散層16及び上記P型の拡散層17の位置
する部分をエツチングし、上記パツド13形成予
定部及びエツチングされた部分にアルミニウムを
蒸着し、上記N型の拡散層16まで覆うパツド1
3、パツド13及び半導体素子領域12を接続する
配線9と上記P型の拡散層17に接続された電極
を形成する。このように構成されたパツド13に
上記引出端子からマイナスのサージ電圧が印加さ
れると上記N型の拡散層16に流れ込むが、上記
N型の拡散層16と上記P型の拡散層17とは
NP接合を形成しているので上記サージ電圧が上
記P型の拡散層17に流れてこれに接続された電
極により上記パツド外に取り出される。そしてこ
の電極と接続されたGND端子等にサージ電圧を
流すことにより、上記半導体素子領域12にサージ
電圧が流れ込んで、これが破壊されるのを防止し
ていた。
(発明が解決しようとする課題)
上述したように従来の半導体装置においては、
−250V程度の耐圧が必要であるために上記保護
ダイオード14のN型及びP型の拡散層16,1
7の面積を大きくしなければならず、上記パツド
13直下の島領域の1/3〜1/2の面積の上記保護ダ
イオード14のための島領域が必要であつた。そ
のために、パツド−パツド間の距離の縮小あるい
は集積密度の向上の妨げになつていた。
−250V程度の耐圧が必要であるために上記保護
ダイオード14のN型及びP型の拡散層16,1
7の面積を大きくしなければならず、上記パツド
13直下の島領域の1/3〜1/2の面積の上記保護ダ
イオード14のための島領域が必要であつた。そ
のために、パツド−パツド間の距離の縮小あるい
は集積密度の向上の妨げになつていた。
そこで本発明は、保護ダイオードが占めていた
島領域を無くすることにより集積密度が向上する
ような半導体装置を提供することを目的としてい
る。
島領域を無くすることにより集積密度が向上する
ような半導体装置を提供することを目的としてい
る。
[発明の構成]
(課題を解決するための手段)
本発明の半導体装置においては、半導体素子に
形成された第1導電型の第1領域上に絶縁層を介
して配線接続用パツドを形成し、このパツドの実
効ボンデイング部分以外の直下の上記第1領域に
第2導電型の第2領域を形成し、上記パツドと上
記第2領域とを電気的に接続するように構成され
ている。
形成された第1導電型の第1領域上に絶縁層を介
して配線接続用パツドを形成し、このパツドの実
効ボンデイング部分以外の直下の上記第1領域に
第2導電型の第2領域を形成し、上記パツドと上
記第2領域とを電気的に接続するように構成され
ている。
(作用)
上述したように構成されたものにおいては、N
型の第1領域及び第2領域とP型の基板及びアイ
ソレーシヨン層との間にPN接合が設けられてお
り、マイナスのサージが入力されると、これを上
記パツドの実効ボンデイング領域以外の直下に形
成されたN型の第2領域から、N型の第1領域、
P型のアイソレーシヨン層を通じて上記パツド外
に流すことができる。従つて、上記パツド外にマ
イナス・サージ保護ダイオードを形成する必要が
なくなる。
型の第1領域及び第2領域とP型の基板及びアイ
ソレーシヨン層との間にPN接合が設けられてお
り、マイナスのサージが入力されると、これを上
記パツドの実効ボンデイング領域以外の直下に形
成されたN型の第2領域から、N型の第1領域、
P型のアイソレーシヨン層を通じて上記パツド外
に流すことができる。従つて、上記パツド外にマ
イナス・サージ保護ダイオードを形成する必要が
なくなる。
(実施例)
以下、本発明の実施例を図面を参照して説明す
る。第1図a及びbは本発明の一実施例を示す半
導体装置である。この図において、P型の基板2
と低濃度のN型の第1領域1とP型のアイソレー
シヨン層4は従来の半導体装置と同様で、上記N
型の第1領域1の四隅で実効ボンデイング領域8
以外の部分表面にN型の第2領域3が拡散により
形成されている。このN型の第2領域3は上記実
効ボンデイング領域8以外ならばどこに形成して
もかまわないが、所望のサージ耐圧を得るために
は上記実効ボンデイング領域8以外の四隅すべて
に形成するのが好ましい。また、多少第2領域3
が実効ボンデイング領域8にかかつてもサージ耐
圧に影響ない。そして、上記第1領域1及びアイ
ソレーシヨン層4の主面には、約5000Åの絶縁膜
5が形成され、上記アイソレーシヨン層4の電極
形成予定部分及び上記N型の第2領域3と配線接
続用パツド6とのコンタクト部分がフオトエツチ
ングにより開孔されている。この上記アイソレー
シヨン層4の接地用端子7、上記パツド6及び半
導体素子領域(第3図にいう12)への配線9の
形成予定部分以外にマスクを形成して、アルミニ
ウムを蒸着することにより上記接地用端子7、上
記パツド6及び上記配線9を形成する。
る。第1図a及びbは本発明の一実施例を示す半
導体装置である。この図において、P型の基板2
と低濃度のN型の第1領域1とP型のアイソレー
シヨン層4は従来の半導体装置と同様で、上記N
型の第1領域1の四隅で実効ボンデイング領域8
以外の部分表面にN型の第2領域3が拡散により
形成されている。このN型の第2領域3は上記実
効ボンデイング領域8以外ならばどこに形成して
もかまわないが、所望のサージ耐圧を得るために
は上記実効ボンデイング領域8以外の四隅すべて
に形成するのが好ましい。また、多少第2領域3
が実効ボンデイング領域8にかかつてもサージ耐
圧に影響ない。そして、上記第1領域1及びアイ
ソレーシヨン層4の主面には、約5000Åの絶縁膜
5が形成され、上記アイソレーシヨン層4の電極
形成予定部分及び上記N型の第2領域3と配線接
続用パツド6とのコンタクト部分がフオトエツチ
ングにより開孔されている。この上記アイソレー
シヨン層4の接地用端子7、上記パツド6及び半
導体素子領域(第3図にいう12)への配線9の
形成予定部分以外にマスクを形成して、アルミニ
ウムを蒸着することにより上記接地用端子7、上
記パツド6及び上記配線9を形成する。
このように構成された半導体装置の上記パツド
6にマイナス250V程度のマイナス・サージ電圧
が印加されると、上記N型の第2領域3がカソー
ドとして、上記P型のアイソレーシヨン層4がア
ノードとして機能するPN接合を形成するので、
上記サージ電圧はこのPN接合を通り、上記アイ
ソレーシヨン層4より引き出された電極7と配線
により接続された上記半導体装置外部、例えば図
示しないGNDパツドに流される。
6にマイナス250V程度のマイナス・サージ電圧
が印加されると、上記N型の第2領域3がカソー
ドとして、上記P型のアイソレーシヨン層4がア
ノードとして機能するPN接合を形成するので、
上記サージ電圧はこのPN接合を通り、上記アイ
ソレーシヨン層4より引き出された電極7と配線
により接続された上記半導体装置外部、例えば図
示しないGNDパツドに流される。
本実施例の効果は、パツド6の島領域以外にマ
イナス・サージ保護ダイオード用の島領域を形成
する必要がないので、チツプサイズを変えない場
合この領域を有効利用し半導体素子等を形成で
き、設計の自由度が増し集積密度を向上させるこ
とができる。また、チツプサイズを縮小する場合
にもパツド−パツド間の距離を縮めることができ
るのでチツプサイズの縮小も可能となる。
イナス・サージ保護ダイオード用の島領域を形成
する必要がないので、チツプサイズを変えない場
合この領域を有効利用し半導体素子等を形成で
き、設計の自由度が増し集積密度を向上させるこ
とができる。また、チツプサイズを縮小する場合
にもパツド−パツド間の距離を縮めることができ
るのでチツプサイズの縮小も可能となる。
上記N型の第2領域3を上記第1領域1内に形
成するというだけならば、上記第1領域1の上記
実効ボンデイング部分8直下に形成すれば、相当
大きな面積を有する第2領域3を形成することが
でき、またサージ耐圧をより大きくすることも可
能となる。ところで、本発明者は、本発明に至る
過程において、上記実効ボンデイング領域8直下
に上記第2領域3を形成した半導体装置について
考察し、第2図a及びbに示すようにものを考え
てみた。しかしながらこの場合、パツド6にボン
デイングワイヤをボンデイングする際にボンダー
により上記パツド6に上記ワイヤを打ち込むため
に、上記パツド6直下に形成された上記第2領域
10がその衝撃により破壊され所望のサージ特性
が得られなかつた。そのため、当初の意図に反し
てサージ耐圧をより大きくすることはおろか所望
のサージ耐圧すら得られなくなつてしまつた。上
記実施例は、以上の考察の結果にもとづいて得ら
れたものである。
成するというだけならば、上記第1領域1の上記
実効ボンデイング部分8直下に形成すれば、相当
大きな面積を有する第2領域3を形成することが
でき、またサージ耐圧をより大きくすることも可
能となる。ところで、本発明者は、本発明に至る
過程において、上記実効ボンデイング領域8直下
に上記第2領域3を形成した半導体装置について
考察し、第2図a及びbに示すようにものを考え
てみた。しかしながらこの場合、パツド6にボン
デイングワイヤをボンデイングする際にボンダー
により上記パツド6に上記ワイヤを打ち込むため
に、上記パツド6直下に形成された上記第2領域
10がその衝撃により破壊され所望のサージ特性
が得られなかつた。そのため、当初の意図に反し
てサージ耐圧をより大きくすることはおろか所望
のサージ耐圧すら得られなくなつてしまつた。上
記実施例は、以上の考察の結果にもとづいて得ら
れたものである。
以上詳述した実施例においてはパツド6の実効
ボンデイング領域8直下以外の四隅に第2領域3
を形成したが、所望のサージ耐圧が得られるので
あれば四隅全部に上記第2領域を形成しなくとも
よい。また、本実施例では単層構造のパツド6を
用いて説明したが、もちろん多層構造であつても
かまわない。
ボンデイング領域8直下以外の四隅に第2領域3
を形成したが、所望のサージ耐圧が得られるので
あれば四隅全部に上記第2領域を形成しなくとも
よい。また、本実施例では単層構造のパツド6を
用いて説明したが、もちろん多層構造であつても
かまわない。
[発明の効果]
本発明は、以上説明してきたように、パツドの
実行ボンデイング領域外直下のN型の第1領域の
内部にN型の第2領域を形成するように構成した
ことにより、上記第1領域外にマイナス・サージ
保護ダイオードの島領域を形成する必要が無くな
り集積密度を向上させることができる。
実行ボンデイング領域外直下のN型の第1領域の
内部にN型の第2領域を形成するように構成した
ことにより、上記第1領域外にマイナス・サージ
保護ダイオードの島領域を形成する必要が無くな
り集積密度を向上させることができる。
第1図aは本発明の第1の実施例を示す半導体
装置の平面図、同図bはaのABに沿う断面図、
第2図aは実効ボンデイング部分直下に第2領域
を形成した場合の平面図、同図bはaのCDに沿
う断面図、第3図は半導体チツプの概略平面図、
第4図aは従来の半導体装置の平面図、同図bは
aのEFに沿う断面図である。 1……第1領域、3……第2領域、5……絶縁
層、6……パツド。
装置の平面図、同図bはaのABに沿う断面図、
第2図aは実効ボンデイング部分直下に第2領域
を形成した場合の平面図、同図bはaのCDに沿
う断面図、第3図は半導体チツプの概略平面図、
第4図aは従来の半導体装置の平面図、同図bは
aのEFに沿う断面図である。 1……第1領域、3……第2領域、5……絶縁
層、6……パツド。
Claims (1)
- 【特許請求の範囲】 1 P型半導体基板上のP型アイソレーシヨン層
により素子分離されたN型第1領域と、 前記第1領域上の配線接続用パツドと、 前記パツド及び前記N型第1領域の間に設けら
れた絶縁膜と、 前記パツドの実効ボンデイング領域外直下の前
記第1領域表面上に形成された前記第1領域より
も高不純物濃度であるN型第2領域と、 前記アイソレーシヨン層に接続された接地用端
子を有し、 前記第2領域と前記パツドとを前記パツド下で
あつて前記実効ボンデイング領域外で接続するこ
とを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63090213A JPH01262654A (ja) | 1988-04-14 | 1988-04-14 | 半導体装置 |
US07/326,343 US5148249A (en) | 1988-04-14 | 1989-03-21 | Semiconductor protection device |
EP89106712A EP0337482B1 (en) | 1988-04-14 | 1989-04-14 | Semiconducteur protection device |
KR8904950A KR930001219B1 (en) | 1988-04-14 | 1989-04-14 | Semiconductor device |
DE68919257T DE68919257T2 (de) | 1988-04-14 | 1989-04-14 | Schutzhalbleitervorrichtung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63090213A JPH01262654A (ja) | 1988-04-14 | 1988-04-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01262654A JPH01262654A (ja) | 1989-10-19 |
JPH0553303B2 true JPH0553303B2 (ja) | 1993-08-09 |
Family
ID=13992204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63090213A Granted JPH01262654A (ja) | 1988-04-14 | 1988-04-14 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5148249A (ja) |
EP (1) | EP0337482B1 (ja) |
JP (1) | JPH01262654A (ja) |
KR (1) | KR930001219B1 (ja) |
DE (1) | DE68919257T2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212398A (en) * | 1989-11-30 | 1993-05-18 | Kabushiki Kaisha Toshiba | BiMOS structure having a protective diode |
US5539604A (en) * | 1994-09-30 | 1996-07-23 | Microsemi, Corp. | Transient voltage suppressor apparatus |
JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
JP5925445B2 (ja) * | 2011-08-19 | 2016-05-25 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
CN105609500B (zh) * | 2016-01-28 | 2018-10-12 | 嘉兴爱禾电子有限公司 | 一种共极集成二极管 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5361982A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPS61295651A (ja) * | 1985-06-24 | 1986-12-26 | Mitsubishi Electric Corp | 半導体入力保護装置 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4057844A (en) * | 1976-06-24 | 1977-11-08 | American Microsystems, Inc. | MOS input protection structure |
US4072976A (en) * | 1976-12-28 | 1978-02-07 | Hughes Aircraft Company | Gate protection device for MOS circuits |
JPS5650581A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Schottky diode |
US4342045A (en) * | 1980-04-28 | 1982-07-27 | Advanced Micro Devices, Inc. | Input protection device for integrated circuits |
JPS57139957A (en) * | 1981-02-24 | 1982-08-30 | Mitsubishi Electric Corp | Protective diode of semiconductor integrated circuit device |
JPS57154868A (en) * | 1981-03-20 | 1982-09-24 | Clarion Co Ltd | Semiconductor integrated circuit and manufacture thereof |
JPS57164571A (en) * | 1981-04-02 | 1982-10-09 | Mitsubishi Electric Corp | Semiconductro integrated circuit device |
JPS57187962A (en) * | 1981-05-13 | 1982-11-18 | Matsushita Electric Ind Co Ltd | Surge protector of semiconductor integrated circuit |
JPS5874081A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置 |
US4567500A (en) * | 1981-12-01 | 1986-01-28 | Rca Corporation | Semiconductor structure for protecting integrated circuit devices |
JPS5928370A (ja) * | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
JPS59106162A (ja) * | 1982-12-10 | 1984-06-19 | Matsushita Electronics Corp | 半導体装置 |
JPS607763A (ja) * | 1983-06-27 | 1985-01-16 | Nec Corp | 半導体装置 |
JPS5980973A (ja) * | 1983-09-02 | 1984-05-10 | Hitachi Ltd | ゲ−ト保護回路 |
JPS60234377A (ja) * | 1984-05-07 | 1985-11-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JPS60246668A (ja) * | 1984-05-22 | 1985-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JPS613507A (ja) * | 1984-06-15 | 1986-01-09 | Mitsubishi Electric Corp | サ−ジ保護回路 |
JPS6119163A (ja) * | 1984-07-05 | 1986-01-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JPS6142170A (ja) * | 1984-08-02 | 1986-02-28 | Nec Corp | 保護素子を有する電界効果型半導体装置 |
JPS61228667A (ja) * | 1985-04-01 | 1986-10-11 | Mitsubishi Electric Corp | 固体撮像装置 |
JPS61263254A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 入力保護装置 |
JPS61263253A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体保護装置 |
US4806999A (en) * | 1985-09-30 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Area efficient input protection |
JPS6298675A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 砒化ガリウム半導体装置 |
IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
JPS63175461A (ja) * | 1987-01-14 | 1988-07-19 | Mitsubishi Electric Corp | 半導体集積回路のサ−ジ保護装置 |
JPS63244874A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 入力保護回路 |
US4750081A (en) * | 1987-10-19 | 1988-06-07 | Unisys Corporation | Phantom ESD protection circuit employing E-field crowding |
-
1988
- 1988-04-14 JP JP63090213A patent/JPH01262654A/ja active Granted
-
1989
- 1989-03-21 US US07/326,343 patent/US5148249A/en not_active Expired - Lifetime
- 1989-04-14 DE DE68919257T patent/DE68919257T2/de not_active Expired - Fee Related
- 1989-04-14 EP EP89106712A patent/EP0337482B1/en not_active Expired - Lifetime
- 1989-04-14 KR KR8904950A patent/KR930001219B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5361982A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPS61295651A (ja) * | 1985-06-24 | 1986-12-26 | Mitsubishi Electric Corp | 半導体入力保護装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0337482A2 (en) | 1989-10-18 |
DE68919257D1 (de) | 1994-12-15 |
KR930001219B1 (en) | 1993-02-22 |
JPH01262654A (ja) | 1989-10-19 |
DE68919257T2 (de) | 1995-04-13 |
US5148249A (en) | 1992-09-15 |
EP0337482B1 (en) | 1994-11-09 |
EP0337482A3 (en) | 1990-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7038280B2 (en) | Integrated circuit bond pad structures and methods of making | |
US5578841A (en) | Vertical MOSFET device having frontside and backside contacts | |
US4855257A (en) | Forming contacts to semiconductor device | |
JPH0553303B2 (ja) | ||
JP3213507B2 (ja) | 半導体装置 | |
JP2664911B2 (ja) | 半導体装置 | |
JP3495281B2 (ja) | 半導体装置 | |
JPH10242284A (ja) | 半導体集積回路装置 | |
JPH04206768A (ja) | 半導体装置の保護回路 | |
JP2525558Y2 (ja) | 半導体装置 | |
JP2559102B2 (ja) | 半導体装置 | |
JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
JPS61210668A (ja) | 半導体装置 | |
JP3133425B2 (ja) | 半導体装置及びその製造方法 | |
JP3052462B2 (ja) | 半導体集積回路装置 | |
JPS59154056A (ja) | 半導体装置 | |
JP2822727B2 (ja) | 半導体入力保護装置 | |
JPS62274654A (ja) | 入力保護装置 | |
JP2730174B2 (ja) | 入力保護装置 | |
JPS6152988B2 (ja) | ||
JPS6159749A (ja) | 半導体集積回路装置 | |
JPS63152137A (ja) | 半導体集積回路 | |
JPS61296760A (ja) | 半導体装置 | |
JPH0563167A (ja) | 半導体装置 | |
JPH03139877A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |