JPH05251210A - 導電性チップ型セラミック素子及びその製造方法 - Google Patents
導電性チップ型セラミック素子及びその製造方法Info
- Publication number
- JPH05251210A JPH05251210A JP4356128A JP35612892A JPH05251210A JP H05251210 A JPH05251210 A JP H05251210A JP 4356128 A JP4356128 A JP 4356128A JP 35612892 A JP35612892 A JP 35612892A JP H05251210 A JPH05251210 A JP H05251210A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inorganic
- electrode layer
- ceramic body
- ceramic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
めっき処理による抵抗値の変化がなく信頼性の高い導電
性チップ型セラミック素子を容易にかつ安価に製造す
る。 【構成】 セラミックグリーンシートから打抜いたチッ
プ体を焼成して導電性セラミック素体10にした後、セ
ラミック素体の全面に厚さ0.1〜2μmの絶縁性無機
物層14を被覆する。無機物層を被覆したセラミック素
体の両端に金属粉末と無機結合材を含む導電性ペースト
を塗布して、無機物層の融点又は軟化点より低い温度で
焼成する。塗布したペーストの無機結合材に無機物層が
反応溶融して焼付け電極層16が形成される。焼付け電
極層の表面にめっき層18,19を形成して焼付け電極
層とめっき層からなる端子電極12が形成される。焼付
け電極層の接触部分以外のセラミック素体の表面が無機
物層で被覆される。
Description
表面実装されるチップ型のNTCサーミスタ、PTCサ
ーミスタ、バリスタ、インダクタ等の導電性のあるセラ
ミック素子に関する。更に詳しくは導電性チップ型セラ
ミック素子の製造方法に関するものである。
性チップ型セラミック素子は、導電性セラミック素体の
両端部に銀−パラジウムを主成分とする電極が焼付けら
れている。電極成分に銀の他にパラジウムを含有する理
由は、基板にチップ型サーミスタをはんだ付けする際
に、銀がはんだ中に溶出して消失することを防止し、電
極のはんだ耐熱性を得るためである。しかし、パラジウ
ムの含有量を増加すると電極のはんだ付着性が低下して
基板へのサーミスタの固着力が弱くなるため、パラジウ
ムの含有量には一定の限界があった。このため電極のは
んだ付けが高温で長時間行われる場合には、従来のチッ
プ型サーミスタはなおはんだ耐熱性が不十分であった。
ウム合金を含有するペースト中に前記サーミスタ素体の
両端部をディッピング法により塗布した後、乾燥し焼付
けることにより形成される。しかし、サーミスタ素体の
浸漬に際し、そのペースト中への浸漬深さが一定となる
ように厳重な制御を行ってもサーミスタ素体の端部表面
に形成される電極の面積のばらつきは避けられず、その
結果作製されたチップ型サーミスタの抵抗値にばらつき
を生じる。
上させるために、チップ型コンデンサと同様に、焼付け
電極の表面にめっき層を設けることが考えられるが、サ
ーミスタ用のセラミック素体はコンデンサ用のセラミッ
ク素体と異なり導電性を有するため、このセラミック素
体を露出したままめっき処理した場合、素体表面にめっ
きが付着してサーミスタの抵抗値が所期の値と異なり、
しかもセラミック素体がめっき液で浸食されてサーミス
タの信頼性が低下する等の不具合を生じる。
電極層が接触する部分以外のセラミック素体の表面をガ
ラス層で被覆し、焼付け電極層の表面にめっき層を形成
したチップ型サーミスタを特許出願した(特開平3−2
50603)。このチップ型サーミスタは、次の方法に
より製造される。先ずセラミック焼結シートの両面にガ
ラスペーストを印刷して焼成することにより絶縁性のガ
ラス層を形成する。次いで両面がガラス層で被覆された
焼結シートを短冊状に切出した後、切断面に前述と同様
にガラスペーストを印刷焼成してガラス層を形成する。
次に前記切断面と垂直な方向にこの短冊状物を細かく切
断してチップを作る。このチップの切断面を包むように
チップの両端部に導電性ペーストを塗布し、焼成して焼
付け電極層を形成する。更にこの焼付け電極層の表面に
めっき層を形成して焼付け電極層とめっき層からなる端
子電極を有するチップ型サーミスタを得る。また従来の
別の解決方法として、導電性チップ状セラミック素体に
めっき層付きの端子電極を形成する場合には、セラミッ
ク素体に導電性の低いセラミック材料を限定使用してい
た。
のばらつきを小さくするために本出願人はサーミスタ素
体の端面に内包電極を形成し、この内包電極を覆うよう
に外包電極を形成したチップ型サーミスタを特許出願し
た(特開平3−250601)。このチップ型サーミス
タは次の方法により製造される。先ずサーミスタ素体の
端面に銀、銀−パラジウム等を主成分とするペーストを
塗布し、乾燥した後、焼付けて内包電極を形成する。こ
の内包電極が形成されたサーミスタ素体の端部にディッ
ピング法により銅を含有するペーストを塗布し、乾燥し
た後、焼付けて外包電極を形成し、目的のチップ型サー
ミスタを得る。
50603号の製造方法では、ガラス層の被覆を2回に
分けて行う必要がある上、極めて硬質の焼結シートを短
冊状に切出し、更にこの短冊状物を細かくチップに切断
しなければならない。またこの短冊状からチップ状に加
工物の形状が変化することに伴って加工物の取扱いに多
大の注意を払わなければならない。これらのことから製
造工程が複雑化し、必然的に製造コストが高価になる問
題点があった。
ミック材料を使用した場合、例えばチップ型インダクタ
の素体に導電性の低いNi−Znフェライト系のセラミ
ック材料を用いた場合には、この材料は透磁率が低いた
め所期の特性を得ようとするとセラミック素体のサイズ
を大きくする必要があり、高密度の実装が困難になる問
題点があった。これを回避しようとして、透磁率の高い
Mn−Znフェライト系のセラミック材料を用いた場
合、この材料は導電性が高いため、めっき処理時に素体
表面にめっきが付着し、その特性が変化してしまう欠点
があった。
サーミスタは外包電極として銅を用いたが、ニッケルめ
っきした電極と比べると、なお耐熱性が十分でなかっ
た。またこの外包電極は内包電極以外のサーミスタ素体
表面に接触する部分を高抵抗層化する必要があるため、
外包電極材料が限定され、かつその焼成条件が複雑であ
った。
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、信頼性の高い導電性チップ型セラミック素子を提
供することにある。本発明の別の目的は導電性の高いセ
ラミック材料を用いて電極のめっき処理を行っても所期
の特性が得られる導電性チップ型セラミック素子を提供
することにある。本発明の別の目的は抵抗値のばらつき
が小さく、外包電極層の材料を広く選定できる導電性チ
ップ型セラミック素子を提供することにある。本発明の
更に別の目的は、上記優れた導電性チップ型セラミック
素子を比較的容易にかつ安価に製造でき、量産に適する
導電性チップ型セラミック素子の製造方法を提供するこ
とにある。
うに、本発明の第一の導電性チップ型セラミック素子
は、導電性チップ状セラミック素体10と、このセラミ
ック素体10の両端部表面に設けられた二つの端子電極
12と、これら二つの端子電極がそれぞれ電気的に接触
する部分を除いてセラミック素体10の表面を被覆する
絶縁性無機物層14とを備え、端子電極12がセラミッ
ク素体10の表面に形成された焼付け電極層16と、こ
の焼付け電極層16の表面に形成されためっき層18,
19とを有し、無機物層14が焼付け電極層16を形成
するときの焼成温度より高い融点又は軟化点を有する導
電性チップ型セラミック素子の改良である。その特徴あ
る構成は、焼付け電極層16が金属粉末と無機結合材を
含む導電性ペーストを焼付けて形成され、無機物層14
は厚さが0.1〜2μmであって、かつペーストの下地
部分の無機物層が焼付け電極層16の形成時に無機結合
材に反応溶融して電極層16に吸収され消滅したことに
ある。
の導電性チップ型セラミック素子は、導電性チップ状セ
ラミック素体10と、このセラミック素体10の両端面
に設けられた内包電極層111と、この内包電極層11
1が形成されたセラミック素体10の全面を被覆する絶
縁性無機物層114と、この無機物層114を被覆した
セラミック素体10の両端部表面に設けられた外包電極
層116と、この外包電極層116の表面に形成された
めっき層118,119とを備える。そしてその特徴あ
る構成は、外包電極層116が金属粉末と無機結合材を
含む導電性ペーストを焼き付けて形成され、無機物層1
14は厚さが2〜10μmであって、外包電極層116
を形成する時の焼成温度より高い融点又は軟化点を有
し、かつそのペーストの下地部分の無機物層の一部が外
包電極層116の形成時に無機結合材に反応溶融して外
包電極層116に吸収され消滅したことにある。
導電性チップ型セラミック素子の製造方法は、金属酸化
物粉末と結合材とを混合してスラリーを調製する工程
と、このスラリーを成膜乾燥してグリーンシートを成形
する工程と、このグリーンシートからチップ体2を打抜
く工程と、このチップ体2を焼成して導電性チップ状セ
ラミック素体10にする工程と、このセラミック素体1
0の全面に厚さ0.1〜2μmの絶縁性無機物層14を
被覆する工程と、この無機物層14を被覆したセラミッ
ク素体10の両端部表面に金属粉末と無機結合材32を
含む導電性ペースト30を塗布する工程と、このペース
ト30を塗布したセラミック素体10を無機物層14の
融点又は軟化点より低い温度で焼成し、塗布したペース
トの無機結合材32にそのペーストの下地部分の前記無
機物層14を反応溶融させることにより消滅させて焼付
け電極層16を形成する工程と、この焼付け電極層16
の表面にめっき層18,19を形成して焼付け電極層と
めっき層からなる端子電極12を形成する工程とを含む
方法である。
の導電性チップ型セラミック素子の製造方法は、第一の
製造方法と同様に導電性チップ状セラミック素体10を
作製した後、このセラミック素体10の両端面に内包電
極層111を形成する工程と、この内包電極層111が
形成されたセラミック素体10の全面に厚さ2〜10μ
mの絶縁性無機物層114を被覆する工程と、この無機
物層114を被覆したセラミック素体10の両端部表面
に金属粉末と無機結合材132を含む導電性ペースト1
30を塗布する工程と、このペースト130を塗布した
セラミック素体10を無機物層114の融点又は軟化点
より低い温度で焼成し、塗布したペーストの無機結合材
132にそのペーストの下地部分の無機物層の一部を反
応溶融させることにより消滅させて外包電極層116を
形成する工程と、この外包電極層116の表面にめっき
層118,119を形成する工程とを含む方法である。
れる。先ずセラミック素子の用途に応じて金属酸化物粉
末を採取する。例えば、サーミスタであればMn,F
e,Co,Ni,Cu,Al等の金属の酸化物粉末を、
またバリスタであればTi,Ce,Ca,Sb,Nb等
の金属の酸化物粉末を、更にインダクタであればFe,
Co,Ni,Zn,Mn等の金属の酸化物粉末を1種又
は2種以上採取して混合する。2種以上混合するとき
は、所定の金属原子比になるように各金属酸化物を秤量
する。この混合物を仮焼し粉砕した後、有機結合材及び
溶剤を加え混練してスラリーを調製する。次いでこのス
ラリーをドクターブレード法等により成膜乾燥してグリ
ーンシートを成形する。このグリーンシートから図3
(a)に示すチップ体2を打抜き、これを焼成して図3
(b)に示すチップ状のセラミック素体10を得る。
2μmの絶縁性無機物層が被覆される(図3(c))。
2μmより厚いと、後述する電極層の形成時に溶融した
無機物層が電極層中に完全に吸収されず、電極層とセラ
ミック素体の界面に残留するため電極のセラミック素体
に対する導電性が十分に得られない。また0.1μmよ
り薄いと、後述するめっき処理に際して、まためっき処
理後のセラミック素体の保護機能に劣る。この絶縁性無
機物層14(図1及び図2)を例示すると、SiO
2膜、又は50重量%以上のSiO2と残部がAl2O3,
MgO,ZrO2又はTiO2の1種又は2種以上の酸化
物により構成された薄膜、或いはSiO2,B2O3,N
a2O,PbO,ZnO又はBaOの1種又は2種以上
の酸化物を主成分とするガラスにより構成された薄膜が
挙げられる。この無機物層14は後述する焼付け電極層
を形成するときの焼成温度より高い融点又は軟化点を有
することが必要である。例えば、Agのペーストを焼付
ける場合にはその焼成温度は600〜850℃であるた
め、この温度より高い融点又は軟化点を有するものが選
ばれる。この理由はペーストの焼付け温度より融点又は
軟化点が大幅に低いと、ペースト焼付け時に無機物層が
電極表面に浮き上がったり、或いはセラミック素体同士
又は素体と焼成治具との貼り付きが生じて歩留りが低下
し易いからである。無機物層14は、この要件以外は耐
めっき性があって、後述する導電性ペーストに含まれる
無機結合材と反応して溶融する性質を有するものであれ
ば特に制限はなく、結晶質であっても非結晶質であって
もよい。
真空蒸着法、スッパタリング法、イオンプレーティング
法のような物理蒸着法(PVD法)又は化学蒸着法(C
VD法)により行われる。この中でスパッタリング法が
量産に適しているため好ましい。この方法で量産するに
は、図4に示すように水平軸20を中心に回動可能なス
テンレススチール製の籠22を用意し、この中に多数の
セラミック素体10を収納する。この籠22を図示しな
いスパッタリング装置内に入れる。装置内には所期の無
機物層を得るためのターゲット24を装着しておく。例
えば、無機物層がSiO2膜であれば石英ガラスを用
い、またSiO2,Al2O3,MgO,ZrO2,TiO
2,B2O3,Na2O,PbO,ZnO,BaO等の複合
酸化物膜であれば、これらを粉末冶金でディスク状に成
形するか、或いはこれらを溶融後冷却しディスク状の複
合ガラスにして用いる。水平軸20を中心に籠22を揺
動させながらスパッタリングを実施すると、ターゲット
24から叩き出されたターゲット材料がセラミック素体
10の全面に凝縮し、ターゲット材料からなる無機物層
14が形成される。
たセラミック素体10の両端部表面に金属粉末と無機結
合材を含む導電性ペースト30を塗布する。この塗布は
導電性ペースト中にセラミック素体の両端部を浸漬させ
るディッピング法が好ましい。金属粉末を例示すれば、
Ag,Au,Pd,Pt等の貴金属、又はこれらを混合
した粉末が挙げられる。無機結合材を例示すれば、Si
O2,B2O3,Na2O,PbO,ZnO又はBaOの1
種又は2種以上の酸化物を主成分とする、ほうけい酸系
ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系ガラ
ス、けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げられ
る。図5に示すように、塗布された導電性ペースト30
中には無機結合材32が均一に分散しており、この無機
結合材32は導電性ペーストの焼付け時にペースト30
に接触する無機物層14と反応して、図6に示すように
この無機物層14を溶融させる性質を有することが必要
である。
き層は図3(f)に示すようにNiめっき層18を形成
した後、図3(g)に示すようにSnめっき層19を形
成して二重構造にすることが好ましい。Niめっき層1
8ははんだ耐熱性を向上して、はんだによる焼付け電極
層の電極食われを防止し、Snめっき層19ははんだ付
着性を向上する。焼付け電極層16、めっき層18及び
19により端子電極12が形成される。
される。
又は銀−パラジウム合金を含有するペーストを塗布した
後、乾燥し焼付けることにより内包電極層111を形成
する。内包電極層111の材料はセラミック素体10と
導電性を維持するものであれば銀又は銀−パラジウム合
金に限定されるものではなく、その他にも金、白金或い
はこれらを主成分とする金属材料でもよい。このペース
トを塗布するには多数のセラミック素体を各端面が上面
になるように揃えた後、各端面にペーストをスクリーン
印刷する。
ラミック素体10を保持するための多数の保持孔34a
が形成された弾性材料からなる保持プレート34を用い
る。保持孔34aに相応して導入孔35aを有するロー
ディングプレート35を保持プレート34に重ね合せて
プレート34の下側を真空ポンプ等により負圧にしてセ
ラミック素体10を各保持孔34aに入れる(図11
(b))。導入孔35aはセラミック素体10の端面が
上面になるように広口に形成される。負圧状態を解除し
てから、孔の数だけ押出用ピン36aを備えた押出具3
6を用いて、各ピン36aをプレート34の上側から各
保持孔34aに一定の長さだけ挿入しセラミック素体1
0をプレート34の下面から突出させる。この状態で保
持プレート34を裏返して図11(c)に示すように均
一の高さに揃えられたセラミック素体10の端面にスク
リーン印刷する。図11(c)において、37はスクリ
ーン、38はスキージ、39は銀ペーストである。
の全面に厚さ2〜10μmの絶縁性無機物層114が被
覆される(図10(d))。10μmより厚いと、後述
する外包電極層の形成時に無機物層が外包電極層と内包
電極層の界面に絶縁性皮膜として残留するため外包電極
層と内包電極層とが導通しない。また2μmより薄い
と、後述する外包電極層のセラミック素体の端部包込み
部分がセラミック素体と電気的に導通するため、チップ
型セラミック素子の抵抗値にばらつきが生じる。この絶
縁性無機物層114(図8及び図9)を例示すると、S
iO2膜、又は50重量%以上のSiO2と残部がAl2
O3,MgO,ZrO2又はTiO2の1種又は2種以上
の酸化物により構成された薄膜、或いはSiO2,B2O
3,Na2O,PbO,ZnO又はBaOの1種又は2種
以上の酸化物を主成分とするガラスにより構成された薄
膜が挙げられる。この無機物層114は前述した無機物
層14と同じ理由から外包電極層を形成するときの焼成
温度より高い融点又は軟化点を有することが必要であ
る。無機物層114は、この要件以外は耐めっき性があ
って、後述する導電性ペーストに含まれる無機結合材と
反応して溶融する性質を有するものであれば特に制限は
なく、結晶質であっても非結晶質であってもよい。
第一の方法と同様に物理蒸着法(PVD法)又は化学蒸
着法(CVD法)により行われる。この中で図4に示す
スパッタリング法が量産に適しているため好ましい。図
4に示すように、水平軸20を中心に籠22を揺動させ
ながらスパッタリングを実施すると、ターゲット24か
ら叩き出されたターゲット材料がセラミック素体10の
全面に凝縮し、ターゲット材料からなる無機物層114
が形成される。
覆したセラミック素体10の両端部に金属粉末と無機結
合材を含む導電性ペースト130を塗布する。この塗布
は導電性ペースト中にセラミック素体の両端部を浸漬さ
せるディッピング法が好ましい。金属粉末を例示すれ
ば、Ag,Au,Pd,Pt等の貴金属、又はこれらを
混合した粉末が挙げられる。無機結合材を例示すれば、
SiO2,B2O3,Na2O,PbO,ZnO又はBaO
の1種又は2種以上の酸化物を主成分とする、ほうけい
酸系ガラス、ほう酸亜鉛系ガラス、ほう酸カドミウム系
ガラス、けい酸鉛亜鉛系ガラス等のガラス微粒子が挙げ
られる。図12に示すように、塗布された導電性ペース
ト130中には無機結合材132が均一に分散してお
り、この無機結合材132は導電性ペーストの焼付け時
にペースト130に接触する無機物層114と反応し
て、図13に示すようにこの無機物層114の一部を溶
融消滅させる性質を有することが必要である。導電性ペ
ースト130は焼付けによって外包電極層116を生成
し、この外包電極層116はその焼付け時に無機物層1
14の一部が消滅することによって、内包電極層111
に電気的に接続する。
めっき層は図10(g)に示すようにNiめっき層11
8を形成した後、図10(h)に示すようにSnめっき
層119を形成して二重構造にすることが好ましい。め
っき層118及び119の機能は前記めっき層18及び
19と同じである。内包電極層111、外包電極層11
6及びめっき層118,119により端子電極112
(図8及び図9)が形成される。
は、導電性ペーストを塗布したセラミック素体を無機物
層の融点又は軟化点より低い温度で焼成すると、図3
(e)及び図6に示すように焼付け電極層16が形成さ
れる。即ち、この焼成時にはペースト中に均一に分散し
た無機結合材32がペーストの下地部分の無機物層14
と反応してこれを溶融させる。流動化した層14の無機
物は金属が焼結する際にできる電極層16内の細孔に侵
入する。極薄の無機物層14は焼成の過程で上記細孔内
に全量吸収されてセラミック素体の端部から消滅する。
この結果、焼付け電極層16とセラミック素体10は直
接接着し、互いに電気的に導通する。一方、導電性ペー
ストが塗布されていない無機物層14の部分はペースト
を焼付けても、その無機物層の融点又は軟化点が焼成温
度より高いため、何ら変化を生じることなくセラミック
素体10の表面に残留し、その絶縁保護機能を保持す
る。
造では、外包電極層用の導電性ペーストを塗布したセラ
ミック素体を無機物層の融点又は軟化点より低い温度で
焼成すると、図10(f)及び図13に示すように外包
電極層116が形成される。即ち、この焼成時にはペー
スト中に均一に分散した無機結合材132が無機物層1
14の一部と反応してこれを溶融させる。流動化した無
機物層114の無機物は金属が焼結する際にできる外包
電極層116内の細孔に侵入する。無機物層114の厚
さは2〜10μmに設定されているため、無機物層11
4の一部は焼成の過程で上記細孔内に吸収されて内包電
極層111の表面から部分的に消滅する。この結果、外
包電極層116と内包電極層111は無機物層114の
消滅した部分を通じて直接接着し、互いに電気的に導通
する。内包電極層111はセラミック素体10と導電性
を維持するように形成されているから、外包電極層11
6とセラミック素体10とは電気的に導通する。
16に挟まれて、内包電極層111が存在しない部分の
無機物層114では、溶融した無機物層114はその一
部が外包電極層116中に吸収されるが、無機物層11
4の厚さが2μm以上あるためその大部分がセラミック
素体10上に残留する。このためセラミック素体10と
外包電極層116とは部分的に接合する。しかしその接
合が部分的であるため、外包電極層116とセラミック
素体10との導電性は内包電極層111が介在する部分
での導電性に比べて無視できるほど小さく、電流は外包
電極層116、内包電極層111、セラミック素体10
を通じて流れる。一方、外包電極層用の導電性ペースト
が塗布されていない無機物層114の部分はペーストを
焼付けても、その無機物層の融点又は軟化点が焼成温度
より高いため、何ら変化を生じることなくセラミック素
体10の表面に残留し、その絶縁保護機能を保持する。
は、工程数が多く複雑であったものが、本発明の第一及
び第二の製造方法によれば、少ない工程で比較的容易に
導電性チップ型セラミック素子の端子電極を形成できる
ため、量産に適し、電極形成コストが安価になる。また
本発明の導電性チップ型セラミック素子は、電極が接触
する部分を除いてセラミック素体が絶縁性無機物層で被
覆され、セラミック素体がこの無機物層で保護されてい
るため、めっき処理してもめっき液の素体への浸食やめ
っき付着による特性の変化がない。焼付け電極層の表面
にめっき層を形成することにより、はんだ耐熱性とはん
だ付着性に優れた効果を奏する。特に、内包電極層を設
けた導電性チップ型セラミック素子は、抵抗値のばらつ
きが小さく、外包電極層の材料を広く選定できる利点が
ある。
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 <実施例1>次の方法により導電性チップ型セラミック
素子として、図1及び図2に示すチップ型サーミスタを
作製した。先ず市販の炭酸マンガン、炭酸ニッケル、炭
酸コバルトを出発原料とし、これらをMnO2:Ni
O:CoOに換算して金属原子比3:1:2の割合でそ
れぞれ秤量した。秤量物をボールミルで16時間均一に
混合した後に脱水乾燥した。次いでこの混合物を900
℃で2時間仮焼し、この仮焼物を再びボールミルで粉砕
して脱水乾燥した。粉砕物100重量%に対してポリビ
ニルブチラール6重量%、エタノール30重量%及びブ
タノール30重量%の結合材を加え、均一に混合してス
ラリーを調製した。このスラリーをドクターブレード法
により成膜乾燥して厚さ0.80mmのグリーンシート
を成形した。このシートから2.34mm×1.48m
mの大きさのチップ体を打抜き、大気圧下、1200℃
で4時間焼成し、長さ1.9mm、幅1.2mm、厚さ
0.65mmの焼結体を得た。この焼結体を図3(b)
に示すサーミスタ用のセラミック素体10とし、図4に
示すスパッタリング装置を用いてその表面全体にSiO
2膜からなる絶縁性無機物層を形成した。即ち、石英ガ
ラスをターゲット24とするスパッタリング装置の中に
多数のセラミック素体10を入れたステンレススチール
製の籠22を設置し、この籠22を揺動させながらスパ
ッタリングを行い、セラミック素体10の表面全体にS
iO2膜を2μmの厚さで形成した(図3(c))。
部に端子電極12を設けた。この端子電極12は、焼付
け電極層16とNiめっき層18とSnめっき層19に
より構成される。先ず無機物層を形成したセラミック素
体の両端部表面に導電性ペーストをディッピング法によ
り塗布した(図3(d))。導電性ペーストは市販の銀
ペースト(デュポン社製JPN−1176)であって、
Ag粉末と、SiO2,TiO2,B2O3,Na2O及び
K2Oからなるガラス微粒子と、有機ビヒクルとからな
る。導電性ペーストを塗布したセラミック素体を大気圧
下、乾燥した後、30℃/分の速度で、820℃まで昇
温しそこで10分間保持し、30℃/分の速度で室温ま
で降温してAgからなる焼付け電極層16を得た(図3
(e))。次いで電解バレルめっき法で電極層16の表
面に厚さ2〜3μmのNiめっき層18と形成し、続い
て厚さ1〜2μmのSnめっき層19を形成した。
外は上記実施例1と同じ方法で、めっき層付きチップ型
サーミスタを作製した。 <比較例2>Niめっき層とSnめっき層を設けずに、
Ag80%とPd20%を含む導電性ペーストを850
℃で焼付けて銀−パラジウムからなる焼付け電極層のみ
で端子電極を構成した。
1のチップ型サーミスタの各セラミック素体表面を光学
顕微鏡で調べたところ、比較例1のサーミスタは電極表
面以外にセラミック素体表面にもめっきが付着していた
のに対して、実施例1のサーミスタでは電極層の表面に
のみめっき層が形成されていた。 ・はんだ付着性 実施例1のサーミスタと比較例2のサーミスタを300
個ずつ用意し、230℃の温度で溶融させたAg入りの
共晶はんだ(H60−A)浴中にピンセットで試料を挟
んで4秒間浸漬し、端子電極のはんだ付着面積を光学顕
微鏡で調べた。その結果を表1に示す。 ・はんだ耐熱性 実施例1のサーミスタと比較例2のサーミスタを300
個ずつ用意し、350℃の温度で溶融させたAg入りの
共晶はんだ(H60−A)浴中にピンセットで試料を挟
んで30秒間浸漬し、端子電極の消失状態を光学顕微鏡
で調べた。その結果を表1に示す。表1から明らかなよ
うに、比較例2と比べて実施例1のサーミスタははんだ
付着性及びはんだ耐熱性に優れていた。
型セラミック素子として、図7に示すTiO2からなる
積層チップ型バリスタを作製した。先ず市販の二酸化チ
タンに添加物として、ほうけい酸系ガラス微粒子、C
e,Ca,Nb,Sbの金属酸化物を微量ずつ混合し
た。これらの混合物をボールミルで16時間均一に混合
した後に脱水乾燥した。次いでこの混合物を実施例1と
同様に仮焼し、仮焼物を粉砕した。粉砕物に有機結合材
を加え、均一に混合してスラリーを調製した。このスラ
リーをドクターブレード法により成膜乾燥して厚さ30
μmのグリーンシートを成形した。このシートから12
0mm×120mmの大きさに打抜き、膜厚を検査した
後、シートの片面にPtペーストを印刷乾燥して内部電
極43を形成した。次に内部電極を形成したシートの上
下両面に内部電極を印刷していない同一サイズのグリー
ンシートを保護膜として順次積層し、加熱しながら圧着
し積層体を形成した。この積層体をチップ状に切断して
分離し、大気圧下、1300℃で焼成し、長さ2.1m
m、幅1.3mm、厚さ0.7mmの焼結体を得た。こ
の焼結体を実施例1と同様にしてその表面全体に厚さ2
μmのSiO2膜からなる絶縁性無機物層44を形成
し、焼結体のセラミック素体40の両端部表面に導電性
ペーストを塗布した後、Agからなる焼付け電極層46
を得た。以下、実施例1と同様に電解バレルめっき法で
電極層46の表面に厚さ2〜3μmのNiめっき層48
を形成し、続いて厚さ1〜2μmのSnめっき層49を
形成した。これにより、焼付け電極層46とNiめっき
層48とSnめっき層49からなる端子電極42を形成
した。
外は上記実施例2と同じ方法で、めっき層のある積層チ
ップ型バリスタを作製した。めっき処理後の実施例2の
チップ型バリスタと比較例3のチップ型バリスタの各セ
ラミック素体表面を光学顕微鏡で調べたところ、比較例
3のサーミスタは電極表面以外にセラミック素体表面に
もめっきが付着していたのに対して、実施例2のバリス
タでは電極層の表面にのみめっき層が形成されていた。
型セラミック素子として、図8及び図9に示すチップ型
サーミスタを作製した。実施例1と同じ方法で、先ず長
さ1.9mm、幅1.2mm、厚さ0.65mmの焼結
体を得た。この焼結体を図10(b)に示すサーミスタ
用のセラミック素体10とし、多数のセラミック素体1
0を図11(a)〜図11(c)に示すローディングプ
レート35及び保持プレート34を用いて、各端面が上
面になるように揃えた後、各端面に銀ペーストをスクリ
ーン印刷法により塗布し、乾燥した。乾燥後、大気圧
下、800℃で焼付けて、内包電極層111を形成した
(図10(c))。次に内包電極層111を形成したセ
ラミック素体10を図4に示すスパッタリング装置を用
いて実施例1と同様にしてその表面全体にSiO2膜か
らなる絶縁性無機物層114を形成した(図10
(d))。
っき層18とSnめっき層19の形成方法と同様の方法
で、全面がSiO2膜114で被覆されたセラミック素
体10の両端部に外包電極層116とNiめっき層11
8とSnめっき層119を順次形成した(図10(e)
〜図10(h))。外包電極層116とNiめっき層1
18とSnめっき層119は各構成が実施例1の焼付け
電極層16とNiめっき層18とSnめっき層19と同
一になるように形成した。
層114を形成しない以外は実施例3と同じ方法で、め
っき層付きチップ型サーミスタを作製した。 <比較例5>内包電極層111、無機物層114、Ni
めっき層118及びSnめっき層119を形成しない以
外は実施例3と同じ方法で、外包電極層116が形成さ
れたチップ型サーミスタを作製した。
4のチップ型サーミスタの各サーミスタ素体表面を光学
顕微鏡で調べたところ、比較例4のサーミスタは電極表
面以外にサーミスタ素体表面にもめっきが付着していた
のに対して、実施例3のサーミスタでは電極層の表面に
のみめっき層が形成されていた。 ・抵抗値のばらつき 実施例3のサーミスタと比較例5のサーミスタを100
個ずつ用意し、それぞれの抵抗値を測定し、その平均値
と標準偏差から抵抗値のばらつきを計算した。その結
果、実施例3のサーミスタの抵抗値のばらつき(標準偏
差/抵抗値の平均値)は1.04%であるのに対し、比
較例5のそれは3.27%であり、明らかに実施例3の
方が比較例5よりも抵抗値のばらつきが小さくなってい
た。
破断斜視図。
からチップ型セラミック素子を作るまでの工程における
素体の斜視図。
覆するためのスパッタリング装置の概略斜視図。
た状態の要部拡大断面図。
断面図。
図。
破断斜視図。
体からチップ型セラミック素子を作るまでの工程におけ
る素体の斜視図。
ペーストを塗布する状況を示すセラミック素体の保持プ
レートの断面図。
ペーストを塗布した状態の要部拡大断面図。
を形成した状態の要部拡大断面図。
Claims (10)
- 【請求項1】 導電性チップ状セラミック素体(10)と、
このセラミック素体(10)の両端部表面に設けられた二つ
の端子電極(12)と、前記二つの端子電極がそれぞれ電気
的に接触する部分を除いて前記セラミック素体(10)の表
面を被覆する絶縁性無機物層(14)とを備え、 前記端子電極(12)は前記セラミック素体(10)の表面に形
成された焼付け電極層(16)と、この焼付け電極層(16)の
表面に形成されためっき層(18,19)とを有し、 前記無機物層(14)は前記焼付け電極層を形成するときの
焼成温度より高い融点又は軟化点を有する導電性チップ
型セラミック素子において、 前記焼付け電極層(16)は金属粉末と無機結合材を含む導
電性ペーストを焼付けて形成され、 前記無機物層(14)は厚さが0.1〜2μmであって、か
つ前記ペーストの下地部分の前記無機物層が前記焼付け
電極層(16)の形成時に前記無機結合材に反応溶融して前
記電極層(16)に吸収され消滅したことを特徴とする導電
性チップ型セラミック素子。 - 【請求項2】 絶縁性無機物層(14)がSiO2又は50
重量%以上のSiO2と残部がAl2O3,MgO,Zr
O2又はTiO2の1種又は2種以上の酸化物により構成
され、無機結合材がSiO2,B2O3,Na2O,Pb
O,ZnO又はBaOの1種又は2種以上の酸化物を主
成分とするガラス微粒子により構成された請求項1記載
の導電性チップ型セラミック素子。 - 【請求項3】 絶縁性無機物層(14)がSiO2,B
2O3,Na2O,PbO,ZnO又はBaOの1種又は
2種以上の酸化物を主成分とするガラスにより構成さ
れ、無機結合材がSiO2,B2O3,Na2O,PbO,
ZnO又はBaOの1種又は2種以上の酸化物を主成分
とするガラス微粒子により構成された請求項1記載の導
電性チップ型セラミック素子。 - 【請求項4】 導電性チップ状セラミック素体(10)と、
このセラミック素体(10)の両端面に設けられた内包電極
層(111)と、この内包電極層(111)が形成されたセラミッ
ク素体(10)の全面を被覆する絶縁性無機物層(114)と、
この無機物層を被覆したセラミック素体(10)の両端部表
面に設けられた外包電極層(116)と、この外包電極層(11
6)の表面に形成されためっき層(118,119)とを備えた導
電性チップ型セラミック素子であって、 前記外包電極層(116)は金属粉末と無機結合材を含む導
電性ペーストを焼き付けて形成され、 前記無機物層(114)は厚さが2〜10μmであって、前
記外包電極層(116)を形成する時の焼成温度より高い融
点又は軟化点を有し、かつ前記ペーストの下地部分の前
記無機物層の一部が前記外包電極層(116)の形成時に前
記無機結合材に反応溶融して前記外包電極層(116)に吸
収され消滅したことを特徴とする導電性チップ型セラミ
ック素子。 - 【請求項5】 絶縁性無機物層(114)がSiO2又は50
重量%以上のSiO 2と残部がAl2O3,MgO,Zr
O2又はTiO2の1種又は2種以上の酸化物により構成
され、無機結合材がSiO2,B2O3,Na2O,Pb
O,ZnO又はBaOの1種又は2種以上の酸化物を主
成分とするガラス微粒子により構成された請求項4記載
の導電性チップ型セラミック素子。 - 【請求項6】 絶縁性無機物層(114)がSiO2,B
2O3,Na2O,PbO,ZnO又はBaOの1種又は
2種以上の酸化物を主成分とするガラスにより構成さ
れ、無機結合材がSiO2,B2O3,Na2O,PbO,
ZnO又はBaOの1種又は2種以上の酸化物を主成分
とするガラス微粒子により構成された請求項4記載の導
電性チップ型セラミック素子。 - 【請求項7】 金属酸化物粉末と結合材とを混合してス
ラリーを調製する工程と、 前記スラリーを成膜乾燥してグリーンシートを成形する
工程と、 前記グリーンシートからチップ体(2)を打抜く工程と、 前記チップ体(2)を焼成して導電性チップ状セラミック
素体(10)にする工程と、 前記セラミック素体(10)の全面に厚さ0.1〜2μmの
絶縁性無機物層(14)を被覆する工程と、 前記無機物層(14)を被覆したセラミック素体(10)の両端
部表面に金属粉末と無機結合材(32)を含む導電性ペース
ト(30)を塗布する工程と、 前記ペースト(30)を塗布したセラミック素体(10)を前記
無機物層(14)の融点又は軟化点より低い温度で焼成し、
前記塗布したペーストの無機結合材(32)にそのペースト
の下地部分の前記無機物層(14)を反応溶融させることに
より消滅させて焼付け電極層(16)を形成する工程と、 前記焼付け電極層(16)の表面にめっき層(18,19)を形成
して前記焼付け電極層とめっき層からなる端子電極(12)
を形成する工程とを含む導電性チップ型セラミック素子
の製造方法。 - 【請求項8】 セラミック素体(10)への絶縁性無機物層
(14)の被覆が物理蒸着法により行われる請求項7記載の
導電性チップ型セラミック素子の製造方法。 - 【請求項9】 金属酸化物粉末と結合材とを混合してス
ラリーを調製する工程と、 前記スラリーを成膜乾燥してグリーンシートを成形する
工程と、 前記グリーンシートからチップ体(2)を打抜く工程と、 前記チップ体(2)を焼成して導電性チップ状セラミック
素体(10)にする工程と、 前記セラミック素体(10)の両端面に内包電極層(111)を
形成する工程と、 前記内包電極層(111)が形成された前記セラミック素体
(10)の全面に厚さ2〜10μmの絶縁性無機物層(114)
を被覆する工程と、 前記無機物層(114)を被覆したセラミック素体(10)の両
端部表面に金属粉末と無機結合材(132)を含む導電性ペ
ースト(130)を塗布する工程と、 前記ペースト(130)を塗布したセラミック素体(10)を前
記無機物層(114)の融点又は軟化点より低い温度で焼成
し、前記塗布したペーストの無機結合材(132)にそのペ
ーストの下地部分の前記無機物層の一部を反応溶融させ
ることにより消滅させて外包電極層(116)を形成する工
程と、 前記外包電極層(116)の表面にめっき層(118,119)を形成
する工程とを含む導電性チップ型セラミック素子の製造
方法。 - 【請求項10】 セラミック素体(10)への絶縁性無機物
層(114)の被覆が物理蒸着法により行われる請求項9記
載の導電性チップ型セラミック素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930010430A KR100204255B1 (ko) | 1992-12-18 | 1993-06-09 | 도전성 칩형 세라믹소자 및 그 제조방법 |
US08/079,347 US5339068A (en) | 1992-12-18 | 1993-06-18 | Conductive chip-type ceramic element and method of manufacture thereof |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-355047 | 1991-12-20 | ||
JP35504791 | 1991-12-20 | ||
JP35504691 | 1991-12-20 | ||
JP3-355046 | 1991-12-20 | ||
JP3-355048 | 1991-12-20 | ||
JP35504891 | 1991-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05251210A true JPH05251210A (ja) | 1993-09-28 |
JP3036567B2 JP3036567B2 (ja) | 2000-04-24 |
Family
ID=27341501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04356128A Expired - Lifetime JP3036567B2 (ja) | 1991-12-20 | 1992-12-18 | 導電性チップ型セラミック素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3036567B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283206A (ja) * | 1992-03-30 | 1993-10-29 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
JPH0831616A (ja) * | 1994-07-20 | 1996-02-02 | Matsushita Electric Ind Co Ltd | バリスタとその製造方法 |
JPH09266102A (ja) * | 1996-03-29 | 1997-10-07 | Mitsubishi Materials Corp | 導電性チップ型セラミック素子 |
JPH10335105A (ja) * | 1997-06-02 | 1998-12-18 | Taiyo Yuden Co Ltd | チップ部品 |
JP2002203707A (ja) * | 2000-12-11 | 2002-07-19 | Amotech Co Ltd | ガラスコーティング膜を有するセラミックチップ素子及びその製造方法 |
JP2004172367A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP2008508735A (ja) * | 2004-08-03 | 2008-03-21 | エプコス アクチエンゲゼルシャフト | 外部電極を有する電気素子および外部電極を有する電気素子を作製する方法 |
US7813104B2 (en) | 2008-01-28 | 2010-10-12 | Tdk Corporation | Ceramic element |
CN104008830A (zh) * | 2013-02-21 | 2014-08-27 | 株式会社村田制作所 | 芯片型正特性热敏电阻元件 |
JP2017199797A (ja) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | 電子部品 |
US9840787B2 (en) | 2013-06-13 | 2017-12-12 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
JP2018195760A (ja) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | 電子部品 |
JP2019220677A (ja) * | 2018-06-15 | 2019-12-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | キャパシタ部品 |
US11482371B2 (en) | 2016-04-21 | 2022-10-25 | Tdk Corporation | Electronic component |
WO2023068298A1 (ja) * | 2021-10-20 | 2023-04-27 | 株式会社村田製作所 | チップ型セラミック部品 |
WO2024029251A1 (ja) * | 2022-08-02 | 2024-02-08 | 株式会社村田製作所 | 電子部品 |
WO2024048037A1 (ja) * | 2022-08-31 | 2024-03-07 | 株式会社村田製作所 | 電子部品及び成膜方法 |
WO2024089941A1 (ja) * | 2022-10-28 | 2024-05-02 | 株式会社村田製作所 | 電子部品 |
-
1992
- 1992-12-18 JP JP04356128A patent/JP3036567B2/ja not_active Expired - Lifetime
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283206A (ja) * | 1992-03-30 | 1993-10-29 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
JPH0831616A (ja) * | 1994-07-20 | 1996-02-02 | Matsushita Electric Ind Co Ltd | バリスタとその製造方法 |
JPH09266102A (ja) * | 1996-03-29 | 1997-10-07 | Mitsubishi Materials Corp | 導電性チップ型セラミック素子 |
JPH10335105A (ja) * | 1997-06-02 | 1998-12-18 | Taiyo Yuden Co Ltd | チップ部品 |
JP2002203707A (ja) * | 2000-12-11 | 2002-07-19 | Amotech Co Ltd | ガラスコーティング膜を有するセラミックチップ素子及びその製造方法 |
JP2004172367A (ja) * | 2002-11-20 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP2008508735A (ja) * | 2004-08-03 | 2008-03-21 | エプコス アクチエンゲゼルシャフト | 外部電極を有する電気素子および外部電極を有する電気素子を作製する方法 |
US8194388B2 (en) | 2004-08-03 | 2012-06-05 | Epcos Ag | Electric component comprising external electrodes and method for the production of an electric component comprising external electrodes |
US7813104B2 (en) | 2008-01-28 | 2010-10-12 | Tdk Corporation | Ceramic element |
JP2014165184A (ja) * | 2013-02-21 | 2014-09-08 | Murata Mfg Co Ltd | チップ型正特性サーミスタ素子 |
CN104008830A (zh) * | 2013-02-21 | 2014-08-27 | 株式会社村田制作所 | 芯片型正特性热敏电阻元件 |
US9840787B2 (en) | 2013-06-13 | 2017-12-12 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
DE112014002826B4 (de) | 2013-06-13 | 2022-06-23 | Murata Manufacturing Co., Ltd. | Keramikelektronikkomponente und Verfahren zur Herstellung derselben |
US11482371B2 (en) | 2016-04-21 | 2022-10-25 | Tdk Corporation | Electronic component |
JP2017199797A (ja) * | 2016-04-27 | 2017-11-02 | Tdk株式会社 | 電子部品 |
JP2018195760A (ja) * | 2017-05-19 | 2018-12-06 | Tdk株式会社 | 電子部品 |
JP2019220677A (ja) * | 2018-06-15 | 2019-12-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | キャパシタ部品 |
WO2023068298A1 (ja) * | 2021-10-20 | 2023-04-27 | 株式会社村田製作所 | チップ型セラミック部品 |
WO2024029251A1 (ja) * | 2022-08-02 | 2024-02-08 | 株式会社村田製作所 | 電子部品 |
WO2024048037A1 (ja) * | 2022-08-31 | 2024-03-07 | 株式会社村田製作所 | 電子部品及び成膜方法 |
WO2024089941A1 (ja) * | 2022-10-28 | 2024-05-02 | 株式会社村田製作所 | 電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP3036567B2 (ja) | 2000-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
KR100204255B1 (ko) | 도전성 칩형 세라믹소자 및 그 제조방법 | |
EP0059348B1 (en) | An electroconductive paste to be baked on ceramic bodies to provide capacitors, varistors or the like | |
KR100854413B1 (ko) | 서미스터 및 제조 방법 | |
JP2013179269A (ja) | セラミック電子部品及びその製造方法 | |
JPS60205907A (ja) | セラミツクガラス材料およびそれから製造されるコンデンサーおよびその製造法 | |
EP0412259B1 (en) | Electronic devices, method for forming end terminations thereof and paste material for forming same | |
JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
JPH0729704A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH087645A (ja) | 導電性ペーストおよび積層セラミックコンデンサ | |
JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3257036B2 (ja) | チップ型電子部品用導電性ペースト | |
JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
JP2001135501A (ja) | チップ型サーミスタ | |
JPH07201527A (ja) | 導電性チップ型セラミック素子の製造方法 | |
JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
JP2627509B2 (ja) | 導電層を有する電子部品 | |
CN110111960B (zh) | 一种贴片型热敏电阻及其生产方法 | |
JP2002252124A (ja) | チップ型電子部品及びその製造方法 | |
JPH08181029A (ja) | 電子部品の製造方法 | |
JPS62195111A (ja) | チツプ型積層磁器コンデンサ | |
JP3148026B2 (ja) | サーミスタ及びその製造方法 | |
JPH03129810A (ja) | 積層型セラミックチップコンデンサおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |