JP3148026B2 - サーミスタ及びその製造方法 - Google Patents
サーミスタ及びその製造方法Info
- Publication number
- JP3148026B2 JP3148026B2 JP34347392A JP34347392A JP3148026B2 JP 3148026 B2 JP3148026 B2 JP 3148026B2 JP 34347392 A JP34347392 A JP 34347392A JP 34347392 A JP34347392 A JP 34347392A JP 3148026 B2 JP3148026 B2 JP 3148026B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- pair
- plating layer
- layer
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
接合される温度センサとして、或いはプリント回路基板
に表面実装して電子機器の温度補償用サーミスタとして
用いられるサーミスタ及びその製造方法に関するもので
ある。
タ素体の両端部にAg−Pdを主成分とする電極が焼付
けられている。電極成分にAgの他にPdを含有する理
由は、基板にサーミスタをはんだ付けする際に、Agが
はんだ中に溶出して消失することを防止し、電極のはん
だ耐熱性を得るためである。しかし、Pdの含有量を増
加すると電極のはんだ付着性が低下して基板へのサーミ
スタの固着力が弱くなるため、Pdの含有量には一定の
限界があった。このため電極のはんだ付けが高温で長時
間行われる場合には、従来のサーミスタはなおはんだ耐
熱性が不十分であった。はんだ耐熱性とはんだ付着性を
向上させるために、チップ型コンデンサと同様に、焼付
け電極である下地電極の表面にめっき層を設けることが
考えられるが、サーミスタ素体はコンデンサ素体と異な
り導電性を有するため、このサーミスタ素体を露出した
ままめっき処理した場合、素体表面にめっきが付着して
サーミスタの抵抗値が所期の値と異なり、しかもサーミ
スタ素体がめっき液で浸食されてサーミスタの信頼性が
低下する等の不具合を生じる。
電極層が接触する部分以外のサーミスタ素体の表面をガ
ラス層で被覆し、焼付け電極層の表面にめっき層を形成
したサーミスタを特許出願した(特開平3−25060
3)。このサーミスタは、次の方法により製造される。
先ずサーミスタ素体用のセラミック焼結シートの両面に
ガラスペーストを印刷して焼成することにより絶縁性の
ガラス層を形成する。次いで両面がガラス層で被覆され
た焼結シートを短冊状に切断した後、両側の切断面に前
述と同様にガラスペーストを印刷焼成してガラス層を形
成する。次に前記切断面と垂直な方向にこの短冊状物を
細かく切断してチップを作る。このチップの切断面を包
むようにチップの両端部に導電性ペーストを塗布し、焼
成して焼付け電極層を形成する。更にこの焼付け電極層
を下地電極層としてその表面にめっき層を形成して焼付
け電極層とめっき層からなる端子電極を有するサーミス
タを得る。
がはんだ付けするときに溶出(Ag食われ)しないよう
に、2層構造の電極の上にはんだ層を形成したサーミス
タ素子が開示されている(特開平3−136204)。
このサーミスタ素子は、次の方法により作られる。先ず
円柱状に焼成されたサーミスタをスライシングソーによ
りウエハ状に切断した後、60〜80%Ag、3.5〜
7.0%ガラスフリット成分含有のペーストをウエハの
両面にスクリーン印刷して焼付けることにより電極下層
を形成する。次いでウエハ両面の電極下層の上に75〜
85%Ag、0〜1%ガラスフリット成分含有のペース
トをスクリーン印刷して焼付けることにより電極上層を
形成する。更にこの2層構造の電極を有するサーミスタ
ウエハをはんだ槽のはんだ液に浸漬させて電極上層の上
にはんだ層を形成した後、ダイシングソーによりチップ
状に切断してサーミスタ素子を得る。このサーミスタ素
子は、はんだ層を形成することによりはんだ付着性を向
上させ、電極下層にガラスフリット成分を多く含ませる
ことによりダイシングソーで切断したときの電極の剥離
を防止し、かつ電極上層にAg成分を多く含ませること
によりAg食われを起こしても電極が残存するようにし
ている。
−250603号公報に示されるサーミスタの製造方法
では、ガラス層の被覆を2回に分けて行う必要がある
上、チップになった後に、その両端部に導電性ペースト
を塗布したり、めっき層を形成したりする必要がある。
このため、チップにした後の取扱いに多大の注意を払わ
なければならない。これらのことから製造工程が複雑化
し、必然的に製造コストが高価になる問題点があった。
また、上記特開平3−136204号公報に示されるサ
ーミスタ素子の製造方法はチップにした後で特別の加工
を要しない利点があるものの、はんだ層をはんだ液への
ディッピングにより形成するため、均一な層ができにく
い欠点があり、しかもAg電極を2回焼付ける必要があ
るため、焼付けのためのエネルギ量が大きく、かつAg
食われを防止する対策を採っていないためAgのチップ
当りの使用量が増大し、コストを押上げる問題点があっ
た。
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、サーミスタ素体と基板取付体とが電気的により確
実に接続され、信頼性の高いサーミスタを提供すること
にある。本発明の別の目的は、回路基板にはんだ付けす
るときに基板取付体が熱的ストレスを緩和することによ
り熱的耐久性が高められ、かつ基板へのはんだ付けが容
易なサーミスタを提供することにある。本発明の別の目
的は、下地電極層の表面にはんだ耐熱性とはんだ付着性
のある層を均一に形成するサーミスタの製造方法を提供
することにある。本発明の更に別の目的は、上記優れた
サーミスタを比較的容易にかつ安価に製造できるサーミ
スタの製造方法を提供することにある。
図14及び図15に示すように、本願請求項1に係る発
明は、6面体からなるチップ状サーミスタ素体11の相
対向する両側面に一対の端子電極12,12が形成され
たサーミスタの改良である。その特徴ある構成は、端子
電極12が貴金属を含む下地電極層16とこの下地電極
層16の表面に形成されためっき層17とからなる積層
電極であって、この積層電極の4つの側面が一対の端子
電極12,12が形成されないサーミスタ素体の他の4
面と同一面をなし、かつリードフレーム又はブロックか
らなる導電性のある一対の基板取付体31,32又は3
4の各主面が高温クリームはんだにより一対の端子電極
12の各主面に接合されたことにある。また、図12及
び図13に示すように、本願請求項5に係る発明の特徴
ある構成は、端子電極12が貴金属を含む下地電極層1
6とこの下地電極層16の表面に形成されためっき層1
7とからなる積層電極であって、この積層電極の4つの
側面が一対の端子電極12,12が形成されないサーミ
スタ素体の他の4面と同一面をなし、かつ四角筒状のリ
ードフレームからなる導電性のある基板取付体33の内
面が高温クリームはんだにより一対の端子電極12,1
2を含むサーミスタ素体11の両側部に接合されたこと
にある。なお、めっき層17が下地電極層16の表面に
形成されたNiめっき層17aと、このNiめっき層1
7aの表面に形成されたSn又はSn/Pbめっき層1
7bとを有することが、また基板取付体31,32,3
3,34が導電性のある金属素体30aとその表面に形
成されたSn又はSn/Pbめっき層30bとを備える
ことが好ましい。
図2に示されるサーミスタ素体用セラミック焼結シート
21の両面全体に下地電極層16,16を形成し(図3
及び図4)、これらの下地電極層16,16の各表面に
Niめっき層17a及びSn又はSn/Pbめっき層1
7bをこの順に形成し(図1及び図5)、この下地電極
層16とめっき層17からなる電極を両面に形成した焼
結シート21をダイシングソーによりチップ状に切断し
てチップ状サーミスタ素体11の相対向する両側面に一
対の端子電極12,12を設けた後(図6)、一対の端
子電極12,12の各主面にリードフレーム又はブロッ
クからなる導電性のある一対の基板取付体31,32,
34の各主面を高温クリームはんだにより接合する(図
7〜図11,図14及び図15)方法である。
ート21を用意する。この焼結シート21は次の方法に
より作られる。先ずMn,Fe,Co,Ni,Cu,A
l等の金属の酸化物粉末を1種又は2種以上混合する。
2種以上混合するときは、所定の金属原子比になるよう
に各金属酸化物を秤量する。この混合物を仮焼し粉砕
し、有機結合材を加え混合して直方体に成形した後、焼
成してセラミック焼結ブロック(図示せず)を作製す
る。次いでこのブロックをバンドソーを用いてウエハ状
に切断し、図2に示す焼結シート21を得る。なお、金
属酸化物の混合物を仮焼し粉砕した後、有機結合材と溶
剤を加え混練してスラリーを調製し、このスラリーをド
クターブレード法等により成膜乾燥してグリーンシート
を成形し、これを焼成し焼結シート21を得てもよい。
貴金属粉末と無機結合材を含む導電性ペーストを塗布す
る。図4は図3のF部拡大図である。この塗布は導電性
ペーストを均一に印刷する印刷法によることが好まし
い。貴金属粉末を例示すれば、Ag,Au,Pd,Pt
等の貴金属、又はこれらを混合した粉末が挙げられる。
この焼成により下地電極層16が焼結シート21の両面
全体に形成される。なお、導電性ペーストを印刷法によ
り塗布し、これを焼成して焼付け電極層の下地電極層を
形成する以外に、焼結シート21の両面に溶射法により
下地電極層を形成することもできる。
表面にめっき層17を設けて、下地電極層16及びめっ
き層17により電極を作製する。めっき層17はNiめ
っき層17a及びSn又はSn/Pbめっき層17bを
この順に形成する。これらのめっき層は電解めっきによ
り形成される。めっき浴はNi,Sn又はSn/Pbと
もそれぞれ公知のものを使用する。めっき層を二重構造
にするのは、Niめっき層17aによりはんだ耐熱性を
向上させはんだによる下地電極層の電極食われを防止す
るためであり、Sn又はSn/Pbめっき層17bによ
り端子電極12のはんだ付着性を向上するためである。
切断機のようなダイシングソーを用いて矢印Mの箇所で
下地電極層16とめっき層17が積層された焼結シート
21を破線に沿って切断し、短冊状のサーミスタ素体を
形成する。次いでこのサーミスタ素体を矢印Nの箇所で
破線に沿って切断し、多数のチップ状サーミスタ素体1
1の相対向する両側面に一対の端子電極12,12を形
成する。図6に示される上下の端子電極12,12を左
右になるようにサーミスタ10を90度回転させれば、
図1のチップ型サーミスタとなる。
スタ10の一対の端子電極12,12の各主面には、リ
ードフレーム又はブロックからなる導電性のある一対の
基板取付体31,32,34の各主面が高温クリームは
んだにより接合される。基板取付体は金属素体30aと
この素体30aの表面に形成されたSn又はSn/Pb
めっき層30bとを備えることが好ましい。ここで金属
素体30aはSn又はSn/Pbめっき可能な材質であ
れば、特に制限されない。また図 12及び図13に示す
ように四角筒状のリードフレームからなる導電性のある
基板取付体33の内面が高温クリームはんだにより一対
の端子電極12,12を含むサーミスタ素体11の両側
部に接合される。このように構成することにより、サー
ミスタ素体と基板取付体とが電気的により確実に接続さ
れ、信頼性の高いサーミスタが得られるとともに、熱的
ストレスをサーミスタが受けたときに基板取付体31〜
34がこれを緩和し、サーミスタの耐久性が高まる。ま
た基板へのはんだ付けが容易になる。図7〜図9は断面
L字状のリードフレームを基板取付体31とする例を示
す。基板取付体31の鉛直方向に延びる主面が端子電極
12の主面に高温クリームはんだにより接合する。図1
0及び図11は断面コ字状のリードフレームを基板取付
体32とする例を示す。基板取付体32の折曲げ間隔は
サーミスタ素体11の厚さに応じて決められる。この例
も基板取付体32の鉛直方向に延びる主面が端子電極1
2の主面に高温クリームはんだにより接合する。図12
及び図13は四角筒状のリードフレームを基板取付体3
3とする例を示す。基板取付体33はサーミスタ素体1
1に丁度嵌合するように内部の寸法が決められる。筒内
面が高温クリームはんだにより一対の端子電極12を含
むサーミスタ素体11の両側部に接合する。図14及び
図15は直方体状のブロックを基板取付体34とする例
を示す。基板取付体34の一方の主面が高温クリームは
んだによりサーミスタ素体11の端子電極12の主面に
接合する。
のNiめっき層17aによりはんだ耐熱性が向上し、は
んだによる下地電極層16の電極食われが防止され、S
n又はSn/Pbめっき層17bにより端子電極12の
はんだ付着性が向上する。また、サーミスタ素体の端子
電極が形成されない他の4面は焼結シートの切断前で露
出していないため、めっき処理によってこれら4面はめ
っき液で浸食されず、サーミスタの抵抗値が所期の値に
対して変動しない。更に、端子電極12の主面にリード
フレーム又はブロックからなる基板取付体31,32,
34の主面を高温クリームはんだにより接合するので、
或いは四角筒状のリードフレームからなる基板取付体3
3をサーミスタ素体11の両側部に高温クリームはんだ
により接合するので、サーミスタ素体と基板取付体とが
電気的により確実に接続され、信頼性の高いサーミスタ
が得られるとともに、サーミスタの熱的耐久性がより高
まり、かつ基板へのはんだ付けが容易になる。
50603号公報に示されるサーミスタの製造方法では
工程数が多く複雑であったものが、また特開平3−13
6204号公報に示されるサーミスタ素子の製造方法で
は焼付けのためのエネルギ量が大きく、かつ貴金属のチ
ップ当りの使用量が増大してコストを押上げていたもの
が、本発明の製造方法によれば、少ない工程で、大きな
エネルギ量を消費せずに、かつ貴金属の使用量を増大さ
せずに、比較的容易に超小型のサーミスタを製造でき
る。このため、本発明の製造方法は量産に適し、製造コ
ストが安価になる。特に、下地電極層及びめっき層を形
成した後でサーミスタ素体を精密に切断することによ
り、素子の寸法、電極面積等を厳格に制御できるので、
チップになった後の特別な加工を要さず、しかも抵抗値
の精度が高いサーミスタが得られる。また、下地電極層
の表面にめっき層を形成することにより、はんだ耐熱性
とはんだ付着性に優れ、はんだによる電極食われを起こ
すことがない。更に、端子電極にリードフレーム又はブ
ロックからなる導電性のある基板取付体を設けることに
より、サーミスタ素体と基板取付体とが電気的により確
実に接続され、信頼性の高いサーミスタが得られるとと
もに、サーミスタの熱的耐久性がより高まり、かつ基板
へのはんだ付けが容易になる。
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 <実施例> 次の方法により図1に示すサーミスタを作製した。先ず
市販の炭酸マンガン、炭酸ニッケル、炭酸コバルトを出
発原料とし、これらをMnO2:NiO:CoOに換算
して金属原子比3:1:2の割合でそれぞれ秤量した。
秤量物をボールミルで16時間均一に混合した後に脱水
乾燥した。次いでこの混合物を900℃で2時間仮焼
し、この仮焼物を再びボールミルで粉砕して脱水乾燥し
た。粉砕物に有機結合材を加え、均一に混合した後、混
合物を直方体に圧縮成形した。この圧縮成形物を大気圧
下、1200℃で4時間焼成し、たて約35mm、よこ
約50mm、厚さ約10mmのセラミック焼結ブロック
(図示せず)を作製した。次にこのブロックをバンドソ
ーでウエハ状に切断し、図2に示すたて約35mm、よ
こ約50mm、厚さ約0.5mmの焼結シート21を得
た。
ート21の両面全体に貴金属粉末と無機結合材を含む導
電性ペーストを印刷法により塗布した。導電性ペースト
は市販のAgペースト(デュポン社製JPN−117
6)であって、Ag粉末と、SiO2,TiO2,B
2O3,Na2O及びK2Oからなるガラス微粒子と、有機
ビヒクルとからなる。導電性ペーストを塗布したサーミ
スタ素体を大気圧下、乾燥した後、30℃/分の速度
で、820℃まで昇温しそこで10分間保持し、30℃
/分の速度で室温まで降温してAgからなる焼付け電極
層の下地電極層16,16を得た。
地電極層16,16の各表面に厚さ1〜2μmのNiめ
っき層17aを形成し、続いてその上に、同様に厚さ3
〜6μmのSnめっき層17bを形成した(図1)。続
いて上記切断機を用いて矢印Mの箇所で焼結シート21
を短冊状に切断した後、同一の切断機を用いて矢印Nの
箇所で短冊状サーミスタ素体の切断面と垂直な方向でチ
ップ状に切断して、図6に示すように幅W=約0.5m
m、長さL=約1.0mm、厚さT=約0.5mmのサ
ーミスタ10を得た。
Pd20%を含む導電性ペーストを850℃で焼付けて
Ag−Pdからなる焼付け電極層のみで端子電極を構成
した。それ以外は上記実施例と同様にサーミスタを作製
した。
用意し、230℃の温度で溶融させたAg入りの共晶は
んだ(H60−A)浴中にピンセットで試料を挟んで4
秒間浸漬し、端子電極のはんだ付着面積を光学顕微鏡で
調べた。その結果を表1に示す。 ・はんだ耐熱性 実施例のサーミスタと比較例のサーミスタを20個ずつ
用意し、270℃の温度で溶融させたAg入りの共晶は
んだ(H60−A)浴中にピンセットで試料を挟んで1
0秒間浸漬し、端子電極の消失状態を光学顕微鏡で調べ
た。その結果を表1に示す。
ラミック焼結シートの外観斜視図。
された斜視図。
にめっき層が形成された斜視図。
図。
図。
スタの斜視図。
図。
斜視図。
図。
斜視図。
斜視図。
斜視図。
Claims (8)
- 【請求項1】 6面体からなるチップ状サーミスタ素体
(11)の相対向する両側面に一対の端子電極(12,12)が形
成されたサーミスタにおいて、 前記端子電極(12)が貴金属を含む下地電極層(16)と前記
下地電極層(16)の表面に形成されためっき層(17)とから
なる積層電極であって、前記積層電極の4つの側面が前
記一対の端子電極(12,12)が形成されないサーミスタ素
体の他の4面と同一面をなし、かつリードフレーム又は
ブロックからなる導電性のある一対の基板取付体(31,3
2,34)の各主面が高温クリームはんだにより前記一対の
端子電極(12)の各主面に接合されたことを特徴とするサ
ーミスタ。 - 【請求項2】 基板取付体が断面L字状のリードフレー
ム(31)である請求項1記載のサーミスタ。 - 【請求項3】 基板取付体が断面コ字状のリードフレー
ム(32)であって、前記リードフレーム(32)の折曲げ間隔
がサーミスタ素体(11)の厚さに相応する請求項1記載の
サーミスタ。 - 【請求項4】 基板取付体が直方体状のブロック(34)で
ある請求項1記載のサーミスタ。 - 【請求項5】 6面体からなるチップ状サーミスタ素体
(11)の相対向する両側面に一対の端子電極(12,12)が形
成されたサーミスタにおいて、 前記端子電極(12)が貴金属を含む下地電極層(16)と前記
下地電極層(16)の表面に形成されためっき層(17)とから
なる積層電極であって、前記積層電極の4つの側面が前
記一対の端子電極(12,12)が形成されないサーミスタ素
体の他の4面と同一面をなし、かつ四角筒状のリードフ
レームからなる導電性のある一対の基板取付体(33)の内
面が高温クリームはんだにより前記一対の端子電極(12,
12)を含む前記サーミスタ素体(11)の両側部に接合され
たことを特徴とするサーミスタ。 - 【請求項6】 めっき層(17)が下地電極層(16)の表面に
形成されたNiめっき層(17a)と、このNiめっき層(17
a)の表面に形成されたSn又はSn/Pbめっき層(17
b)とを有する請求項1ないし5いずれか記載のサーミス
タ。 - 【請求項7】 基板取付体(31,32,33,34)が導電性のあ
る金属素体(30a)とこの素体の表面に形成されたSn又
はSn/Pbめっき層(30b)とを備えた請求項1ないし
6いずれか記載のサーミスタ。 - 【請求項8】 サーミスタ素体用セラミック焼結シート
(21)の両面全体に下地電極層(16,16)を形成する工程
と、 前記下地電極層(16,16)の各表面にNiめっき層(17a)及
びSn又はSn/Pbめっき層(17b)をこの順に形成す
る工程と、 前記下地電極層(16)とめっき層(17)とからなる積層電極
を両面に形成した焼結シート(21)をダイシングソーによ
りチップ状に切断してチップ状サーミスタ素体(11)の相
対向する両側面に一対の端子電極(12,12)を設ける工程
と、 前記一対の端子電極(12)の各主面にリードフレーム又は
ブロックからなる導電性のある一対の基板取付体(31,3
2,34)の各主面を高温クリームはんだにより接合する工
程と を含むサーミスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34347392A JP3148026B2 (ja) | 1992-11-30 | 1992-11-30 | サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34347392A JP3148026B2 (ja) | 1992-11-30 | 1992-11-30 | サーミスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06168803A JPH06168803A (ja) | 1994-06-14 |
JP3148026B2 true JP3148026B2 (ja) | 2001-03-19 |
Family
ID=18361801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34347392A Expired - Lifetime JP3148026B2 (ja) | 1992-11-30 | 1992-11-30 | サーミスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3148026B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101471829B1 (ko) | 2010-06-24 | 2014-12-24 | 티디케이가부시기가이샤 | 칩 서미스터 및 그 제조 방법 |
-
1992
- 1992-11-30 JP JP34347392A patent/JP3148026B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06168803A (ja) | 1994-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100483568C (zh) | 片式电阻器及其制造方法 | |
JPS5929414A (ja) | セラミツクチツプコンデンサ用コンプライアント成端 | |
JPH10284343A (ja) | チップ型電子部品 | |
JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
JPH06295803A (ja) | チップ型サーミスタ及びその製造方法 | |
US4953273A (en) | Process for applying conductive terminations to ceramic components | |
JPH03173402A (ja) | チップバリスタ | |
JP3147134B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3109700B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JP3148026B2 (ja) | サーミスタ及びその製造方法 | |
JPH06302406A (ja) | チップ型サーミスタ及びその製造方法 | |
JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
JP3625053B2 (ja) | チップ型サーミスタ及びその製造方法 | |
JPH0896623A (ja) | 導電ペースト | |
JP2000200731A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2001135501A (ja) | チップ型サーミスタ | |
JP3622853B2 (ja) | サーミスタ | |
JPH06140277A (ja) | 積層セラミックコンデンサ | |
JPH08138969A (ja) | 電子部品の製造方法 | |
JP3622852B2 (ja) | サーミスタの製造方法 | |
JPH10163067A (ja) | チップ型電子部品の外部電極 | |
JP3580391B2 (ja) | 導電性チップ型セラミック素子の製造方法 | |
JPS62122103A (ja) | 積層型チツプバリスタの製造方法 | |
JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
JP2002252124A (ja) | チップ型電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |