JP4020816B2 - チップ状電子部品およびその製造方法 - Google Patents
チップ状電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4020816B2 JP4020816B2 JP2003091476A JP2003091476A JP4020816B2 JP 4020816 B2 JP4020816 B2 JP 4020816B2 JP 2003091476 A JP2003091476 A JP 2003091476A JP 2003091476 A JP2003091476 A JP 2003091476A JP 4020816 B2 JP4020816 B2 JP 4020816B2
- Authority
- JP
- Japan
- Prior art keywords
- element body
- less
- chip
- internal electrode
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の属する技術分野】
本発明は、寸法が縦0.6mm×横0.3mm×厚み0.3mmよりも小型なチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型化および高性能化に伴い、チップ状電子部品が必要不可欠となってきている。チップ状電子部品は、通常、回路基板上に配置され、印刷された半田とともに、熱処理され回路を形成する。この熱処理を半田リフロー処理と言う。この際、半田中には、還元力の強いフラックスが含まれており、それによってチップ部品の表面が侵されて絶縁抵抗が低下することがある。
【0003】
チップ状電子部品としての積層チップバリスタも例外ではなく、半田リフローにより、積層チップバリスタの素子表面が還元され、絶縁抵抗が低下し、信頼性が劣るという不具合を生ずる。
【0004】
この問題を解決するために、積層チップバリスタの素子表面にガラスをコートして、信頼性の向上を図ることが行われている(例えば、特許文献1参照)。
【0005】
しかしながら、素子表面をガラスで均一にコートして覆うことは、多くの手間がかかる。また、セラミック材とガラス材の熱膨張係数が異なるため、その界面が温度サイクルなどによりダメージを受けやすい。そのため、ガラス層にクラックを生じるおそれがあり、素子を構成するセラミックの絶縁が破壊されるおそれがある。
【0006】
なお、素子表面にLiまたはNaを拡散させ、素子表面を高抵抗化する方法が提案されている(特許文献2参照)。この特許文献に記載された発明では、素子表面のLiまたはNaのSIMSイオン強度M1と、表面から10μmの深さ部分でのLiまたはNaのSIMSイオン強度M2との比(M1/M2)を、10≦(M1/M2)<50000としている。
【0007】
しかしながら、この方法では、電気メッキ時の外観不良を改善することはできても、半田リフローにおけるフラックスからの還元に対しては不十分であることが判明した。すなわち、半田リフロー時に活性化されたフラックスの還元力は、電気メッキの還元力よりも非常に大きいため、LiまたはNaが拡散している範囲の厚みが10μm程度では、半田リフローに対しては不十分であった。
【0008】
なお、近時、電子機器のさらなる小型化が求められており、たとえば、その寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)と極小サイズのチップ状電子部品の開発も進んできている。
【特許文献1】
特開平6−96907号公報
【特許文献2】
特開平9−246017号公報
【0009】
【発明が解決しようとする課題】
本発明の目的は、極小サイズ(たとえば、その寸法が縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)のチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することである。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離(端子間ギャップ)が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法(SIMS)でLiとZnとのイオン強度比(Li/Zn)を測定した場合に、0.001≦(Li/Zn)≦500であることを特徴とする。
【0011】
好ましくは、前記イオン強度比が0.01≦(Li/Zn)≦500である。
【0012】
本発明の第2の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でNaとZnとのイオン強度比(Na/Zn)を測定した場合に、0.001≦(Na/Zn)≦100であることを特徴とする。
【0013】
本発明の第3の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でKとZnとのイオン強度比(K/Zn)を測定した場合に、0.001≦(K/Zn)≦100であることを特徴とする。
【0014】
本発明の第4の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でRbとZnとのイオン強度比(Rb/Zn)を測定した場合に、0.001≦(Rb/Zn)≦100であることを特徴とする。
【0015】
本発明の第5の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でCsとZnとのイオン強度比(Cs/Zn)を測定した場合に、0.001≦(Cs/Zn)≦100であることを特徴とする。
【0016】
本発明の第6の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500であることを特徴とする。
【0017】
本発明の第1の観点に係るチップ状電子部品の製造方法は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属(A)を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する前記一対の端子電極を形成する工程とを、有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500となる条件で、アルカリ金属を拡散させることを特徴とする。
【0018】
本発明の第2の観点に係るチップ状電子部品の製造方法は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、 前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属(A)を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500となる条件で、アルカリ金属を拡散させることを特徴とする。
【0019】
好ましくは、前記アルカリ金属が、Li,Na,K,Rb,Csのうちの少なくとも1つである。
【0020】
好ましくは、前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、700〜1000℃の温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも1つを制御する。
【0021】
本発明において、チップ状電子部品としては、特に限定されないが、好ましくは、前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである。
【0022】
【発明の作用】
本件出願人は、先に、Li、Na、K、Rb、Csのアルカリ金属を、単体および複数で、チップバリスタ素体表面を含む深さ100μmの範囲に、より多く含ませる技術を提案した(特願2002−313722号)。たとえば、Liの場合、二次イオン質量分析法(SIMS)によるLiとZnについてイオン強度比を測定したとき、イオン強度測定結果が、LiとZnのイオン強度比(Li/Zn)で、0.001≦(Li/Zn)≦500である積層型チップバリスタを構成することにより、半田リフロー時の活性化されたフラックスにおいても安定なチップバリスタが得られる、というものである。
【0023】
しかしながら、この技術を、たとえば、その寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)と極小サイズのチップにそのまま適用した場合には、次に示す不都合を生じることが判明した。一般に、積層チップバリスタは、その素子本体中の積層方向に隣り合う2つの内部電極層の間でバリスタ特性を発現させる。上記極小サイズのチップの場合、内部電極層のうち積層方向最外側に配置される内部電極層と、素子本体の表面との距離が100μm未満となることがある。この場合に、先に提案したような、チップバリスタ素体表面を含む深さ100μmの範囲まで絶縁層を形成すると、内部電極層の積層方向最外側よりも内側のチップ内部(バリスタ特性を発現する内部電極層間)にまで、上記アルカリ金属が拡散することがあり、この影響によって電気特性が変動することもありうる。
【0024】
本発明者らは、積層チップバリスタなどのチップ状電子部品において、その素子本体中での内部電極層の積層方向最外側から該素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、所定範囲のイオン強度比とすることにより、極小サイズ(たとえば、その寸法が縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)においても、半田リフローにおけるフラックスによる絶縁抵抗値の低下を防止でき、半田リフロー後の絶縁不良率を大幅に低減できることを見出した。
【0025】
アルカリ金属が拡散している素子本体の表面から深さ(0.9×l)までの範囲の状態は、必ずしも明らかではないが、素子本体の外側に位置する酸化亜鉛系材料層に含まれる酸化亜鉛粒子中に、アルカリ金属が固溶していると考えられる。
【0026】
本発明では、前記のイオン強度比を所定範囲にすることで、この素子本体の表面から深さ(0.9×l)までの範囲は、他の部分に比べて、高抵抗層となり、半田リフローによるフラックスの還元作用から素子表面を電流がリークするのを防止する。そのため、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になる。また、ガラスコートのような熱膨張係数の異なる物質を用いないので、ヒートサイクルに強い。また、ガラスコートなどの絶縁化手法によらずとも(極小サイズのチップ状電子部品において、ガラスコートは適用が困難であるばかりか、仮に適用してみても、チップがガラスによってだるま状となり、チップのマウント時に悪影響がでる)、端子間ギャップ(図1の符号5に相当)のより狭い極小サイズのチップで、端子間の絶縁を確実に確保することができる。このため、電子部品の高信頼性を維持することができる。
【0027】
また、本発明では、アルカリ金属供給源を素子本体の表面に付着させ、熱処理にてアルカリ金属を素子本体の表面から内部に向けて拡散させることにより高抵抗層を形成し、従来と異なり、絶縁ガラス層をコーティングする必要が無いため、複雑な設備や工程が不要であり、容易且つ安価に高信頼性のチップ状電子部品を製造することができる。
【0028】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。ここにおいて、
図1は本発明の一実施形態に係る積層チップバリスタの概略断面図、
図2は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図、
図3は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【0029】
積層チップバリスタ
図1に示すように、チップ状電子部品の一例としての積層チップバリスタ10は、電圧非直線性抵抗体層1と内部電極層2とが交互に積層された構造の素子本体12を有する。素子本体12の外面には、一対の外部端子電極3が形成してある。一対の外部端子電極3は、同一平面上で対向する端部同士の距離(端子間ギャップ。図1において符号5に相当)が50μm以上である。内部電極層2は、素子本体12の対向する両端面から交互に露出しており、それぞれの外部端子電極3に接続してあり、バリスタ回路を形成している。
【0030】
内部電極層2の積層方向外側には、最外層1aが積層され、内部電極層2が保護されている。最外層1aは、通常、抵抗体層1と同じ材質で構成される。抵抗体層1の材質については後述する。また、素子本体12の周囲に形成してある高抵抗体層4についても後述する。
【0031】
素子本体12の形状は、特に制限はなく、通常、直方体状とされる。本発明では、素子本体12の寸法が、縦(0.6mm以下、好ましくは0.4mm以下)×横(0.3mm以下、好ましくは0.2mm以下)×厚み(0.3mm以下、好ましくは0.2mm以下)の極小サイズを対象としている。
この極小サイズゆえに、本発明では、最外層1aの厚みは、通常100μm未満、好ましくは90μm以下とされる。なお、一対の内部電極層2に挟まれる抵抗体層1の層間厚みによっては、最外層1aの厚みが100μmを超えることもある。
【0032】
電圧非直線性抵抗体層1
電圧非直線性抵抗体層1(最外層1aも同様)は、酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばZnOを主成分とし、副成分として希土類元素、Co、IIIb族元素(B、Al、GaおよびIn)、Si、Cr、アルカリ金属元素(K、RbおよびCs)およびアルカリ土類金属元素(Mg、Ca、SrおよびBa)等を含む材料で構成される。または、ZnOを主成分とし、副成分としてBi、Co、Mn、Sb、Al等を含む材料で構成されても良い。
【0033】
ZnOを含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。なお、電圧非直線性とは、端子電極3の間に徐々に増大する電圧を印加する際に、素子に流れる電流が非直線的に増大する現象を言う。
【0034】
抵抗体層1における主成分としてのZnOの含有量は、特に限定されないが、通常、抵抗体層1を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
【0035】
内部電極層2
内部電極層2に含有される導電材は、特に限定されないが、PdまたはAg−Pd合金からなることが好ましい。内部電極層2の厚さは、用途に応じて適宜決定すればよいが、通常0.5〜5μm程度である。
【0036】
外部端子電極3
外部端子電極3に含有される導電材は、特に限定されないが、通常、AgやAg−Pd合金などを用いる。さらに、必要に応じ、AgやAg−Pd合金などの下地層の表面に、電気メッキ等により、NiおよびSn/Pb膜を形成する。外部端子電極3の厚さは、用途に応じて適宜決定すればよいが、通常10〜50μm程度である。
【0037】
高抵抗層4
高抵抗層4は、素子本体12の外表面全体を覆うように形成してある。この高抵抗層4は、熱分解して酸化物となるアルカリ金属化合物を素子本体12の表面に付着させた状態で熱処理することにより、素子本体12の表面から内部に向けてアルカリ金属を拡散させることにより形成される。
【0038】
なお、高抵抗層4と素子本体12の最外層1aとの境界は、必ずしも明確ではなく、最外層1aに対してアルカリ金属が拡散した範囲が高抵抗層4となる。この高抵抗層4は、電圧非直線性抵抗体層1を半田リフロー時に保護する役割を有する。
【0039】
この高抵抗層4の厚みは、特に限定されないが、少なくとも10μm以上であり、内部電極層2までは到達しない厚みである。この厚みが薄すぎると、本発明の効果が少なく、厚すぎると、電圧非直線性抵抗体層1の電気特性に悪影響を及ぼす場合がある。
【0040】
この高抵抗層4では、前記内部電極層2の積層方向最外側から前記素子本体12の表面までの最短距離をlとしたとき、前記素子本体12の表面から深さ(0.9×l)までの範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500となる。
【0041】
なお、イオン強度比は、二次イオン質量分析法(SIMS)により、求めることができる。SIMSは、表面層からミクロンオーダで、深さ方向のイオン濃度分布を高感度で測定できる方法である。高エネルギー(数keV〜20keV)のイオンビームを固体表面に照射すると、スパッタ現象により試料構成原子が中性子またはイオンとして放出される。このようにして、二次的に放出されるイオンを質量分析計で、質量・電荷の比に分けて、試料表面の元素分析および化合物分析を行う方法がSIMSである。
【0042】
高抵抗層4中に拡散されるアルカリ金属としては、特に限定されないが、好ましくはLi,Na,K,Rb,Csのうちの少なくとも1つ、さらに好ましくはLiである。
【0043】
アルカリ金属がLiである場合には、LiとZnとのイオン強度比(Li/Zn)は、好ましくは0.001≦(Li/Zn)≦500、さらに好ましくは0.01≦(Li/Zn)≦500である。
【0044】
アルカリ金属がNaである場合には、NaとZnとのイオン強度比(Na/Zn)は、好ましくは0.001≦(Na/Zn)≦100、さらに好ましくは0.01≦(Na/Zn)≦100である。
【0045】
アルカリ金属がKである場合には、KとZnとのイオン強度比(K/Zn)は、好ましくは0.001≦(K/Zn)≦100、さらに好ましくは0.01≦(K/Zn)≦100である。
【0046】
アルカリ金属がRbである場合には、RbとZnとのイオン強度比(Rb/Zn)は、好ましくは0.001≦(Rb/Zn)≦100、さらに好ましくは0.01≦(Rb/Zn)≦100である。
【0047】
アルカリ金属がCsである場合には、CsとZnとのイオン強度比(Cs/Zn)は、好ましくは0.001≦(Cs/Zn)≦100、さらに好ましくは0.1≦(Cs/Zn)≦100である。
【0048】
イオン強度比が小さすぎる場合には、半田リフロー後の絶縁抵抗値が、低すぎる傾向にあり、イオン強度比が大きすぎると、電圧非直線性抵抗体層1の電気特性に悪影響を及ぼすおそれがあると共に、半田リフロー後の絶縁抵抗値の増大が低下する傾向にある。
【0049】
積層チップバリスタ10の製造方法
次に、図2に基づいて、本発明に係る積層チップバリスタ10の製造工程を説明する。
【0050】
まず、印刷工法またはシート工法等により、内部電極層2が1層おきに互い違いに両端部に露出するように、電圧非直線性抵抗体層1(バリスタ層)と内部電極層2を交互に積層し、その積層方向の両端に最外層1aを積層し、積層体を形成する(図2の工程a)。
【0051】
次に、この積層体を切断し、グリーンチップを得る(工程b)。
【0052】
次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、チップ本体12となるチップ素体を得る(工程c)。
【0053】
得られたチップ素体を密閉回転ポットにより、チップ素体の表面にアルカリ金属化合物を付着させる(工程d)。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素子本体12の表面から内部に拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩および蓚酸塩等が用いられる。アルカリ金属化合物の付着量を制御することにより、前記のイオン強度比を制御することができる。
【0054】
次に、このアルカリ金属化合物が付着しているチップ素体を電気炉で、所定の温度、および時間で熱処理する(工程e)。その結果、アルカリ金属化合物からアルカリ金属がチップ素体の表面から内部に向けて拡散し、高抵抗体層4が形成された素子本体12が得られる。このときの熱処理温度および熱処理時間により、前記のイオン強度比を制御することができると共に、高抵抗層4の厚みを制御することができる。好ましい熱処理温度は、700〜1000℃であり、熱処理雰囲気は大気中である。また、熱処理時間は、好ましくは10分〜4時間である。
【0055】
次に、熱処理後の素体の両端部に端子電極を塗布、焼き付けしてAg下地電極を形成する(工程f)。ここでは、下地電極材として、Agを選択しているが、素子本体12に対する焼き付きが良く、内部電極層2を構成する材質との接続性が良く、また、後続のメッキ工程でメッキが付き易い材料であれば、いずれの材料も使用できる。
【0056】
最後に、下地電極の表面に電気メッキにより、Niメッキ膜および/またはSn/Pbメッキ膜を形成し(工程g)、積層チップバリスタ10を得る。
【0057】
なお、アルカリ金属を素子本体12の表面から拡散させるための手段としては、上記の手段に限らず、たとえば以下の手段を採用することができる。すなわち、端子電極3を形成する前の素子本体12をアルカリ供給源中に埋めて熱処理する方法、スプレーなどで溶液化したアルカリ供給源を素子本体12の外周に均一に振りかけた後に熱処理する方法、アルカリ金属供給源粉が混じるエアを素子本体12の外周に均一に振りかけた後に熱処理する方法などが例示される。
【0058】
これらの方法では、素子本体12の両端部に露出している内部電極層2の露出端面に対してもアルカリ金属が多少拡散することになるが、内部電極層2の導電性に影響を与えることはない。
【0059】
なお、内部電極層2の露出端面に対するアルカリ金属の拡散を確実に防止するには、たとえば図3に示すように、高抵抗層の形成(工程dおよびe)を、端子電極形成(工程f)の後に行っても良い。その場合には、図1に示す高抵抗層4は、端子電極3の内側には形成されない。したがって、アルカリ金属が内部電極層2の露出端面から拡散することもない。また、端子電極を塗布乾燥後、アルカリ金属を表面に付着させ、焼付を行うと、焼付とともに、アルカリ金属の素体への拡散も同時に行え、工程の簡略化ができる。
【0060】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【0061】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これらの実施例に限定されない。
【0062】
実施例1
図2に示す工程a〜cおよび通常方法に従い、0603形状(外形寸法:0.6mm×0.3mm×0.3mm)の素子本体12となるチップ素体を形成した。なお、チップ素体の非直線性抵抗体層1および最外層1aは、酸化亜鉛系材料で構成してあり、具体的には、純度99.9%のZnO(99.725モル%)に、Prを0.5モル%、Coを1.5モル%、Alを0.005モル%、Kを0.05モル%、Crを0.1モル%、Caを0.1モル%、Siを0.02モル%、の割合で添加したもので構成した。また、内部電極層2は、Pdで構成した。
【0063】
得られたチップ素体を、密閉回転ポットにより、チップ素体表面にLi2 CO3 の粉末を付着させた。Li2 CO3 の粉末の平均粒径は、3μmであった。
【0064】
なお、Li2 CO3 の投入量は、チップ素体1個当り、0.01μg〜10mgの範囲とした。この投入量の増減により、後述するイオン強度比が異なる試料が得られることになる。
【0065】
Li2 CO3 の粉末が付着したチップ素体を、700〜1000℃の熱処理温度で、10分〜4時間、空気中で熱処理し、チップ素体の表面からLiを拡散させ、その表面近傍に高抵抗層4を形成した。これらの熱処理温度および熱処理時間を変化させることで、後述するイオン強度比が異なる試料が得られることになる。
【0066】
その後は、通常の方法で、Ag下地電極を形成し、下地電極の表面に電気メッキにより、Niメッキ膜およびSn/Pbメッキ膜を形成して端子電極3を形成し、積層チップバリスタ10を得た。なお、端子間ギャップ5については、5種類の異なる態様で作製した(20μm、50μm、100μm、300μm、500μm)。
【0067】
このようにして得られた複数の積層チップバリスタ試料について、素子本体の表面から深さ(0.9×l)までの範囲を二次イオン質量分析法でLiとZnとのイオン強度比(Li/Zn)を測定した。また、半田リフロー前後の絶縁抵抗値を測定し、絶縁不良率を求め、表1にまとめた。
【0068】
なお、半田リフローは、基板にフラックス入りのクリーム半田を印刷し、素子をマウントした後、ピーク温度が230℃であるリフロー炉を通すことにより行った。
【0069】
Li/Znのイオン強度比は、二次イオン質量分析法(SIMS)により、内部電極層2の積層方向最外側から前記素子本体12の表面までの最短距離をlとしたとき、前記素子本体12の表面から深さ(0.9×l)までの値を平均して求めた。また、絶縁抵抗値は、印加電圧3Vで測定し、100個の平均値から求め、絶縁不良率は、1MΩに満たない素子を不良として計算した。なお、半田リフロー前の素子は、いずれも、絶縁抵抗は100MΩ以上であった。
【表1】
【0070】
表1に示すように、Li未処理の素子は、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%以上と高かった(試料1,11,21,31,41)。
【0071】
端子間ギャップが20μmの素子は、Li処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も98%以上と高かった(試料2〜9)。絶縁不良率の改善に至らなかったのは、ギャップ間の高抵抗化に寄与しているZnO結晶粒界の数が数個しか存在しないため、抵抗が低下する経路が発生する確率が増大したためと考えられる。
【0072】
イオン強度比が0.0001以下の素子は、Li処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も65%以上と高かった(試料12,22,32,42)。
【0073】
端子間ギャップが50μm以上で、かつイオン強度比が0.001以上、500以下の素子は、絶縁抵抗値の平均が3.8MΩ以上で、1MΩ未満を示す素子は一つもなく、しかも不良率は全て0であった(試料13〜19,23〜29,33〜39,43〜49)。特に、0.01以上500以下の素子は、絶縁抵抗値の平均が10MΩ以上で、より好ましいことが確認できた。
本実施例では、Li拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【0074】
なお、イオン強度比が1000以上のサンプルは、作製できなかった(試料10,20,30,40,50)。また、試料番号2〜9,12〜19,22〜29,32〜39,42〜49については、Li拡散処理の前後において、バリスタ特性(電圧非直線性)は変化しないことが、別の実験により確認された。
【0075】
実施例2
Li2 CO3 の代わりに、Na2 CO3 を用いる以外は、実施例1と同様の条件で、素子を作製した。この結果を表2にまとめた。
【表2】
【0076】
表2に示すように、Na未処理の素子は、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%以上と高かった(試料51,61,71,81,91)。
【0077】
端子間ギャップが20μmの素子は、Na処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料52〜58)。絶縁不良率の改善に至らなかったのは、上記実施例1と同様の理由と考えられる。
【0078】
イオン強度比が0.0001以下の素子は、Na処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料62,72,82,92)。
【0079】
端子間ギャップが50μm以上で、かつイオン強度比が0.001以上、100以下の素子は、絶縁抵抗値の平均が3.3MΩ以上で、1MΩ未満を示す素子は一つもなく、しかも不良率は4%以下であった(試料63〜68,73〜78,83〜88,93〜98)。特に、0.01以上100以下の素子は、絶縁抵抗値の平均が10MΩ以上で、より好ましいことが確認できた。
本実施例では、Na拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【0080】
なお、イオン強度比が500以上のサンプルは、作製できなかった(試料59,60,69,70,79,80,89,90,99,100)。また、試料番号52〜58,62〜68,72〜78,82〜88,92〜98については、Na拡散処理の前後において、バリスタ特性(電圧非直線性)は変化しないことが、別の実験により確認された。
【0081】
実施例3
Li2 CO3 の代わりに、K2 CO3 を用いる以外は、実施例1と同様の条件で、素子を作製した。この結果を表3にまとめた。
【表3】
【0082】
表3に示すように、K未処理の素子は、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%以上と高かった(試料101,111,121,131,141)。
【0083】
端子間ギャップが20μmの素子は、K処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料102〜108)。絶縁不良率の改善に至らなかったのは、上記実施例1と同様の理由と考えられる。
【0084】
イオン強度比が0.0001以下の素子は、K処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料112,122,132,142)。
【0085】
端子間ギャップが50μm以上で、かつイオン強度比が0.001以上、100以下の素子は、絶縁抵抗値の平均が4.1MΩ以上で、1MΩ未満を示す素子は一つもなく、しかも不良率は2%以下であった(試料113〜118,123〜128,133〜138,143〜148)。特に、0.01以上100以下の素子は、絶縁抵抗値の平均が8.5MΩ以上で、より好ましいことが確認できた。
本実施例では、K拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【0086】
なお、イオン強度比が500以上のサンプルは、作製できなかった(試料109,110,119,120,129,130,139,140,149,150)。また、試料番号102〜108,112〜118,122〜128,132〜138,142〜148については、K拡散処理の前後において、バリスタ特性(電圧非直線性)は変化しないことが、別の実験により確認された。
【0087】
実施例4
Li2 CO3 の代わりに、Rb2 CO3 を用いる以外は、実施例1と同様の条件で、素子を作製した。この結果を表4にまとめた。
【表4】
【0088】
表4に示すように、Rb未処理の素子は、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%以上と高かった(試料151,161,171,181,191)。
【0089】
端子間ギャップが20μmの素子は、Rb処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料152〜158)。絶縁不良率の改善に至らなかったのは、上記実施例1と同様の理由と考えられる。
【0090】
イオン強度比が0.0001以下の素子は、Rb処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料162,172,182,192)。
【0091】
端子間ギャップが50μm以上で、かつイオン強度比が0.001以上、100以下の素子は、試料163を除き、絶縁抵抗値の平均が1.1MΩ以上で、1MΩ未満を示す素子はなく、しかも不良率は38%以下であった(試料164〜168,173〜178,183〜188,193〜198)。特に、0.01以上100以下の素子は、絶縁抵抗値の平均が4.5MΩ以上で、より好ましいことが確認できた。
本実施例では、Rb拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【0092】
なお、イオン強度比が500以上のサンプルは、作製できなかった(試料159,160,169,170,179,180,189,190,199,200)。また、試料番号152〜158,162〜168,172〜178,182〜188,192〜198については、Rb拡散処理の前後において、バリスタ特性(電圧非直線性)は変化しないことが、別の実験により確認された。
【0093】
実施例5
Li2 CO3 の代わりに、Cs2 CO3 を用いる以外は、実施例1と同様の条件で、素子を作製した。この結果を表5にまとめた。
【表5】
【0094】
表5に示すように、Cs未処理の素子は、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%以上と高かった(試料201,211,221,231,241)。
【0095】
端子間ギャップが20μmの素子は、Cs処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料202〜208)。絶縁不良率の改善に至らなかったのは、上記実施例1と同様の理由と考えられる。
【0096】
イオン強度比が0.0001以下の素子は、Cs処理していても、リフロー後における絶縁抵抗値の平均が1MΩ未満と低く、リフロー後の絶縁不良率も100%と高かった(試料212,222,232,242)。
【0097】
端子間ギャップが50μm以上で、かつイオン強度比が0.001以上、100以下の素子は、試料213,223を除き、絶縁抵抗値の平均が1.1MΩ以上で、1MΩ未満を示す素子はなく、しかも不良率は48%以下であった(試料214〜218,224〜228,233〜238,243〜248)。特に、0.1以上100以下の素子は、絶縁抵抗値の平均が7.2MΩ以上で、より好ましいことが確認できた。
本実施例では、Cs拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【0098】
なお、イオン強度比が500以上のサンプルは、作製できなかった(試料209,210,219,220,229,230,239,240,249,250)。また、試料番号202〜208,212〜218,222〜228,232〜238,242〜248については、Cs拡散処理の前後において、バリスタ特性(電圧非直線性)は変化しないことが、別の実験により確認された。
【0099】
比較例1
Li2 CO3 を付着させて熱処理する工程を除いた以外は、実施例1と同様の条件で、端子間ギャップが500μmの素子を作製した。
【0100】
得られた素子は、リフロー前の絶縁抵抗が100MΩ以上であったが、リフロー後は、0.1MΩになり、リフロー後の絶縁不良率は100%であった。
【0101】
【発明の効果】
以上説明してきたように、本発明によれば、極小サイズ(たとえば、その寸法が縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)のチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【図1】図1は本発明の一実施形態に係る積層チップバリスタの概略断面図である。
【図2】図2は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【図3】図3は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【符号の説明】
1… 電圧非直線性抵抗体層
2… 内部電極層
3… 端子電極
4… 高抵抗層
5… 端子間ギャップ
10… 積層チップバリスタ
12… 素子本体
Claims (12)
- 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離(端子間ギャップ)が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法(SIMS)でLiとZnとのイオン強度比(Li/Zn)を測定した場合に、0.001≦(Li/Zn)≦500であることを特徴とするチップ状電子部品。 - 前記イオン強度比が0.01≦(Li/Zn)≦500であることを特徴とする請求項1に記載のチップ状電子部品。
- 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でNaとZnとのイオン強度比(Na/Zn)を測定した場合に、0.001≦(Na/Zn)≦100であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でKとZnとのイオン強度比(K/Zn)を測定した場合に、0.001≦(K/Zn)≦100であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でRbとZnとのイオン強度比(Rb/Zn)を測定した場合に、0.001≦(Rb/Zn)≦100であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でCsとZnとのイオン強度比(Cs/Zn)を測定した場合に、0.001≦(Cs/Zn)≦100であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500であることを特徴とするチップ状電子部品。 - 前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである請求項1〜7のいずれかに記載のチップ状電子部品。
- 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属(A)を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する前記一対の端子電極を形成する工程とを、有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500となる条件で、アルカリ金属を拡散させることを特徴とするチップ状電子部品の製造方法。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が(縦0.6mm以下×横0.3mm以下×厚み0.3mm以下)の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が50μm以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属(A)を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をlとしたとき、前記素子本体の表面から深さ(0.9×l)までの範囲で少なくとも前記素子本体の表面から10μm以上の範囲を二次イオン質量分析法でアルカリ金属(A)と亜鉛(Zn)とのイオン強度比(A/Zn)を測定した場合に、0.001≦(A/Zn)≦500となる条件で、アルカリ金属を拡散させることを特徴とするチップ状電子部品の製造方法。 - 前記アルカリ金属が、Li,Na,K,Rb,Csのうちの少なくとも1つであることを特徴とする請求項9または10に記載のチップ状電子部品の製造方法。
- 前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、700〜1000℃の温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも1つを制御することを特徴とする請求項9〜11のいずれかに記載のチップ状電子部品の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091476A JP4020816B2 (ja) | 2003-03-28 | 2003-03-28 | チップ状電子部品およびその製造方法 |
CNB2003101204559A CN1329930C (zh) | 2002-10-29 | 2003-10-29 | 芯片状电子部件及其制造方法 |
US10/694,802 US6813137B2 (en) | 2002-10-29 | 2003-10-29 | Chip shaped electronic device and a method of producing the same |
TW092130010A TWI240933B (en) | 2002-10-29 | 2003-10-29 | Chip-shaped electronic component and manufacturing method thereof |
DE10350343.9A DE10350343B4 (de) | 2002-10-29 | 2003-10-29 | Chipförmiger Varistor und Verfahren zu dessen Herstellung |
KR1020030075849A KR100564930B1 (ko) | 2002-10-29 | 2003-10-29 | 칩 형상 전자 부품 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003091476A JP4020816B2 (ja) | 2003-03-28 | 2003-03-28 | チップ状電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004303763A JP2004303763A (ja) | 2004-10-28 |
JP4020816B2 true JP4020816B2 (ja) | 2007-12-12 |
Family
ID=33404838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003091476A Expired - Lifetime JP4020816B2 (ja) | 2002-10-29 | 2003-03-28 | チップ状電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4020816B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4506066B2 (ja) * | 2002-06-11 | 2010-07-21 | 株式会社村田製作所 | チップ型電子部品及びチップ型電子部品の製造方法 |
TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
JP7235492B2 (ja) * | 2018-12-12 | 2023-03-08 | Tdk株式会社 | チップバリスタ |
DE102020122299B3 (de) * | 2020-08-26 | 2022-02-03 | Tdk Electronics Ag | Vielschichtvaristor und Verfahren zur Herstellung eines Vielschichtvaristors |
-
2003
- 2003-03-28 JP JP2003091476A patent/JP4020816B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004303763A (ja) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9997293B2 (en) | Ceramic electronic component and manufacturing method therefor | |
JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
US9520232B2 (en) | Multilayer ceramic electronic component | |
CN104282438A (zh) | 陶瓷电子部件及其制造方法 | |
JP3735151B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
KR100706686B1 (ko) | 적층형 전자 부품 및 그 제조 방법 | |
JP2014053551A (ja) | セラミック電子部品 | |
KR100564930B1 (ko) | 칩 형상 전자 부품 및 그 제조 방법 | |
JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
JP6070287B2 (ja) | セラミック積層電子部品 | |
US7372357B2 (en) | Varistor body and varistor | |
JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
US8508325B2 (en) | Chip varistor and chip varistor manufacturing method | |
JP3008567B2 (ja) | チップ型バリスタ | |
JP4492578B2 (ja) | バリスタ素体及びバリスタ | |
US10043604B2 (en) | Voltage-nonlinear resistor element and method for producing the same | |
JP5803375B2 (ja) | 積層チップバリスタ及び積層チップバリスタの製造方法 | |
JP5835047B2 (ja) | セラミック電子部品 | |
US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
JP4637440B2 (ja) | セラミック素子の製造方法 | |
JP2003068508A (ja) | 積層チップバリスタの製造方法 | |
US20230207159A1 (en) | Multilayer varistor | |
KR100834307B1 (ko) | 적층형 칩 바리스터의 제조방법 | |
JP2008186951A (ja) | バリスタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20030328 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070412 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4020816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |