JP4020816B2 - チップ状電子部品およびその製造方法 - Google Patents
チップ状電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP4020816B2 JP4020816B2 JP2003091476A JP2003091476A JP4020816B2 JP 4020816 B2 JP4020816 B2 JP 4020816B2 JP 2003091476 A JP2003091476 A JP 2003091476A JP 2003091476 A JP2003091476 A JP 2003091476A JP 4020816 B2 JP4020816 B2 JP 4020816B2
- Authority
- JP
- Japan
- Prior art keywords
- element body
- less
- chip
- internal electrode
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、寸法が縦０．６ｍｍ×横０．３ｍｍ×厚み０．３ｍｍよりも小型なチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高性能化に伴い、チップ状電子部品が必要不可欠となってきている。チップ状電子部品は、通常、回路基板上に配置され、印刷された半田とともに、熱処理され回路を形成する。この熱処理を半田リフロー処理と言う。この際、半田中には、還元力の強いフラックスが含まれており、それによってチップ部品の表面が侵されて絶縁抵抗が低下することがある。
【０００３】
チップ状電子部品としての積層チップバリスタも例外ではなく、半田リフローにより、積層チップバリスタの素子表面が還元され、絶縁抵抗が低下し、信頼性が劣るという不具合を生ずる。
【０００４】
この問題を解決するために、積層チップバリスタの素子表面にガラスをコートして、信頼性の向上を図ることが行われている（例えば、特許文献１参照）。
【０００５】
しかしながら、素子表面をガラスで均一にコートして覆うことは、多くの手間がかかる。また、セラミック材とガラス材の熱膨張係数が異なるため、その界面が温度サイクルなどによりダメージを受けやすい。そのため、ガラス層にクラックを生じるおそれがあり、素子を構成するセラミックの絶縁が破壊されるおそれがある。
【０００６】
なお、素子表面にＬｉまたはＮａを拡散させ、素子表面を高抵抗化する方法が提案されている（特許文献２参照）。この特許文献に記載された発明では、素子表面のＬｉまたはＮａのＳＩＭＳイオン強度Ｍ１と、表面から１０μｍの深さ部分でのＬｉまたはＮａのＳＩＭＳイオン強度Ｍ２との比（Ｍ１／Ｍ２）を、１０≦（Ｍ１／Ｍ２）＜５００００としている。
【０００７】
しかしながら、この方法では、電気メッキ時の外観不良を改善することはできても、半田リフローにおけるフラックスからの還元に対しては不十分であることが判明した。すなわち、半田リフロー時に活性化されたフラックスの還元力は、電気メッキの還元力よりも非常に大きいため、ＬｉまたはＮａが拡散している範囲の厚みが１０μｍ程度では、半田リフローに対しては不十分であった。
【０００８】
なお、近時、電子機器のさらなる小型化が求められており、たとえば、その寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）と極小サイズのチップ状電子部品の開発も進んできている。
【特許文献１】
特開平６−９６９０７号公報
【特許文献２】
特開平９−２４６０１７号公報
【０００９】
【発明が解決しようとする課題】
本発明の目的は、極小サイズ（たとえば、その寸法が縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）のチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離（端子間ギャップ）が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法（ＳＩＭＳ）でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した場合に、０．００１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とする。
【００１１】
好ましくは、前記イオン強度比が０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００１２】
本発明の第２の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）を測定した場合に、０．００１≦（Ｎａ／Ｚｎ）≦１００であることを特徴とする。
【００１３】
本発明の第３の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）を測定した場合に、０．００１≦（Ｋ／Ｚｎ）≦１００であることを特徴とする。
【００１４】
本発明の第４の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）を測定した場合に、０．００１≦（Ｒｂ／Ｚｎ）≦１００であることを特徴とする。
【００１５】
本発明の第５の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）を測定した場合に、０．００１≦（Ｃｓ／Ｚｎ）≦１００であることを特徴とする。
【００１６】
本発明の第６の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００であることを特徴とする。
【００１７】
本発明の第１の観点に係るチップ状電子部品の製造方法は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する前記一対の端子電極を形成する工程とを、有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１８】
本発明の第２の観点に係るチップ状電子部品の製造方法は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、 前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１９】
好ましくは、前記アルカリ金属が、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つである。
【００２０】
好ましくは、前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、７００〜１０００℃の温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも１つを制御する。
【００２１】
本発明において、チップ状電子部品としては、特に限定されないが、好ましくは、前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである。
【００２２】
【発明の作用】
本件出願人は、先に、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓのアルカリ金属を、単体および複数で、チップバリスタ素体表面を含む深さ１００μｍの範囲に、より多く含ませる技術を提案した（特願２００２−３１３７２２号）。たとえば、Ｌｉの場合、二次イオン質量分析法（ＳＩＭＳ）によるＬｉとＺｎについてイオン強度比を測定したとき、イオン強度測定結果が、ＬｉとＺｎのイオン強度比（Ｌｉ／Ｚｎ）で、０．００１≦（Ｌｉ／Ｚｎ）≦５００である積層型チップバリスタを構成することにより、半田リフロー時の活性化されたフラックスにおいても安定なチップバリスタが得られる、というものである。
【００２３】
しかしながら、この技術を、たとえば、その寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）と極小サイズのチップにそのまま適用した場合には、次に示す不都合を生じることが判明した。一般に、積層チップバリスタは、その素子本体中の積層方向に隣り合う２つの内部電極層の間でバリスタ特性を発現させる。上記極小サイズのチップの場合、内部電極層のうち積層方向最外側に配置される内部電極層と、素子本体の表面との距離が１００μｍ未満となることがある。この場合に、先に提案したような、チップバリスタ素体表面を含む深さ１００μｍの範囲まで絶縁層を形成すると、内部電極層の積層方向最外側よりも内側のチップ内部（バリスタ特性を発現する内部電極層間）にまで、上記アルカリ金属が拡散することがあり、この影響によって電気特性が変動することもありうる。
【００２４】
本発明者らは、積層チップバリスタなどのチップ状電子部品において、その素子本体中での内部電極層の積層方向最外側から該素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、所定範囲のイオン強度比とすることにより、極小サイズ（たとえば、その寸法が縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）においても、半田リフローにおけるフラックスによる絶縁抵抗値の低下を防止でき、半田リフロー後の絶縁不良率を大幅に低減できることを見出した。
【００２５】
アルカリ金属が拡散している素子本体の表面から深さ（０．９×ｌ）までの範囲の状態は、必ずしも明らかではないが、素子本体の外側に位置する酸化亜鉛系材料層に含まれる酸化亜鉛粒子中に、アルカリ金属が固溶していると考えられる。
【００２６】
本発明では、前記のイオン強度比を所定範囲にすることで、この素子本体の表面から深さ（０．９×ｌ）までの範囲は、他の部分に比べて、高抵抗層となり、半田リフローによるフラックスの還元作用から素子表面を電流がリークするのを防止する。そのため、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になる。また、ガラスコートのような熱膨張係数の異なる物質を用いないので、ヒートサイクルに強い。また、ガラスコートなどの絶縁化手法によらずとも（極小サイズのチップ状電子部品において、ガラスコートは適用が困難であるばかりか、仮に適用してみても、チップがガラスによってだるま状となり、チップのマウント時に悪影響がでる）、端子間ギャップ（図１の符号５に相当）のより狭い極小サイズのチップで、端子間の絶縁を確実に確保することができる。このため、電子部品の高信頼性を維持することができる。
【００２７】
また、本発明では、アルカリ金属供給源を素子本体の表面に付着させ、熱処理にてアルカリ金属を素子本体の表面から内部に向けて拡散させることにより高抵抗層を形成し、従来と異なり、絶縁ガラス層をコーティングする必要が無いため、複雑な設備や工程が不要であり、容易且つ安価に高信頼性のチップ状電子部品を製造することができる。
【００２８】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。ここにおいて、
図１は本発明の一実施形態に係る積層チップバリスタの概略断面図、
図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図、
図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【００２９】
積層チップバリスタ
図１に示すように、チップ状電子部品の一例としての積層チップバリスタ１０は、電圧非直線性抵抗体層１と内部電極層２とが交互に積層された構造の素子本体１２を有する。素子本体１２の外面には、一対の外部端子電極３が形成してある。一対の外部端子電極３は、同一平面上で対向する端部同士の距離（端子間ギャップ。図１において符号５に相当）が５０μｍ以上である。内部電極層２は、素子本体１２の対向する両端面から交互に露出しており、それぞれの外部端子電極３に接続してあり、バリスタ回路を形成している。
【００３０】
内部電極層２の積層方向外側には、最外層１ａが積層され、内部電極層２が保護されている。最外層１ａは、通常、抵抗体層１と同じ材質で構成される。抵抗体層１の材質については後述する。また、素子本体１２の周囲に形成してある高抵抗体層４についても後述する。
【００３１】
素子本体１２の形状は、特に制限はなく、通常、直方体状とされる。本発明では、素子本体１２の寸法が、縦（０．６ｍｍ以下、好ましくは０．４ｍｍ以下）×横（０．３ｍｍ以下、好ましくは０．２ｍｍ以下）×厚み（０．３ｍｍ以下、好ましくは０．２ｍｍ以下）の極小サイズを対象としている。
この極小サイズゆえに、本発明では、最外層１ａの厚みは、通常１００μｍ未満、好ましくは９０μｍ以下とされる。なお、一対の内部電極層２に挟まれる抵抗体層１の層間厚みによっては、最外層１ａの厚みが１００μｍを超えることもある。
【００３２】
電圧非直線性抵抗体層１
電圧非直線性抵抗体層１（最外層１ａも同様）は、酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばＺｎＯを主成分とし、副成分として希土類元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、ＧａおよびＩｎ）、Ｓｉ、Ｃｒ、アルカリ金属元素（Ｋ、ＲｂおよびＣｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、ＳｒおよびＢａ）等を含む材料で構成される。または、ＺｎＯを主成分とし、副成分としてＢｉ、Ｃｏ、Ｍｎ、Ｓｂ、Ａｌ等を含む材料で構成されても良い。
【００３３】
ＺｎＯを含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。なお、電圧非直線性とは、端子電極３の間に徐々に増大する電圧を印加する際に、素子に流れる電流が非直線的に増大する現象を言う。
【００３４】
抵抗体層１における主成分としてのＺｎＯの含有量は、特に限定されないが、通常、抵抗体層１を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。
【００３５】
内部電極層２
内部電極層２に含有される導電材は、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層２の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。
【００３６】
外部端子電極３
外部端子電極３に含有される導電材は、特に限定されないが、通常、ＡｇやＡｇ−Ｐｄ合金などを用いる。さらに、必要に応じ、ＡｇやＡｇ−Ｐｄ合金などの下地層の表面に、電気メッキ等により、ＮｉおよびＳｎ／Ｐｂ膜を形成する。外部端子電極３の厚さは、用途に応じて適宜決定すればよいが、通常１０〜５０μｍ程度である。
【００３７】
高抵抗層４
高抵抗層４は、素子本体１２の外表面全体を覆うように形成してある。この高抵抗層４は、熱分解して酸化物となるアルカリ金属化合物を素子本体１２の表面に付着させた状態で熱処理することにより、素子本体１２の表面から内部に向けてアルカリ金属を拡散させることにより形成される。
【００３８】
なお、高抵抗層４と素子本体１２の最外層１ａとの境界は、必ずしも明確ではなく、最外層１ａに対してアルカリ金属が拡散した範囲が高抵抗層４となる。この高抵抗層４は、電圧非直線性抵抗体層１を半田リフロー時に保護する役割を有する。
【００３９】
この高抵抗層４の厚みは、特に限定されないが、少なくとも１０μｍ以上であり、内部電極層２までは到達しない厚みである。この厚みが薄すぎると、本発明の効果が少なく、厚すぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼす場合がある。
【００４０】
この高抵抗層４では、前記内部電極層２の積層方向最外側から前記素子本体１２の表面までの最短距離をｌとしたとき、前記素子本体１２の表面から深さ（０．９×ｌ）までの範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる。
【００４１】
なお、イオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、求めることができる。ＳＩＭＳは、表面層からミクロンオーダで、深さ方向のイオン濃度分布を高感度で測定できる方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）のイオンビームを固体表面に照射すると、スパッタ現象により試料構成原子が中性子またはイオンとして放出される。このようにして、二次的に放出されるイオンを質量分析計で、質量・電荷の比に分けて、試料表面の元素分析および化合物分析を行う方法がＳＩＭＳである。
【００４２】
高抵抗層４中に拡散されるアルカリ金属としては、特に限定されないが、好ましくはＬｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つ、さらに好ましくはＬｉである。
【００４３】
アルカリ金属がＬｉである場合には、ＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）は、好ましくは０．００１≦（Ｌｉ／Ｚｎ）≦５００、さらに好ましくは０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００４４】
アルカリ金属がＮａである場合には、ＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）は、好ましくは０．００１≦（Ｎａ／Ｚｎ）≦１００、さらに好ましくは０．０１≦（Ｎａ／Ｚｎ）≦１００である。
【００４５】
アルカリ金属がＫである場合には、ＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）は、好ましくは０．００１≦（Ｋ／Ｚｎ）≦１００、さらに好ましくは０．０１≦（Ｋ／Ｚｎ）≦１００である。
【００４６】
アルカリ金属がＲｂである場合には、ＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）は、好ましくは０．００１≦（Ｒｂ／Ｚｎ）≦１００、さらに好ましくは０．０１≦（Ｒｂ／Ｚｎ）≦１００である。
【００４７】
アルカリ金属がＣｓである場合には、ＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）は、好ましくは０．００１≦（Ｃｓ／Ｚｎ）≦１００、さらに好ましくは０．１≦（Ｃｓ／Ｚｎ）≦１００である。
【００４８】
イオン強度比が小さすぎる場合には、半田リフロー後の絶縁抵抗値が、低すぎる傾向にあり、イオン強度比が大きすぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼすおそれがあると共に、半田リフロー後の絶縁抵抗値の増大が低下する傾向にある。
【００４９】
積層チップバリスタ１０の製造方法
次に、図２に基づいて、本発明に係る積層チップバリスタ１０の製造工程を説明する。
【００５０】
まず、印刷工法またはシート工法等により、内部電極層２が１層おきに互い違いに両端部に露出するように、電圧非直線性抵抗体層１（バリスタ層）と内部電極層２を交互に積層し、その積層方向の両端に最外層１ａを積層し、積層体を形成する（図２の工程ａ）。
【００５１】
次に、この積層体を切断し、グリーンチップを得る（工程ｂ）。
【００５２】
次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、チップ本体１２となるチップ素体を得る（工程ｃ）。
【００５３】
得られたチップ素体を密閉回転ポットにより、チップ素体の表面にアルカリ金属化合物を付着させる（工程ｄ）。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素子本体１２の表面から内部に拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩および蓚酸塩等が用いられる。アルカリ金属化合物の付着量を制御することにより、前記のイオン強度比を制御することができる。
【００５４】
次に、このアルカリ金属化合物が付着しているチップ素体を電気炉で、所定の温度、および時間で熱処理する（工程ｅ）。その結果、アルカリ金属化合物からアルカリ金属がチップ素体の表面から内部に向けて拡散し、高抵抗体層４が形成された素子本体１２が得られる。このときの熱処理温度および熱処理時間により、前記のイオン強度比を制御することができると共に、高抵抗層４の厚みを制御することができる。好ましい熱処理温度は、７００〜１０００℃であり、熱処理雰囲気は大気中である。また、熱処理時間は、好ましくは１０分〜４時間である。
【００５５】
次に、熱処理後の素体の両端部に端子電極を塗布、焼き付けしてＡｇ下地電極を形成する（工程ｆ）。ここでは、下地電極材として、Ａｇを選択しているが、素子本体１２に対する焼き付きが良く、内部電極層２を構成する材質との接続性が良く、また、後続のメッキ工程でメッキが付き易い材料であれば、いずれの材料も使用できる。
【００５６】
最後に、下地電極の表面に電気メッキにより、Ｎｉメッキ膜および／またはＳｎ／Ｐｂメッキ膜を形成し（工程ｇ）、積層チップバリスタ１０を得る。
【００５７】
なお、アルカリ金属を素子本体１２の表面から拡散させるための手段としては、上記の手段に限らず、たとえば以下の手段を採用することができる。すなわち、端子電極３を形成する前の素子本体１２をアルカリ供給源中に埋めて熱処理する方法、スプレーなどで溶液化したアルカリ供給源を素子本体１２の外周に均一に振りかけた後に熱処理する方法、アルカリ金属供給源粉が混じるエアを素子本体１２の外周に均一に振りかけた後に熱処理する方法などが例示される。
【００５８】
これらの方法では、素子本体１２の両端部に露出している内部電極層２の露出端面に対してもアルカリ金属が多少拡散することになるが、内部電極層２の導電性に影響を与えることはない。
【００５９】
なお、内部電極層２の露出端面に対するアルカリ金属の拡散を確実に防止するには、たとえば図３に示すように、高抵抗層の形成（工程ｄおよびｅ）を、端子電極形成（工程ｆ）の後に行っても良い。その場合には、図１に示す高抵抗層４は、端子電極３の内側には形成されない。したがって、アルカリ金属が内部電極層２の露出端面から拡散することもない。また、端子電極を塗布乾燥後、アルカリ金属を表面に付着させ、焼付を行うと、焼付とともに、アルカリ金属の素体への拡散も同時に行え、工程の簡略化ができる。
【００６０】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００６１】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これらの実施例に限定されない。
【００６２】
実施例１
図２に示す工程ａ〜ｃおよび通常方法に従い、０６０３形状（外形寸法：０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）の素子本体１２となるチップ素体を形成した。なお、チップ素体の非直線性抵抗体層１および最外層１ａは、酸化亜鉛系材料で構成してあり、具体的には、純度９９．９％のＺｎＯ（９９．７２５モル％）に、Ｐｒを０．５モル％、Ｃｏを１．５モル％、Ａｌを０．００５モル％、Ｋを０．０５モル％、Ｃｒを０．１モル％、Ｃａを０．１モル％、Ｓｉを０．０２モル％、の割合で添加したもので構成した。また、内部電極層２は、Ｐｄで構成した。
【００６３】
得られたチップ素体を、密閉回転ポットにより、チップ素体表面にＬｉ２ ＣＯ３ の粉末を付着させた。Ｌｉ２ ＣＯ３ の粉末の平均粒径は、３μｍであった。
【００６４】
なお、Ｌｉ２ ＣＯ３ の投入量は、チップ素体１個当り、０．０１μｇ〜１０ｍｇの範囲とした。この投入量の増減により、後述するイオン強度比が異なる試料が得られることになる。
【００６５】
Ｌｉ２ ＣＯ３ の粉末が付着したチップ素体を、７００〜１０００℃の熱処理温度で、１０分〜４時間、空気中で熱処理し、チップ素体の表面からＬｉを拡散させ、その表面近傍に高抵抗層４を形成した。これらの熱処理温度および熱処理時間を変化させることで、後述するイオン強度比が異なる試料が得られることになる。
【００６６】
その後は、通常の方法で、Ａｇ下地電極を形成し、下地電極の表面に電気メッキにより、Ｎｉメッキ膜およびＳｎ／Ｐｂメッキ膜を形成して端子電極３を形成し、積層チップバリスタ１０を得た。なお、端子間ギャップ５については、５種類の異なる態様で作製した（２０μｍ、５０μｍ、１００μｍ、３００μｍ、５００μｍ）。
【００６７】
このようにして得られた複数の積層チップバリスタ試料について、素子本体の表面から深さ（０．９×ｌ）までの範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した。また、半田リフロー前後の絶縁抵抗値を測定し、絶縁不良率を求め、表１にまとめた。
【００６８】
なお、半田リフローは、基板にフラックス入りのクリーム半田を印刷し、素子をマウントした後、ピーク温度が２３０℃であるリフロー炉を通すことにより行った。
【００６９】
Ｌｉ／Ｚｎのイオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、内部電極層２の積層方向最外側から前記素子本体１２の表面までの最短距離をｌとしたとき、前記素子本体１２の表面から深さ（０．９×ｌ）までの値を平均して求めた。また、絶縁抵抗値は、印加電圧３Ｖで測定し、１００個の平均値から求め、絶縁不良率は、１ＭΩに満たない素子を不良として計算した。なお、半田リフロー前の素子は、いずれも、絶縁抵抗は１００ＭΩ以上であった。
【表１】
【００７０】
表１に示すように、Ｌｉ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料１，１１，２１，３１，４１）。
【００７１】
端子間ギャップが２０μｍの素子は、Ｌｉ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も９８％以上と高かった（試料２〜９）。絶縁不良率の改善に至らなかったのは、ギャップ間の高抵抗化に寄与しているＺｎＯ結晶粒界の数が数個しか存在しないため、抵抗が低下する経路が発生する確率が増大したためと考えられる。
【００７２】
イオン強度比が０．０００１以下の素子は、Ｌｉ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も６５％以上と高かった（試料１２，２２，３２，４２）。
【００７３】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、５００以下の素子は、絶縁抵抗値の平均が３．８ＭΩ以上で、１ＭΩ未満を示す素子は一つもなく、しかも不良率は全て０であった（試料１３〜１９，２３〜２９，３３〜３９，４３〜４９）。特に、０．０１以上５００以下の素子は、絶縁抵抗値の平均が１０ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｌｉ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００７４】
なお、イオン強度比が１０００以上のサンプルは、作製できなかった（試料１０，２０，３０，４０，５０）。また、試料番号２〜９，１２〜１９，２２〜２９，３２〜３９，４２〜４９については、Ｌｉ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００７５】
実施例２
Ｌｉ２ ＣＯ３ の代わりに、Ｎａ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表２にまとめた。
【表２】
【００７６】
表２に示すように、Ｎａ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料５１，６１，７１，８１，９１）。
【００７７】
端子間ギャップが２０μｍの素子は、Ｎａ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料５２〜５８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００７８】
イオン強度比が０．０００１以下の素子は、Ｎａ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料６２，７２，８２，９２）。
【００７９】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、絶縁抵抗値の平均が３．３ＭΩ以上で、１ＭΩ未満を示す素子は一つもなく、しかも不良率は４％以下であった（試料６３〜６８，７３〜７８，８３〜８８，９３〜９８）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が１０ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｎａ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００８０】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料５９，６０，６９，７０，７９，８０，８９，９０，９９，１００）。また、試料番号５２〜５８，６２〜６８，７２〜７８，８２〜８８，９２〜９８については、Ｎａ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８１】
実施例３
Ｌｉ２ ＣＯ３ の代わりに、Ｋ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表３にまとめた。
【表３】
【００８２】
表３に示すように、Ｋ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料１０１，１１１，１２１，１３１，１４１）。
【００８３】
端子間ギャップが２０μｍの素子は、Ｋ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１０２〜１０８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００８４】
イオン強度比が０．０００１以下の素子は、Ｋ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１１２，１２２，１３２，１４２）。
【００８５】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、絶縁抵抗値の平均が４．１ＭΩ以上で、１ＭΩ未満を示す素子は一つもなく、しかも不良率は２％以下であった（試料１１３〜１１８，１２３〜１２８，１３３〜１３８，１４３〜１４８）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が８．５ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｋ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００８６】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料１０９，１１０，１１９，１２０，１２９，１３０，１３９，１４０，１４９，１５０）。また、試料番号１０２〜１０８，１１２〜１１８，１２２〜１２８，１３２〜１３８，１４２〜１４８については、Ｋ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８７】
実施例４
Ｌｉ２ ＣＯ３ の代わりに、Ｒｂ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表４にまとめた。
【表４】
【００８８】
表４に示すように、Ｒｂ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料１５１，１６１，１７１，１８１，１９１）。
【００８９】
端子間ギャップが２０μｍの素子は、Ｒｂ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１５２〜１５８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００９０】
イオン強度比が０．０００１以下の素子は、Ｒｂ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１６２，１７２，１８２，１９２）。
【００９１】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、試料１６３を除き、絶縁抵抗値の平均が１．１ＭΩ以上で、１ＭΩ未満を示す素子はなく、しかも不良率は３８％以下であった（試料１６４〜１６８，１７３〜１７８，１８３〜１８８，１９３〜１９８）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が４．５ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｒｂ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００９２】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料１５９，１６０，１６９，１７０，１７９，１８０，１８９，１９０，１９９，２００）。また、試料番号１５２〜１５８，１６２〜１６８，１７２〜１７８，１８２〜１８８，１９２〜１９８については、Ｒｂ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００９３】
実施例５
Ｌｉ２ ＣＯ３ の代わりに、Ｃｓ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表５にまとめた。
【表５】
【００９４】
表５に示すように、Ｃｓ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料２０１，２１１，２２１，２３１，２４１）。
【００９５】
端子間ギャップが２０μｍの素子は、Ｃｓ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料２０２〜２０８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００９６】
イオン強度比が０．０００１以下の素子は、Ｃｓ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料２１２，２２２，２３２，２４２）。
【００９７】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、試料２１３，２２３を除き、絶縁抵抗値の平均が１．１ＭΩ以上で、１ＭΩ未満を示す素子はなく、しかも不良率は４８％以下であった（試料２１４〜２１８，２２４〜２２８，２３３〜２３８，２４３〜２４８）。特に、０．１以上１００以下の素子は、絶縁抵抗値の平均が７．２ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｃｓ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００９８】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料２０９，２１０，２１９，２２０，２２９，２３０，２３９，２４０，２４９，２５０）。また、試料番号２０２〜２０８，２１２〜２１８，２２２〜２２８，２３２〜２３８，２４２〜２４８については、Ｃｓ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００９９】
比較例１
Ｌｉ２ ＣＯ３ を付着させて熱処理する工程を除いた以外は、実施例１と同様の条件で、端子間ギャップが５００μｍの素子を作製した。
【０１００】
得られた素子は、リフロー前の絶縁抵抗が１００ＭΩ以上であったが、リフロー後は、０．１ＭΩになり、リフロー後の絶縁不良率は１００％であった。
【０１０１】
【発明の効果】
以上説明してきたように、本発明によれば、極小サイズ（たとえば、その寸法が縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）のチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態に係る積層チップバリスタの概略断面図である。
【図２】図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【図３】図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【符号の説明】
１… 電圧非直線性抵抗体層
２… 内部電極層
３… 端子電極
４… 高抵抗層
５… 端子間ギャップ
１０… 積層チップバリスタ
１２… 素子本体
【発明の属する技術分野】
本発明は、寸法が縦０．６ｍｍ×横０．３ｍｍ×厚み０．３ｍｍよりも小型なチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高性能化に伴い、チップ状電子部品が必要不可欠となってきている。チップ状電子部品は、通常、回路基板上に配置され、印刷された半田とともに、熱処理され回路を形成する。この熱処理を半田リフロー処理と言う。この際、半田中には、還元力の強いフラックスが含まれており、それによってチップ部品の表面が侵されて絶縁抵抗が低下することがある。
【０００３】
チップ状電子部品としての積層チップバリスタも例外ではなく、半田リフローにより、積層チップバリスタの素子表面が還元され、絶縁抵抗が低下し、信頼性が劣るという不具合を生ずる。
【０００４】
この問題を解決するために、積層チップバリスタの素子表面にガラスをコートして、信頼性の向上を図ることが行われている（例えば、特許文献１参照）。
【０００５】
しかしながら、素子表面をガラスで均一にコートして覆うことは、多くの手間がかかる。また、セラミック材とガラス材の熱膨張係数が異なるため、その界面が温度サイクルなどによりダメージを受けやすい。そのため、ガラス層にクラックを生じるおそれがあり、素子を構成するセラミックの絶縁が破壊されるおそれがある。
【０００６】
なお、素子表面にＬｉまたはＮａを拡散させ、素子表面を高抵抗化する方法が提案されている（特許文献２参照）。この特許文献に記載された発明では、素子表面のＬｉまたはＮａのＳＩＭＳイオン強度Ｍ１と、表面から１０μｍの深さ部分でのＬｉまたはＮａのＳＩＭＳイオン強度Ｍ２との比（Ｍ１／Ｍ２）を、１０≦（Ｍ１／Ｍ２）＜５００００としている。
【０００７】
しかしながら、この方法では、電気メッキ時の外観不良を改善することはできても、半田リフローにおけるフラックスからの還元に対しては不十分であることが判明した。すなわち、半田リフロー時に活性化されたフラックスの還元力は、電気メッキの還元力よりも非常に大きいため、ＬｉまたはＮａが拡散している範囲の厚みが１０μｍ程度では、半田リフローに対しては不十分であった。
【０００８】
なお、近時、電子機器のさらなる小型化が求められており、たとえば、その寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）と極小サイズのチップ状電子部品の開発も進んできている。
【特許文献１】
特開平６−９６９０７号公報
【特許文献２】
特開平９−２４６０１７号公報
【０００９】
【発明が解決しようとする課題】
本発明の目的は、極小サイズ（たとえば、その寸法が縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）のチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離（端子間ギャップ）が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法（ＳＩＭＳ）でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した場合に、０．００１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とする。
【００１１】
好ましくは、前記イオン強度比が０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００１２】
本発明の第２の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）を測定した場合に、０．００１≦（Ｎａ／Ｚｎ）≦１００であることを特徴とする。
【００１３】
本発明の第３の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）を測定した場合に、０．００１≦（Ｋ／Ｚｎ）≦１００であることを特徴とする。
【００１４】
本発明の第４の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）を測定した場合に、０．００１≦（Ｒｂ／Ｚｎ）≦１００であることを特徴とする。
【００１５】
本発明の第５の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）を測定した場合に、０．００１≦（Ｃｓ／Ｚｎ）≦１００であることを特徴とする。
【００１６】
本発明の第６の観点に係るチップ状電子部品は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００であることを特徴とする。
【００１７】
本発明の第１の観点に係るチップ状電子部品の製造方法は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する前記一対の端子電極を形成する工程とを、有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１８】
本発明の第２の観点に係るチップ状電子部品の製造方法は、
希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、 前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とする。
【００１９】
好ましくは、前記アルカリ金属が、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つである。
【００２０】
好ましくは、前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、７００〜１０００℃の温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも１つを制御する。
【００２１】
本発明において、チップ状電子部品としては、特に限定されないが、好ましくは、前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである。
【００２２】
【発明の作用】
本件出願人は、先に、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓのアルカリ金属を、単体および複数で、チップバリスタ素体表面を含む深さ１００μｍの範囲に、より多く含ませる技術を提案した（特願２００２−３１３７２２号）。たとえば、Ｌｉの場合、二次イオン質量分析法（ＳＩＭＳ）によるＬｉとＺｎについてイオン強度比を測定したとき、イオン強度測定結果が、ＬｉとＺｎのイオン強度比（Ｌｉ／Ｚｎ）で、０．００１≦（Ｌｉ／Ｚｎ）≦５００である積層型チップバリスタを構成することにより、半田リフロー時の活性化されたフラックスにおいても安定なチップバリスタが得られる、というものである。
【００２３】
しかしながら、この技術を、たとえば、その寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）と極小サイズのチップにそのまま適用した場合には、次に示す不都合を生じることが判明した。一般に、積層チップバリスタは、その素子本体中の積層方向に隣り合う２つの内部電極層の間でバリスタ特性を発現させる。上記極小サイズのチップの場合、内部電極層のうち積層方向最外側に配置される内部電極層と、素子本体の表面との距離が１００μｍ未満となることがある。この場合に、先に提案したような、チップバリスタ素体表面を含む深さ１００μｍの範囲まで絶縁層を形成すると、内部電極層の積層方向最外側よりも内側のチップ内部（バリスタ特性を発現する内部電極層間）にまで、上記アルカリ金属が拡散することがあり、この影響によって電気特性が変動することもありうる。
【００２４】
本発明者らは、積層チップバリスタなどのチップ状電子部品において、その素子本体中での内部電極層の積層方向最外側から該素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、所定範囲のイオン強度比とすることにより、極小サイズ（たとえば、その寸法が縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）においても、半田リフローにおけるフラックスによる絶縁抵抗値の低下を防止でき、半田リフロー後の絶縁不良率を大幅に低減できることを見出した。
【００２５】
アルカリ金属が拡散している素子本体の表面から深さ（０．９×ｌ）までの範囲の状態は、必ずしも明らかではないが、素子本体の外側に位置する酸化亜鉛系材料層に含まれる酸化亜鉛粒子中に、アルカリ金属が固溶していると考えられる。
【００２６】
本発明では、前記のイオン強度比を所定範囲にすることで、この素子本体の表面から深さ（０．９×ｌ）までの範囲は、他の部分に比べて、高抵抗層となり、半田リフローによるフラックスの還元作用から素子表面を電流がリークするのを防止する。そのため、半田リフロー後の絶縁抵抗値の低下を防止できると共に、絶縁不良率を低下させることが可能になる。また、ガラスコートのような熱膨張係数の異なる物質を用いないので、ヒートサイクルに強い。また、ガラスコートなどの絶縁化手法によらずとも（極小サイズのチップ状電子部品において、ガラスコートは適用が困難であるばかりか、仮に適用してみても、チップがガラスによってだるま状となり、チップのマウント時に悪影響がでる）、端子間ギャップ（図１の符号５に相当）のより狭い極小サイズのチップで、端子間の絶縁を確実に確保することができる。このため、電子部品の高信頼性を維持することができる。
【００２７】
また、本発明では、アルカリ金属供給源を素子本体の表面に付着させ、熱処理にてアルカリ金属を素子本体の表面から内部に向けて拡散させることにより高抵抗層を形成し、従来と異なり、絶縁ガラス層をコーティングする必要が無いため、複雑な設備や工程が不要であり、容易且つ安価に高信頼性のチップ状電子部品を製造することができる。
【００２８】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。ここにおいて、
図１は本発明の一実施形態に係る積層チップバリスタの概略断面図、
図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図、
図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【００２９】
積層チップバリスタ
図１に示すように、チップ状電子部品の一例としての積層チップバリスタ１０は、電圧非直線性抵抗体層１と内部電極層２とが交互に積層された構造の素子本体１２を有する。素子本体１２の外面には、一対の外部端子電極３が形成してある。一対の外部端子電極３は、同一平面上で対向する端部同士の距離（端子間ギャップ。図１において符号５に相当）が５０μｍ以上である。内部電極層２は、素子本体１２の対向する両端面から交互に露出しており、それぞれの外部端子電極３に接続してあり、バリスタ回路を形成している。
【００３０】
内部電極層２の積層方向外側には、最外層１ａが積層され、内部電極層２が保護されている。最外層１ａは、通常、抵抗体層１と同じ材質で構成される。抵抗体層１の材質については後述する。また、素子本体１２の周囲に形成してある高抵抗体層４についても後述する。
【００３１】
素子本体１２の形状は、特に制限はなく、通常、直方体状とされる。本発明では、素子本体１２の寸法が、縦（０．６ｍｍ以下、好ましくは０．４ｍｍ以下）×横（０．３ｍｍ以下、好ましくは０．２ｍｍ以下）×厚み（０．３ｍｍ以下、好ましくは０．２ｍｍ以下）の極小サイズを対象としている。
この極小サイズゆえに、本発明では、最外層１ａの厚みは、通常１００μｍ未満、好ましくは９０μｍ以下とされる。なお、一対の内部電極層２に挟まれる抵抗体層１の層間厚みによっては、最外層１ａの厚みが１００μｍを超えることもある。
【００３２】
電圧非直線性抵抗体層１
電圧非直線性抵抗体層１（最外層１ａも同様）は、酸化亜鉛系バリスタ材料層で構成される。この酸化亜鉛系バリスタ材料層は、例えばＺｎＯを主成分とし、副成分として希土類元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、ＧａおよびＩｎ）、Ｓｉ、Ｃｒ、アルカリ金属元素（Ｋ、ＲｂおよびＣｓ）およびアルカリ土類金属元素（Ｍｇ、Ｃａ、ＳｒおよびＢａ）等を含む材料で構成される。または、ＺｎＯを主成分とし、副成分としてＢｉ、Ｃｏ、Ｍｎ、Ｓｂ、Ａｌ等を含む材料で構成されても良い。
【００３３】
ＺｎＯを含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。なお、電圧非直線性とは、端子電極３の間に徐々に増大する電圧を印加する際に、素子に流れる電流が非直線的に増大する現象を言う。
【００３４】
抵抗体層１における主成分としてのＺｎＯの含有量は、特に限定されないが、通常、抵抗体層１を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。
【００３５】
内部電極層２
内部電極層２に含有される導電材は、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金からなることが好ましい。内部電極層２の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。
【００３６】
外部端子電極３
外部端子電極３に含有される導電材は、特に限定されないが、通常、ＡｇやＡｇ−Ｐｄ合金などを用いる。さらに、必要に応じ、ＡｇやＡｇ−Ｐｄ合金などの下地層の表面に、電気メッキ等により、ＮｉおよびＳｎ／Ｐｂ膜を形成する。外部端子電極３の厚さは、用途に応じて適宜決定すればよいが、通常１０〜５０μｍ程度である。
【００３７】
高抵抗層４
高抵抗層４は、素子本体１２の外表面全体を覆うように形成してある。この高抵抗層４は、熱分解して酸化物となるアルカリ金属化合物を素子本体１２の表面に付着させた状態で熱処理することにより、素子本体１２の表面から内部に向けてアルカリ金属を拡散させることにより形成される。
【００３８】
なお、高抵抗層４と素子本体１２の最外層１ａとの境界は、必ずしも明確ではなく、最外層１ａに対してアルカリ金属が拡散した範囲が高抵抗層４となる。この高抵抗層４は、電圧非直線性抵抗体層１を半田リフロー時に保護する役割を有する。
【００３９】
この高抵抗層４の厚みは、特に限定されないが、少なくとも１０μｍ以上であり、内部電極層２までは到達しない厚みである。この厚みが薄すぎると、本発明の効果が少なく、厚すぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼす場合がある。
【００４０】
この高抵抗層４では、前記内部電極層２の積層方向最外側から前記素子本体１２の表面までの最短距離をｌとしたとき、前記素子本体１２の表面から深さ（０．９×ｌ）までの範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる。
【００４１】
なお、イオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、求めることができる。ＳＩＭＳは、表面層からミクロンオーダで、深さ方向のイオン濃度分布を高感度で測定できる方法である。高エネルギー（数ｋｅＶ〜２０ｋｅＶ）のイオンビームを固体表面に照射すると、スパッタ現象により試料構成原子が中性子またはイオンとして放出される。このようにして、二次的に放出されるイオンを質量分析計で、質量・電荷の比に分けて、試料表面の元素分析および化合物分析を行う方法がＳＩＭＳである。
【００４２】
高抵抗層４中に拡散されるアルカリ金属としては、特に限定されないが、好ましくはＬｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つ、さらに好ましくはＬｉである。
【００４３】
アルカリ金属がＬｉである場合には、ＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）は、好ましくは０．００１≦（Ｌｉ／Ｚｎ）≦５００、さらに好ましくは０．０１≦（Ｌｉ／Ｚｎ）≦５００である。
【００４４】
アルカリ金属がＮａである場合には、ＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）は、好ましくは０．００１≦（Ｎａ／Ｚｎ）≦１００、さらに好ましくは０．０１≦（Ｎａ／Ｚｎ）≦１００である。
【００４５】
アルカリ金属がＫである場合には、ＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）は、好ましくは０．００１≦（Ｋ／Ｚｎ）≦１００、さらに好ましくは０．０１≦（Ｋ／Ｚｎ）≦１００である。
【００４６】
アルカリ金属がＲｂである場合には、ＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）は、好ましくは０．００１≦（Ｒｂ／Ｚｎ）≦１００、さらに好ましくは０．０１≦（Ｒｂ／Ｚｎ）≦１００である。
【００４７】
アルカリ金属がＣｓである場合には、ＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）は、好ましくは０．００１≦（Ｃｓ／Ｚｎ）≦１００、さらに好ましくは０．１≦（Ｃｓ／Ｚｎ）≦１００である。
【００４８】
イオン強度比が小さすぎる場合には、半田リフロー後の絶縁抵抗値が、低すぎる傾向にあり、イオン強度比が大きすぎると、電圧非直線性抵抗体層１の電気特性に悪影響を及ぼすおそれがあると共に、半田リフロー後の絶縁抵抗値の増大が低下する傾向にある。
【００４９】
積層チップバリスタ１０の製造方法
次に、図２に基づいて、本発明に係る積層チップバリスタ１０の製造工程を説明する。
【００５０】
まず、印刷工法またはシート工法等により、内部電極層２が１層おきに互い違いに両端部に露出するように、電圧非直線性抵抗体層１（バリスタ層）と内部電極層２を交互に積層し、その積層方向の両端に最外層１ａを積層し、積層体を形成する（図２の工程ａ）。
【００５１】
次に、この積層体を切断し、グリーンチップを得る（工程ｂ）。
【００５２】
次に、必要に応じて脱バインダー処理を行い、グリーンチップを焼成し、チップ本体１２となるチップ素体を得る（工程ｃ）。
【００５３】
得られたチップ素体を密閉回転ポットにより、チップ素体の表面にアルカリ金属化合物を付着させる（工程ｄ）。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素子本体１２の表面から内部に拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩および蓚酸塩等が用いられる。アルカリ金属化合物の付着量を制御することにより、前記のイオン強度比を制御することができる。
【００５４】
次に、このアルカリ金属化合物が付着しているチップ素体を電気炉で、所定の温度、および時間で熱処理する（工程ｅ）。その結果、アルカリ金属化合物からアルカリ金属がチップ素体の表面から内部に向けて拡散し、高抵抗体層４が形成された素子本体１２が得られる。このときの熱処理温度および熱処理時間により、前記のイオン強度比を制御することができると共に、高抵抗層４の厚みを制御することができる。好ましい熱処理温度は、７００〜１０００℃であり、熱処理雰囲気は大気中である。また、熱処理時間は、好ましくは１０分〜４時間である。
【００５５】
次に、熱処理後の素体の両端部に端子電極を塗布、焼き付けしてＡｇ下地電極を形成する（工程ｆ）。ここでは、下地電極材として、Ａｇを選択しているが、素子本体１２に対する焼き付きが良く、内部電極層２を構成する材質との接続性が良く、また、後続のメッキ工程でメッキが付き易い材料であれば、いずれの材料も使用できる。
【００５６】
最後に、下地電極の表面に電気メッキにより、Ｎｉメッキ膜および／またはＳｎ／Ｐｂメッキ膜を形成し（工程ｇ）、積層チップバリスタ１０を得る。
【００５７】
なお、アルカリ金属を素子本体１２の表面から拡散させるための手段としては、上記の手段に限らず、たとえば以下の手段を採用することができる。すなわち、端子電極３を形成する前の素子本体１２をアルカリ供給源中に埋めて熱処理する方法、スプレーなどで溶液化したアルカリ供給源を素子本体１２の外周に均一に振りかけた後に熱処理する方法、アルカリ金属供給源粉が混じるエアを素子本体１２の外周に均一に振りかけた後に熱処理する方法などが例示される。
【００５８】
これらの方法では、素子本体１２の両端部に露出している内部電極層２の露出端面に対してもアルカリ金属が多少拡散することになるが、内部電極層２の導電性に影響を与えることはない。
【００５９】
なお、内部電極層２の露出端面に対するアルカリ金属の拡散を確実に防止するには、たとえば図３に示すように、高抵抗層の形成（工程ｄおよびｅ）を、端子電極形成（工程ｆ）の後に行っても良い。その場合には、図１に示す高抵抗層４は、端子電極３の内側には形成されない。したがって、アルカリ金属が内部電極層２の露出端面から拡散することもない。また、端子電極を塗布乾燥後、アルカリ金属を表面に付着させ、焼付を行うと、焼付とともに、アルカリ金属の素体への拡散も同時に行え、工程の簡略化ができる。
【００６０】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００６１】
【実施例】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これらの実施例に限定されない。
【００６２】
実施例１
図２に示す工程ａ〜ｃおよび通常方法に従い、０６０３形状（外形寸法：０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）の素子本体１２となるチップ素体を形成した。なお、チップ素体の非直線性抵抗体層１および最外層１ａは、酸化亜鉛系材料で構成してあり、具体的には、純度９９．９％のＺｎＯ（９９．７２５モル％）に、Ｐｒを０．５モル％、Ｃｏを１．５モル％、Ａｌを０．００５モル％、Ｋを０．０５モル％、Ｃｒを０．１モル％、Ｃａを０．１モル％、Ｓｉを０．０２モル％、の割合で添加したもので構成した。また、内部電極層２は、Ｐｄで構成した。
【００６３】
得られたチップ素体を、密閉回転ポットにより、チップ素体表面にＬｉ２ ＣＯ３ の粉末を付着させた。Ｌｉ２ ＣＯ３ の粉末の平均粒径は、３μｍであった。
【００６４】
なお、Ｌｉ２ ＣＯ３ の投入量は、チップ素体１個当り、０．０１μｇ〜１０ｍｇの範囲とした。この投入量の増減により、後述するイオン強度比が異なる試料が得られることになる。
【００６５】
Ｌｉ２ ＣＯ３ の粉末が付着したチップ素体を、７００〜１０００℃の熱処理温度で、１０分〜４時間、空気中で熱処理し、チップ素体の表面からＬｉを拡散させ、その表面近傍に高抵抗層４を形成した。これらの熱処理温度および熱処理時間を変化させることで、後述するイオン強度比が異なる試料が得られることになる。
【００６６】
その後は、通常の方法で、Ａｇ下地電極を形成し、下地電極の表面に電気メッキにより、Ｎｉメッキ膜およびＳｎ／Ｐｂメッキ膜を形成して端子電極３を形成し、積層チップバリスタ１０を得た。なお、端子間ギャップ５については、５種類の異なる態様で作製した（２０μｍ、５０μｍ、１００μｍ、３００μｍ、５００μｍ）。
【００６７】
このようにして得られた複数の積層チップバリスタ試料について、素子本体の表面から深さ（０．９×ｌ）までの範囲を二次イオン質量分析法でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した。また、半田リフロー前後の絶縁抵抗値を測定し、絶縁不良率を求め、表１にまとめた。
【００６８】
なお、半田リフローは、基板にフラックス入りのクリーム半田を印刷し、素子をマウントした後、ピーク温度が２３０℃であるリフロー炉を通すことにより行った。
【００６９】
Ｌｉ／Ｚｎのイオン強度比は、二次イオン質量分析法（ＳＩＭＳ）により、内部電極層２の積層方向最外側から前記素子本体１２の表面までの最短距離をｌとしたとき、前記素子本体１２の表面から深さ（０．９×ｌ）までの値を平均して求めた。また、絶縁抵抗値は、印加電圧３Ｖで測定し、１００個の平均値から求め、絶縁不良率は、１ＭΩに満たない素子を不良として計算した。なお、半田リフロー前の素子は、いずれも、絶縁抵抗は１００ＭΩ以上であった。
【表１】
表１に示すように、Ｌｉ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料１，１１，２１，３１，４１）。
【００７１】
端子間ギャップが２０μｍの素子は、Ｌｉ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も９８％以上と高かった（試料２〜９）。絶縁不良率の改善に至らなかったのは、ギャップ間の高抵抗化に寄与しているＺｎＯ結晶粒界の数が数個しか存在しないため、抵抗が低下する経路が発生する確率が増大したためと考えられる。
【００７２】
イオン強度比が０．０００１以下の素子は、Ｌｉ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も６５％以上と高かった（試料１２，２２，３２，４２）。
【００７３】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、５００以下の素子は、絶縁抵抗値の平均が３．８ＭΩ以上で、１ＭΩ未満を示す素子は一つもなく、しかも不良率は全て０であった（試料１３〜１９，２３〜２９，３３〜３９，４３〜４９）。特に、０．０１以上５００以下の素子は、絶縁抵抗値の平均が１０ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｌｉ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００７４】
なお、イオン強度比が１０００以上のサンプルは、作製できなかった（試料１０，２０，３０，４０，５０）。また、試料番号２〜９，１２〜１９，２２〜２９，３２〜３９，４２〜４９については、Ｌｉ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００７５】
実施例２
Ｌｉ２ ＣＯ３ の代わりに、Ｎａ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表２にまとめた。
【表２】
表２に示すように、Ｎａ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料５１，６１，７１，８１，９１）。
【００７７】
端子間ギャップが２０μｍの素子は、Ｎａ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料５２〜５８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００７８】
イオン強度比が０．０００１以下の素子は、Ｎａ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料６２，７２，８２，９２）。
【００７９】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、絶縁抵抗値の平均が３．３ＭΩ以上で、１ＭΩ未満を示す素子は一つもなく、しかも不良率は４％以下であった（試料６３〜６８，７３〜７８，８３〜８８，９３〜９８）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が１０ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｎａ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００８０】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料５９，６０，６９，７０，７９，８０，８９，９０，９９，１００）。また、試料番号５２〜５８，６２〜６８，７２〜７８，８２〜８８，９２〜９８については、Ｎａ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８１】
実施例３
Ｌｉ２ ＣＯ３ の代わりに、Ｋ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表３にまとめた。
【表３】
表３に示すように、Ｋ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料１０１，１１１，１２１，１３１，１４１）。
【００８３】
端子間ギャップが２０μｍの素子は、Ｋ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１０２〜１０８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００８４】
イオン強度比が０．０００１以下の素子は、Ｋ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１１２，１２２，１３２，１４２）。
【００８５】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、絶縁抵抗値の平均が４．１ＭΩ以上で、１ＭΩ未満を示す素子は一つもなく、しかも不良率は２％以下であった（試料１１３〜１１８，１２３〜１２８，１３３〜１３８，１４３〜１４８）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が８．５ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｋ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００８６】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料１０９，１１０，１１９，１２０，１２９，１３０，１３９，１４０，１４９，１５０）。また、試料番号１０２〜１０８，１１２〜１１８，１２２〜１２８，１３２〜１３８，１４２〜１４８については、Ｋ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００８７】
実施例４
Ｌｉ２ ＣＯ３ の代わりに、Ｒｂ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表４にまとめた。
【表４】
表４に示すように、Ｒｂ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料１５１，１６１，１７１，１８１，１９１）。
【００８９】
端子間ギャップが２０μｍの素子は、Ｒｂ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１５２〜１５８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００９０】
イオン強度比が０．０００１以下の素子は、Ｒｂ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料１６２，１７２，１８２，１９２）。
【００９１】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、試料１６３を除き、絶縁抵抗値の平均が１．１ＭΩ以上で、１ＭΩ未満を示す素子はなく、しかも不良率は３８％以下であった（試料１６４〜１６８，１７３〜１７８，１８３〜１８８，１９３〜１９８）。特に、０．０１以上１００以下の素子は、絶縁抵抗値の平均が４．５ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｒｂ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００９２】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料１５９，１６０，１６９，１７０，１７９，１８０，１８９，１９０，１９９，２００）。また、試料番号１５２〜１５８，１６２〜１６８，１７２〜１７８，１８２〜１８８，１９２〜１９８については、Ｒｂ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００９３】
実施例５
Ｌｉ２ ＣＯ３ の代わりに、Ｃｓ２ ＣＯ３ を用いる以外は、実施例１と同様の条件で、素子を作製した。この結果を表５にまとめた。
【表５】
表５に示すように、Ｃｓ未処理の素子は、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％以上と高かった（試料２０１，２１１，２２１，２３１，２４１）。
【００９５】
端子間ギャップが２０μｍの素子は、Ｃｓ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料２０２〜２０８）。絶縁不良率の改善に至らなかったのは、上記実施例１と同様の理由と考えられる。
【００９６】
イオン強度比が０．０００１以下の素子は、Ｃｓ処理していても、リフロー後における絶縁抵抗値の平均が１ＭΩ未満と低く、リフロー後の絶縁不良率も１００％と高かった（試料２１２，２２２，２３２，２４２）。
【００９７】
端子間ギャップが５０μｍ以上で、かつイオン強度比が０．００１以上、１００以下の素子は、試料２１３，２２３を除き、絶縁抵抗値の平均が１．１ＭΩ以上で、１ＭΩ未満を示す素子はなく、しかも不良率は４８％以下であった（試料２１４〜２１８，２２４〜２２８，２３３〜２３８，２４３〜２４８）。特に、０．１以上１００以下の素子は、絶縁抵抗値の平均が７．２ＭΩ以上で、より好ましいことが確認できた。
本実施例では、Ｃｓ拡散による高抵抗化の影響がバリスタ試料の電気特性に影響を与えないことが確認できた。これにより、高信頼性を確保できる。
【００９８】
なお、イオン強度比が５００以上のサンプルは、作製できなかった（試料２０９，２１０，２１９，２２０，２２９，２３０，２３９，２４０，２４９，２５０）。また、試料番号２０２〜２０８，２１２〜２１８，２２２〜２２８，２３２〜２３８，２４２〜２４８については、Ｃｓ拡散処理の前後において、バリスタ特性（電圧非直線性）は変化しないことが、別の実験により確認された。
【００９９】
比較例１
Ｌｉ２ ＣＯ３ を付着させて熱処理する工程を除いた以外は、実施例１と同様の条件で、端子間ギャップが５００μｍの素子を作製した。
【０１００】
得られた素子は、リフロー前の絶縁抵抗が１００ＭΩ以上であったが、リフロー後は、０．１ＭΩになり、リフロー後の絶縁不良率は１００％であった。
【０１０１】
【発明の効果】
以上説明してきたように、本発明によれば、極小サイズ（たとえば、その寸法が縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）のチップ状電子部品において、ガラスコートなどの絶縁保護層が不要であり、温度変化に強く、しかも半田リフローによっても素子表面の高抵抗を維持可能であり、高信頼性で、製造が容易な積層チップバリスタなどのチップ状電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態に係る積層チップバリスタの概略断面図である。
【図２】図２は本発明の一実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【図３】図３は本発明の他の実施形態に係る積層チップバリスタの製造工程を示すフローチャート図である。
【符号の説明】
１… 電圧非直線性抵抗体層
２… 内部電極層
３… 端子電極
４… 高抵抗層
５… 端子間ギャップ
１０… 積層チップバリスタ
１２… 素子本体
Claims (12)
- 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離（端子間ギャップ）が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法（ＳＩＭＳ）でＬｉとＺｎとのイオン強度比（Ｌｉ／Ｚｎ）を測定した場合に、０．００１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とするチップ状電子部品。 - 前記イオン強度比が０．０１≦（Ｌｉ／Ｚｎ）≦５００であることを特徴とする請求項１に記載のチップ状電子部品。
- 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＮａとＺｎとのイオン強度比（Ｎａ／Ｚｎ）を測定した場合に、０．００１≦（Ｎａ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＫとＺｎとのイオン強度比（Ｋ／Ｚｎ）を測定した場合に、０．００１≦（Ｋ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＲｂとＺｎとのイオン強度比（Ｒｂ／Ｚｎ）を測定した場合に、０．００１≦（Ｒｂ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でＣｓとＺｎとのイオン強度比（Ｃｓ／Ｚｎ）を測定した場合に、０．００１≦（Ｃｓ／Ｚｎ）≦１００であることを特徴とするチップ状電子部品。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品であって、
前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００であることを特徴とするチップ状電子部品。 - 前記素子本体が、酸化亜鉛系電圧非直線性抵抗体層と内部電極層とが交互に積層された構造を有し、前記チップ状電子部品が、積層型チップバリスタである請求項１〜７のいずれかに記載のチップ状電子部品。
- 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、
その後に、前記素子本体の外面に、前記内部電極層に接続する前記一対の端子電極を形成する工程とを、有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とするチップ状電子部品の製造方法。 - 希土類元素を含む酸化亜鉛系材料層と内部電極層とを有し、寸法が（縦０．６ｍｍ以下×横０．３ｍｍ以下×厚み０．３ｍｍ以下）の素子本体と、
該素子本体の外面に形成され、同一平面上で対向する端部同士の距離が５０μｍ以上の一対の端子電極とを、持つチップ状電子部品の製造方法であって、
前記素子本体を形成する工程と、
前記素子本体の外面に、前記内部電極層に接続する端子電極を形成する工程と、
その後に、前記素子本体の表面から素子本体の内部に向けてアルカリ金属（Ａ）を拡散させる工程と、を有し、
前記アルカリ金属を拡散させる際に、前記内部電極層の積層方向最外側から前記素子本体の表面までの最短距離をｌとしたとき、前記素子本体の表面から深さ（０．９×ｌ）までの範囲で少なくとも前記素子本体の表面から１０μｍ以上の範囲を二次イオン質量分析法でアルカリ金属（Ａ）と亜鉛（Ｚｎ）とのイオン強度比（Ａ／Ｚｎ）を測定した場合に、０．００１≦（Ａ／Ｚｎ）≦５００となる条件で、アルカリ金属を拡散させることを特徴とするチップ状電子部品の製造方法。 - 前記アルカリ金属が、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓのうちの少なくとも１つであることを特徴とする請求項９または１０に記載のチップ状電子部品の製造方法。
- 前記アルカリ金属を拡散させる際に、前記素子本体の表面に、アルカリ金属の化合物の粉体を付着させた状態で、前記素子本体を、７００〜１０００℃の温度で熱処理し、前記素子本体の表面に対する前記粉体の付着量と、熱処理温度と、熱処理時間との内の少なくとも１つを制御することを特徴とする請求項９〜１１のいずれかに記載のチップ状電子部品の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091476A JP4020816B2 (ja) | 2003-03-28 | 2003-03-28 | チップ状電子部品およびその製造方法 |
| CNB2003101204559A CN1329930C (zh) | 2002-10-29 | 2003-10-29 | 芯片状电子部件及其制造方法 |
| US10/694,802 US6813137B2 (en) | 2002-10-29 | 2003-10-29 | Chip shaped electronic device and a method of producing the same |
| TW092130010A TWI240933B (en) | 2002-10-29 | 2003-10-29 | Chip-shaped electronic component and manufacturing method thereof |
| DE10350343.9A DE10350343B4 (de) | 2002-10-29 | 2003-10-29 | Chipförmiger Varistor und Verfahren zu dessen Herstellung |
| KR1020030075849A KR100564930B1 (ko) | 2002-10-29 | 2003-10-29 | 칩 형상 전자 부품 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003091476A JP4020816B2 (ja) | 2003-03-28 | 2003-03-28 | チップ状電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004303763A JP2004303763A (ja) | 2004-10-28 |
| JP4020816B2 true JP4020816B2 (ja) | 2007-12-12 |
Family
ID=33404838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003091476A Expired - Lifetime JP4020816B2 (ja) | 2002-10-29 | 2003-03-28 | チップ状電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4020816B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4506066B2 (ja) * | 2002-06-11 | 2010-07-21 | 株式会社村田製作所 | チップ型電子部品及びチップ型電子部品の製造方法 |
| TWI667667B (zh) * | 2016-09-26 | 2019-08-01 | 立昌先進科技股份有限公司 | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 |
| JP7235492B2 (ja) * | 2018-12-12 | 2023-03-08 | Tdk株式会社 | チップバリスタ |
| DE102020122299B3 (de) * | 2020-08-26 | 2022-02-03 | Tdk Electronics Ag | Vielschichtvaristor und Verfahren zur Herstellung eines Vielschichtvaristors |
-
2003
- 2003-03-28 JP JP2003091476A patent/JP4020816B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004303763A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9997293B2 (en) | Ceramic electronic component and manufacturing method therefor | |
| JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
| US9520232B2 (en) | Multilayer ceramic electronic component | |
| CN104282438A (zh) | 陶瓷电子部件及其制造方法 | |
| JP3735151B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
| JP3036567B2 (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
| KR100706686B1 (ko) | 적층형 전자 부품 및 그 제조 방법 | |
| JP2014053551A (ja) | セラミック電子部品 | |
| KR100564930B1 (ko) | 칩 형상 전자 부품 및 그 제조 방법 | |
| JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
| JP6070287B2 (ja) | セラミック積層電子部品 | |
| US7372357B2 (en) | Varistor body and varistor | |
| JP4020816B2 (ja) | チップ状電子部品およびその製造方法 | |
| US8508325B2 (en) | Chip varistor and chip varistor manufacturing method | |
| JP3008567B2 (ja) | チップ型バリスタ | |
| JP4492578B2 (ja) | バリスタ素体及びバリスタ | |
| US10043604B2 (en) | Voltage-nonlinear resistor element and method for producing the same | |
| JP5803375B2 (ja) | 積層チップバリスタ及び積層チップバリスタの製造方法 | |
| JP5835047B2 (ja) | セラミック電子部品 | |
| US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
| JP4637440B2 (ja) | セラミック素子の製造方法 | |
| JP2003068508A (ja) | 積層チップバリスタの製造方法 | |
| US20230207159A1 (en) | Multilayer varistor | |
| KR100834307B1 (ko) | 적층형 칩 바리스터의 제조방법 | |
| JP2008186951A (ja) | バリスタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20030328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070412 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4020816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |