JP2013179269A - セラミック電子部品及びその製造方法 - Google Patents

セラミック電子部品及びその製造方法 Download PDF

Info

Publication number
JP2013179269A
JP2013179269A JP2012284454A JP2012284454A JP2013179269A JP 2013179269 A JP2013179269 A JP 2013179269A JP 2012284454 A JP2012284454 A JP 2012284454A JP 2012284454 A JP2012284454 A JP 2012284454A JP 2013179269 A JP2013179269 A JP 2013179269A
Authority
JP
Japan
Prior art keywords
glass
coat layer
electronic component
ceramic electronic
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012284454A
Other languages
English (en)
Other versions
JP5799948B2 (ja
Inventor
Yasuhiro Nishizaka
康弘 西坂
Yukio Sanada
幸雄 眞田
Tetsuya Kizumi
哲也 喜住
Toshiki Nagamoto
才規 永元
Masato Kimura
真人 木村
Seishi Koga
誠史 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012284454A priority Critical patent/JP5799948B2/ja
Priority to KR1020130007366A priority patent/KR101594055B1/ko
Priority to US13/755,232 priority patent/US9275804B2/en
Priority to CN201310038527.9A priority patent/CN103247438B/zh
Publication of JP2013179269A publication Critical patent/JP2013179269A/ja
Application granted granted Critical
Publication of JP5799948B2 publication Critical patent/JP5799948B2/ja
Priority to US15/001,468 priority patent/US20160133398A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】外部電極の厚みを薄く保ちつつ、耐湿性に優れたセラミック電子部品を提供する。
【解決手段】セラミック電子部品１は、セラミック素体ｌ０と、ガラスコート層１５と、電極端子１３，１４とを備える。セラミック素体１０は、内部電極１１，１２の端部１１ａ，１２ａが表面に露出している。ガラスコート層１５は、セラミック素体１０の内部電極１１，１２が露出した部分の上を覆っている。電極端子１３，１４は、ガラスコート層１５の直上に設けられている。電極端子１３，１４は、めっき膜により構成されている。ガラスコート層１５は、金属粉１５ａが分散したガラス媒質１５ｂからなる。金属粉１５ａは、導通パスを形成している。導通パスは、内部電極１１，１２と電極端子１３，１４とを電気的に接続している。
【選択図】図５

Description

本発明は、セラミック電子部品及びその製造方法に関する。
従来、携帯電話機、携帯音楽プレーヤーなどの電子機器には、セラミックコンデンサに代表されるセラミック電子部品が使用されている。セラミック電子部品は、一般的に、内部電極の端部が表面に露出したセラミック素体と、セラミック素体の内部電極が露出した部分を覆うように配された外部電極とを備える。外部電極は、例えば、特許文献１に記載のように、導電性ペーストを塗布して焼き付けた焼結金属膜にめっきを施したものや、特許文献２に記載のように、めっき膜のみで形成されたもの等がある。
特開２００２−２０３７３７号公報 特開２００４−３２７９８３号公報
しかしながら、焼結金属膜を形成する際に用いる導電性ペーストは粘度が高いため、焼結金属膜の厚みが厚くなる。例えば、特許文献１では、第１および第２電極層（焼結金属膜）の厚みが約５０μｍ〜９０μｍとなることが記載されている。
また、外部電極を焼結金属膜で形成した場合には、導電性ペーストを焼き付ける際の焼付け温度が高い。このため、セラミック素体に含まれるセラミック成分と導電性ペースト中のガラス成分とが相互拡散し、セラミック素体と焼結金属膜との界面に反応層が形成されてしまうことがある。この反応層が形成された部分からめっき液が侵入し、セラミック素体の機械的強度が低下するといった問題や耐湿信頼性が劣化するという問題がある。さらに、焼付け温度が高いと、焼結金属膜の表面にガラス成分が析出されてガラス浮きが発生し、焼結金属膜の表面にめっき膜を形成しにくくなるという問題点もある。
そこで、特許文献２に記載のように、外部電極をめっき膜のみで形成する方法が提案されている。外部電極をめっき膜のみで形成した場合は、例えば導電性ペーストの焼付けにより形成された外部電極を設けた場合と比較して、外部電極厚みを薄く形成することができる。
また、めっき液にはガラス成分が含まれないため、セラミック素体とめっき膜との界面に反応層は形成されない。よって、反応層が形成されることによる機械的強度の低下や耐湿信頼性の劣化といった問題が生じにくい。さらに、ガラス浮きの問題も生じず、めっき膜を形成し難いという問題が生じない。
しかし、外部電極をめっきにより形成する場合、セラミック素体を直接めっき液に浸漬する必要があるため、めっき液が内部電極の露出部からセラミック素体内に浸入するという問題がある。その結果、耐湿性が低下する場合がある。
また、外部電極をめっき膜のみで形成した場合、めっき膜とセラミック素体とは化学的に結合しておらず、物理的な結合しかしていないため、めっき膜とセラミック素体との密着性が低下するという問題がある。その結果、セラミック電子部品の使用時において、めっき膜とセラミック素体との間から水分等が浸入し易くなり耐湿性が低下するという場合がある。
本発明は、外部電極の厚みを薄く保ちつつ、耐湿性に優れたセラミック電子部品を提供することを主な目的とする。
本発明に係るセラミック電子部品は、セラミック素体と、ガラスコート層と、ガラスコート層の直上に設けられた電極端子とを備える。セラミック素体の表面には、内部電極の端部が露出している。ガラスコート層は、セラミック素体の内部電極が露出した部分の上を覆う。電極端子は、ガラスコート層の直上に設けられ、めっき膜のみで形成されている。ガラスコート層は、金属粉が分散したガラス媒質からなる。金属粉は、内部電極と電極端子とを電気的に接続している導通パスを形成している。
本発明に係るセラミック電子部品のある特定の局面では、ガラスコート層において、ガラスの含有量が３０．２体積％〜４７．１体積％である。
本発明に係るセラミック電子部品の別の特定の局面では、ガラスコート層の厚み方向に沿った断面において、金属粉が細長形状である。
本発明に係るセラミック電子部品の他の特定の局面では、金属粉が棒状またはフレーク状である。
本発明に係るセラミック電子部品のさらに他の特定の局面では、金属粉のアスペクト比が３．６以上である。
本発明に係るセラミック電子部品のさらに別の特定の局面では、導通パスの少なくとも一つは、ガラスコート層の厚み方向に沿って配された複数の金属粉が互いに接触することで形成されている。
本発明に係るセラミック電子部品のまた他の特定の局面では、金属粉の主成分は、内部電極の主成分と異なる。
本発明に係るセラミック電子部品のまた別の特定の局面では、金属粉のコア部はＣｕからなる。
本発明に係るセラミック電子部品のさらにまた他の特定の局面では、ガラスコート層の厚みが１μｍ〜１０μｍである。
本発明に係るセラミック電子部品のさらにまた別の特定の局面では、ガラスコート層の厚み方向に沿った断面において、導通パスを構成している金属粉の表面が非直線状である。
本発明に係るセラミック電子部品のまたさらに他の特定の局面では、導通パスは、相対的に細い部分と、相対的に太い部分とを、それぞれ複数有する。
本発明に係るセラミック電子部品のまたさらに別の特定の局面では、めっき膜のガラスコート層に接した部分がＣｕめっき膜またはＮｉめっき膜により構成されている。
本発明に係るセラミック電子部品の製造方法では、セラミック素体の内部電極が露出した部分の上に、固形分比３５体積％〜５０体積％のガラス粉と金属粉とを含むガラスペーストを塗布する。ガラスペーストを６００℃〜７５０℃で熱処理して、セラミック素体の内部電極が露出した部分の上に、ガラスコート層を形成する。ガラスコート層の直上に、めっき膜からなる電極端子を形成する。
本発明によれば、外部電極の厚みを薄く保ちつつ、耐湿性に優れたセラミック電子部品を提供することができる。
第１の実施形態に係るセラミック電子部品の略図的斜視図である。 第１の実施形態に係るセラミック電子部品の略図的側面図である。 図１の線ＩＩＩ−ＩＩＩにおける模式的断面図である。 図３の線ＩＶで固まれた部分を拡大した略図的断面図である。 第１の実施形態において作製したセラミック電子部品のガラスコート層と第１の電極端子の模式的断面図である。 第１の実施形態において作製したセラミック電子部品の端面におけるガラスコート層の断面の走査型電子顕微鏡写真である。 図３の線ＶＩＩ−ＶＩＩにおける略図的断面図である。 本発明における金属粉のアスペクト比を測定する方法を説明するための模式図である。 図８の線ＩＸ−ＩＸにおける模式的断面図である。 導電パターンが形成されたセラミックグリーンシートの略図的平面図である。 第２の実施形態に係るセラミック電子部品の略図的斜視図である。 第２の実施形態に係るセラミック電子部品の製造方法を説明するための模式図である。 第３の実施形態に係るセラミック電子部品の略図的断面図である。 第４の実施形態に係るセラミック電子部品の略図的斜視図である。 本実施形態に係るセラミック電子部品の製造工程において、金属粉のアスペクト比を１、電流値を５ＡとしてＣｕめっき膜を形成した場合のＣｕめっき膜の表面をＳＥＭ観察した写真である。 本実施形態に係るセラミック電子部品の製造にあたり、金属粉のアスペクト比を３．６、電流値を５ＡとしてＣｕめっき膜を形成した場合のＣｕめっき膜の表面をＳＥＭ観察した写真である。 本実施形態に係るセラミック電子部品の製造にあたり、金属粉のアスペクト比を７．４、電流値を５ＡとしてＣｕめっき膜を形成した場合のＣｕめっき膜の表面をＳＥＭ観察した写真である。 熱処理温度を６００℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を６５０℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を３５．０体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を５０．０体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を５７．５体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を７５０℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真である。 熱処理温度を８００℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真である。 焼成温度を６００℃とし、厚みを２０μｍとしたこと以外は、上記比較例と実質的に同様にして形成した焼結金属膜の断面写真である。 焼成温度を７００℃とし、厚みを２０μｍとしたこと以外は、上記比較例と実質的に同様にして形成した焼結金属膜の断面写真である。 焼成温度を８００℃とし、厚みを２０μｍとしたこと以外は、上記比較例と実質的に同様にして形成した焼結金属膜の断面写真である。
（第１の実施形態）
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態などにおいて参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率などが異なる場合がある。具体的な物体の寸法比率などは、以下の説明を参酌して判断されるべきである。
図１は、第１の実施形態に係るセラミック電子部品の略図的斜視図である。図２は、第１の実施形態に係るセラミック電子部品の略図的側面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける模式的断面図である。図４は、図３の線ＩＶで固まれた部分を拡大した略図的断面図である。図５は、本実施形態において作製したセラミック電子部品のガラスコート層と第１の電極端子の模式的断面図である。図６は、本実施形態において作製したセラミック電子部品のガラスコート層と第１の電極端子との界面部分の断面の走査型電子顕微鏡（ＳＥＭ）写真である。なお、図６は、ガラスコート層の状態をわかりやすくするために、ガラスコート層のみを形成した際の写真である。図７は、図３の線ＶＩＩ−ＶＩＩにおける略図的断面図である。
まず、図１〜図７を参照しながら、セラミック電子部品１の構成について説明する。
図１〜図３及び図７に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。なお、セラミック素体１０が誘電体セラミック材料を含む場合、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
セラミック素体１０の形状は特に限定されない。本実施形態では、セラミック素体１０は、直方体状に形成されている。図１〜図３に示すように、セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ，１０ｂを有する。セラミック素体１０は、図１、図２及び図７に示すように、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ，１０ｄを有する。また、図２、図３及び図７に示すように、セラミック素体１０は、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ，１０ｆを備えている。
なお、本明細書において、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などを有していてもよい。
セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０は、セラミック素体１０の厚み寸法をＤＴ、長さ寸法をＤＬ、幅寸法をＤＷとしたときに、ＤＴ＜ＤＷ＜ＤＬ、（１／５）ＤＷ≦ＤＴ≦（１／２）ＤＷ、または、ＤＴ＜０．３ｍｍが満たされるような薄型のものであってもよい。具体的には、０．０５ｍｍ≦ＤＴ＜０．３ｍｍ、０．４ｍｍ≦ＤＬ≦１ｍｍ、０．３ｍｍ≦ＤＷ≦０．５ｍｍであってもよい。
図３及び図７に示すように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２の端部１１ａ，１２ａは、セラミック素体１０の表面に露出している。具体的には、第１の内部電極１１の一方側の端部１１ａは、セラミック素体１０の第１の端面１０ｅに露出している。第２の内部電極１２の一方側の端部１２ａは、セラミック素体１０の第２の端面１０ｆに露出している。
第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂとほぼ平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。
なお、セラミック層１０ｇの厚さは、特に限定されない。セラミック層１０ｇの厚さは、例えば、０．５μｍ〜１０μｍとすることができる。第１及び第２の内部電極１１，１２のそれぞれの厚さも、特に限定されない。第１及び第２の内部電極１１，１２のそれぞれの厚さは、例えば、０．２μｍ〜２μｍとすることができる。
第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。
図４に示すように、セラミック素体１０の表面の上には、ガラスコート層１５が設けられている。ガラスコート層１５は、セラミック素体１０の第１及び第２の内部電極１１，１２が露出した部分の上を覆っている。具体的には、ガラスコート層１５は、セラミック素体１０の第１及び第２の端面１０ｅ，１０ｆの上と、第１及び第２の主面１０ａ及び１０ｂの長さ方向Ｌにおける両端部分の上と、第１及び第２の側面１０ｃ，１０ｄの長さ方向Ｌにおける両端部分の上とに設けられている。
図５及び図６に示すように、ガラスコート層１５は、ガラス媒質１５ｂと金属粉１５ａが固着されて一体化した複合膜である。ガラスコート層１５におけるガラス媒質１５ｂは、ガラス媒質１５ｂを形成するガラス粉が軟化点以上で熱処理されて溶融した後、凝固して一体化されたものである。よって、ガラス媒質１５ｂは、金属粉１５ａ間の隙間を埋めるように存在している。同様に、ガラス媒質１５ｂは、ガラス媒質１５ｂを形成するガラス粉が凝固して一体化した結果、セラミック素体１０の表面を封止している。よって、セラミック素体１０とガラスコート層１５が密着した状態で固着される。また、セラミック素体１０の表面のガラス媒質１５ｂが緻密であることでセラミック電子部品１の耐湿性が向上する。なお、図５及び図６は、ある一断面の図面であり、他の断面においては見え方が異なる場合がある。
ガラスコート層１５におけるガラス媒質１５ｂの割合は、３５体積％〜７５体積％であることが好ましく、４０体積％〜５０体積％であることがより好ましい。ガラスコート層１５におけるガラス媒質１５ｂの割合が、３５体積％未満である場合、ガラスコート層１５が存在することによるセラミック電子部品１の耐湿性の向上効果が小さくなる場合がある。また、ガラスコート層１５におけるガラス媒質１５ｂの割合が、７５体積％を超える場合、ガラスコート層１５の直上に第１及び第２の電極端子１３，１４を形成することが難しくなる場合がある。
また、ガラスコート層１５におけるガラス媒質１５ｂの割合は、３０．２体積％〜４７．１体積％である。このため、ガラスコート層１５と第１及び第２の電極端子１３，１４並びにセラミック素体１０との密着強度が高い。なお、ガラスコート層１５におけるガラス媒質１５ｂの割合が、３０．２体積％未満である場合、ガラスコート層１５が存在することによるセラミック電子部品１の耐湿性の向上効果が小さくなる場合がある。また、ガラスコート層１５におけるガラス媒質１５ｂの割合が、４７．１体積％を超える場合、ガラスコート層１５の直上に第１及び第２の電極端子１３，１４を形成することが難しくなる場合がある。
ガラス媒質１５ｂを構成するガラスは、例えば、Ｂ２Ｏ３及びＳｉＯ２からなる群より選択される１種以上の網目形成酸化物と、Ａｌ２Ｏ３、ＺｎＯ、ＣｕＯ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｋ２Ｏ、ＭｇＯ、ＣａＯ、ＢａＯ、ＺｒＯ２及びＴｉＯ２からなる群より選択される１種以上の網目修飾酸化物とを含むことが好ましい。
ガラス媒質１５ｂを構成するガラスは、網目修飾酸化物として、ガラスコート層１５の金属粉１５ａと同じ金属の酸化物を含むことが好ましい。これにより、ガラスコート層１５中のガラス粉がガラスコート層１５中の金属粉１５ａに濡れやすくなる。
ガラス媒質１５ｂを構成するガラスには、ＳｉＯ２が最も多く含まれていることが好ましい。ガラス全体に占めるＳｉＯ２の割合は３５ｍｏｌ％以上であることが好ましい。
ガラスコート層１５において、金属粉１５ａは、ガラス媒質１５ｂ中に分散されている。ガラスコート層１５における金属粉１５ａの割合は、２５体積％〜６５体積％であることが好ましく、５０体積％〜６０体積％であることがより好ましい。金属粉１５ａは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ及びＡｕ及びこれらの金属の一種を含む例えばＡｇ−Ｐｄ合金からなる群より選択される１種以上の金属により構成することができる。金属粉１５ａは、第１及び第２の内部電極１１，１２に主成分として含まれる金属を主成分として含まないことが好ましい。すなわち、金属分１５ａの主成分が、第１及び第２の内部電極１１，１２の主成分と異なることが好ましい。なお、金属粉１５ａが、第１及び第２の内部電極１１，１２の主成分として含まれる金属を含む場合、その金属の割合は、金属粉１５ａの全体の１０体積％以下であることが好ましい。また、金属粉１５ａのコア部はＣｕからなることが好ましい。
ガラスコート層１５は、導電性ペースト層が焼成されてなる、焼結金属及びガラスにより構成された焼結金属膜とは異なるものである。すなわち、ガラスコート層１５では、金属粉１５ａの間を縫って連続したガラス媒質１５ｂが形成されているのに対し、焼結金属膜では金属のマトリクスが形成されている。ガラスコート層１５では、金属粉１５ａのすべてが一体に焼結されている訳ではなく、ガラス媒質１５ｂが金属粉１５ａの間を繋ぐように存在しているのに対し、図２８の写真に示されるように、焼結金属膜では、ガラスは、金属粉が焼結することにより、焼結金属膜中から、焼結金属膜とセラミック素体との界面にガラス成分が押し出され、焼結金属膜とセラミック素体との界面存在する。また、図２８では確認できないが、金属粉が焼結することにより、焼結金属膜中から焼結金属膜の表面にガラスが押し出され、焼結金属膜の表面にガラスが存在する場合もある。導電性ペースト層が焼成されてなる焼結金属膜では、実質的にすべての金属粉が焼結しており、もはや焼結されていない金属粉は実質的に残存していない。
金属粉１５ａは、ガラスコート層１５の厚み方向Ｔに沿った断面において、球形ではなく、細長形状であることが好ましい。金属粉１５ａは、ガラスコート層１５の厚み方向Ｔに沿った断面において、鱗片状、扁平状、針状などのフレーク状であることが好ましい。なお、細長形状とは、アスペクト比が３以上であることをいう。
金属粉１５ａのアスペクト比は、３．６以上であることが好ましく、７．４以上であることがより好ましい。金属粉１５ａのアスペクト比は、１４．２以下であることが好ましい。
なお、本発明において「金属粉のアスペクト比」は、以下のようにして測定して得られた値である。まず、セラミック電子部品１の稜線部から、図８に示される第１の電極端子１３の第３の部分１３ｃの表面の対角を結ぶ線ＩＸ−ＩＸに向かって研磨し、図９に示されるようにガラスコート層１５の断面を露出させる。次に、図９に示すようにこの断面を線面積方向に沿って４等分し、その境界の３箇所において、ガラスコート層１５を倍率５０００倍、加速電圧１５ｋＶでＳＥＭ観察する。次に、それぞれの箇所におけるＳＥＭ観察において、視野３０μｍ×３０μｍ内に含まれる金属粉１５ａのすべてについて、それぞれの径を露出した断面上で測定し、その中の最大値を長径として選択する。次に、選択した金属粉１５ａの長径の軸と直交する軸に沿った厚みの最大値を短径として選択する。得られた長径を短径で除して、金属粉１５ａのアスペクト比を算出する。同様にして、図９の矢印で示されるように、第２の電極端子１４の第３の部分１４ｃ側のガラスコート層１５においても、金属粉１５ａのアスペクト比を算出する。第１及び第２の電極端子１３，１４側の両方のガラスコート層１５において算出した合計６つの金属粉１５ａのアスペクト比の平均値を本発明における金属粉１５ａのアスペクト比とする。なお、ＳＥＭ観察において、複数の金属粉１５ａが、それぞれの長径の方向において接触して、１つの一体的な金属粉１５ａのように観察される場合、そのような複数の金属粉１５ａの一体化物全体の長径を１つの金属粉１５ａの長径とする。
金属粉１５ａの平均粒子径は、０．５μｍ〜１０μｍであることが好ましい。なお、本発明において、金属粉１５ａの平均粒子径は、前述の方法により６つの金属粉のそれぞれの長径及び短径を測定し、それら６つの金属粉の長径と短径とをすべて合計して得られる値の平均値（１２で除して得られる値）をいう。
金属粉１５ａは、第１及び第２の内部電極１１，１２と第１及び第２の電極端子１３，１４とをそれぞれ電気的に接続している導通パスを形成している。導通パスの少なくとも一つは、ガラスコート層１５の厚み方向Ｔに沿って配された複数の金属粉１５ａが互いに接触することで形成されている。
ガラスコート層１５の厚み方向Ｔの断面において、導通パスを構成している金属粉１５ａの表面は、非直線状であってもよい。導通パスは、相対的に細い部分と、相対的に太い部分とを、それぞれ複数有していてもよい。
導通パスを形成している金属粉１５ａの長径は、ガラスコート層１５の厚み以上であることが好ましい。導通パスを形成している金属粉１５ａの長径は、ガラスコート層１５の厚みの１．５倍以上であることがより好ましい。
ガラスコート層１５の厚みは、１μｍ〜１０μｍであることが好ましい。ガラスコート層１５の厚みが１μｍ未満である場合、ガラスコート層１５が存在することによるセラミック電子部品１の耐湿性の向上効果が小さくなる場合がある。ガラスコート層１５の厚みが１０μｍを超える場合、ガラスコート層１５に含まれるガラスの絶対量が多くなる。そうすると、第１及び第２の内部電極１１，１２を構成する成分が、ガラスコート層１５の溶融したガラスに液相拡散しやすくなる。このような場合、第１及び第２の内部電極１１，１２の先端が細くなり、第１及び第２の内部電極１１，１２とセラミック層１０ｇとの間に隙間が生じて、セラミック電子部品１の耐湿性が低下する場合がある。
なお、第１及び第２の内部電極１１，１２の一部が、セラミック素体１０の表面から突出していてガラスコート層１５に侵入していてもよいが、ガラスコート層１５を貫通しないことが好ましい。
セラミック素体１０の表面近傍には、ガラスコート層１５に含まれるガラスと、セラミック素体１０に含まれるセラミック材料とが反応してできた反応層が実質的に形成されていないことが好ましい。ガラスコート層１５を形成する際に、８００℃以上の温度で熱処理すると、セラミック素体１０のセラミック成分がガラスコート層１５のガラスの中に拡散することによって、反応層が形成され、セラミック素体１０の機械的強度が低下する場合がある。これは、反応層がめっき液により溶解しやすいため、ガラスコート層１５上にめっき膜を形成する際に生じる化学的浸食作用に起因するものと推測される。
第１の電極端子１３は、ガラスコート層１５の直上に設けられている。第１の電極端子１３は、ガラスコート層１５に形成された導通パスによって、第１の内部電極１１に電気的に接続されている。第１の電極端子１３は、第１の主面１０ａの上に形成されている第１の部分１３ａと、第２の主面１０ｂの上に形成されている第２の部分１３ｂと、第１の端面１０ｅの上に形成されている第３の部分１３ｃと、第１の側面１０ｃの上に形成されている第４の部分１３ｄと、第２の側面１０ｄの上に形成されている第５の部分１３ｅとを備えている。
第２の電極端子１４は、ガラスコート層１５の直上に設けられている。第２の電極端子１４は、ガラスコート層１５に形成された導通パスによって、第２の内部電極１２に電気的に接続されている。第２の電極端子１４は、第１の主面１０ａの上に形成されている第１の部分１４ａと、第２の主面１０ｂの上に形成されている第２の部分１４ｂと、第２の端面１０ｆの上に形成されている第３の部分１４ｃと、第１の側面１０ｃの上に形成されている第４の部分１４ｄと、第２の側面１０ｄの上に形成されている第５の部分１４ｅとを備えている。
第１及び第２の電極端子１３，１４は、めっき膜により構成される。めっき膜は、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕ、Ａｇ、Ｐｔ、Ｂｉ及びＺｎからなる群から選ばれる少なくとも１種の金属、またはこれら金属のうち少なくとも１種の金属を含む合金により構成されていることが好ましい。第１及び第２の電極端子１３，１４は、それぞれ１層のめっき膜のみにより構成されていてもよいし、２層以上のめっき膜により構成されていてもよい。例えば、Ｎｉ−Ｓｎの２層構造や、Ｃｕ−Ｎｉ−Ｓｎの３層構造であってもよい。なお、図５に示すように、本実施形態において、第１及び第２の電極端子１３，１４は、Ｃｕからなる第１層１３ｐ、Ｎｉからなる第２層１３ｑ、及びＳｎからなる第３層１３ｒにより構成されている。
ガラスコート層１５と第１の電極端子１３及びガラスコート層１５と第２の電極端子１４とを合わせた厚みは、１５μｍ〜２５μｍであることが好ましい。
次に、本実施形態のセラミック電子部品１の製造方法の一例について説明する。
まず、セラミック素体１０を構成するためのセラミック材料を含むセラミックグリーンシート２０（図１０を参照）を用意する。次に、図１０に示すように、そのセラミックグリーンシート２０の上に、導電性ペーストを塗布することにより、導電パターン２１を形成する。なお、導電性ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法により行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。
次に、導電パターン２１が形成されていない複数枚のセラミックグリーンシート２０、第１または第２の内部電極１１，１２に対応した形状の導電パターン２１が形成されているセラミックグリーンシート２０、及び導電パターン２１が形成されていない複数枚のセラミックグリーンシート２０をこの順番で積層し、積層方向にプレスすることにより、マザー積層体を作製する。
次に、マザー積層体の上に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック積層体を作製する。
なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。生のセラミック積層体に対してバレル研磨などを施し、稜線部や角部を丸めてもよい。
次に、生のセラミック積層体の焼成を行う。この焼成工程において、第１及び第２の内部電極１１，１２が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃とすることができる。
次に、ディッピングなどの方法により、焼成後のセラミック積層体の上にガラスペーストを塗布する。次に、ガラスペーストを熱処理することでガラス粉を溶融して一体化させ、それを冷却することでガラス媒質１５ｂを形成し、金属粉１５ａとを固着することにより、ガラスコート層１５を形成する。ガラスコート層１５の形成に用いるガラスペーストは、ガラス粉、金属粉１５ａ、バインダー、溶剤などを含んでいる。ここで、ガラス粉は粒径が金属粉１５ａよりも小さいものを使用することが好ましい。熱処理温度は、ガラス粉が軟化する温度以上の温度で、かつ、金属粉が焼結しない温度であることが好ましい。
熱処理温度は、例えば、６００℃〜７５０℃であることが好ましい。熱処理温度が６００℃未満である場合、ガラスが軟化しないため、セラミック素体１０との接着性が低くなる場合がある。熱処理温度が７５０℃を超える場合、セラミック素体１０とガラスコート層１５との反応が始まり、ガラスコート層１５がなくなる恐れがある。また、セラミック素体１０のセラミック成分がガラスコート層１５のガラスの中に拡散することによってセラミック素体１０の表面近傍に反応層が形成され、セラミック素体１０の機械的強度が低下する場合がある。これは、反応層がめっき液により溶解しやすいため、ガラスコート層１５上にめっき膜を形成する際に生じる化学的浸食作用に起因するものと推測される。
次に、ガラスコート層１５の上にめっきを施すことにより、第１及び第２の電極端子１３，１４を形成する。以上のようにして、セラミック電子部品１を製造することができる。
（実施例）
次に、本実施形態において、実際にセラミック電子部品１のサンプルを作製した例を以下に示す。
焼き後のセラミック素体の寸法（設計値）：長さ１．０ｍｍ×幅０．５ｍｍ×厚み０．１１ｍｍ
セラミック材料：ＢａＴｉＯ３
焼き後のセラミック層の厚み（設計値）：０．９μｍ
内部電極の材料：Ｎｉ
焼き後の内部電極の厚み（設計値）：０．６μｍ
内部電極の合計枚数：４５
焼成条件：１２００℃で２時間保持
セラミック電子部品の容量：０．４７μＦ
セラミック電子部品の定格電圧：４Ｖ
ガラスコート層１５に含まれる金属粉：Ｃｕ粉
Ｃｕ粉の平均粒子径：３μｍ
Ｃｕ粉の形状：扁平粉
Ｃｕ粉のアスペクト比：８
ガラスペースト中のガラス粉の主成分：ホウケイ酸ガラス
ガラス粉の平均粒子径：１μｍ
ガラスペーストの固形分中のＣｕ粉末とガラス粉の比：５０体積％／５０体積％
ガラスペーストの熱処理の条件：６８０℃
めっき膜：ガラスコート層１５の上に、Ｃｕ膜（厚み６μｍ）、Ｎｉ膜（厚み３μｍ）、Ｓｎ膜（厚み３μｍ）をこの順に形成。
（比較例）
比較例として、導電性ペーストを塗布し、焼付けて形成した焼結金属膜を有するサンプルを以下の要領で作製した。
焼き後のセラミック素体の寸法（設計値）：長さ１．０ｍｍ×幅０．５ｍｍ×厚み０．１１ｍｍ
セラミック材料：ＢａＴｉ２Ｏ３
焼き後のセラミック層の厚み（設計値）：０．９０μｍ
内部電極の材料：Ｎｉ
焼き後の内部電極の厚み（設計値）：０．６μｍ
内部電極の合計枚数：４５
焼成条件：１２００℃で２時間保持
容量：０．４７μＦ
定格電圧：４Ｖ
外部電極の構造：焼結金属膜
焼結金属膜に含まれる金属粉：Ｃｕ
Ｃｕ粉の形状：球形粉
Ｃｕ粉の平均粒径：３μｍ
導電性ペースト中のガラス粉の主成分：ホウケイ酸ガラス
ガラス粉の平均粒子径：１μｍ
ガラス形状：不定形（粉砕ガラス）
導電性ペーストの固形分中のＣｕ粉末とガラス粉の比：７５体積％／２５体積％
導電性ペーストの熱処理の条件：８００℃
めっき膜：ガラスコート層１５の上に、Ｃｕ膜（厚み６μｍ）、Ｎｉ膜（厚み３μｍ）、Ｓｎ膜（厚み３μｍ）をこの順に形成。
（耐湿負荷試験）
上記で得られた各サンプルについて、耐湿負荷試験を次のようにして行った。各サンプルを、共晶半田を用いてガラスエポキシ基板に実装した。その後、各サンプルを、１２５℃、相対湿度９５％ＲＨの高温高湿槽内にて、２Ｖ、７２時間の条件で耐湿加速試験を行い、絶縁抵抗値（ＩＲ値）が、２桁以上低下したものを、耐湿性が劣化したと判断した。耐湿性が劣化したサンプルの数を表１に示す。なお、ガラスコート層なしのサンプルは、セラミック素体上に直接めっき膜を形成して作製したものである。
（ガラスコート層の厚みの測定方法）
ガラスコート層の厚みの測定方法は、上記で得られた各サンプルにおいて、サンプルのＬＴ面を長さ方向Ｌに沿って、サンプルの中央（Ｗ寸の１／２）まで断面研磨し、その断面における片側の外部電極の端面中央部に位置するガラスコート層１５の厚みを光学顕微鏡によって測定した。表１に示すガラスコート層の厚みの値はサンプル２０個の平均値である。なお、表１に示す、「ガラスコート層なし」のデータは、ガラスコート層を形成せずに、セラミック素体の上にめっき膜を直接形成した場合のデータである。
なお、焼結金属膜の厚みが１５μｍの場合に耐湿性が低いのは、セラミック素体の主面上に形成される焼結金属膜の厚みが薄くなり、焼結金属膜の主面上に位置する薄肉部から、水分が浸入しやすくなるためであると考えられる。
１０μｍ以下の厚みを有する焼結金属膜は、十分な金属粉とガラスを含み固形分量を多くした設計であるため、粘度が高く膜厚を１０μｍ以下に形成できなかった。
以上説明したように、本実施形態では、セラミック素体１０の第１及び第２の内部電極１１，１２が露出した部分の上をガラスコート層１４，１５が覆っている。このため、めっき膜のみにより外部電極を形成したときと比べ、第１及び第２の内部電極１１，１２の露出部からセラミック素体１０内に水分が浸入しにくく、耐湿性が向上する。また、従来の焼結金属膜の外部電極品と比較しても、厚みを薄く形成することができ、耐湿性も優れている。従って、本実施形態に係るセラミック電子部品１は、耐湿性に優れる。
（テープ剥離試験１）
ガラスペーストの熱処理の温度を、それぞれ５５０℃、６００℃、６５０℃、７００℃、７５０℃、８００℃としたセラミック電子部品１（ガラスペーストの固形分中のガラス粉の割合：４２．５体積％）のサンプルを２０個ずつ作製した。この２０個の各サンプルにおいて、ガラスコート層の厚みはそれぞれ７μｍとした。各サンプルの第１及び第２の電極端子１３，１４の第２の部分１３ｂ，１４ｂを、導電性接着剤を用いてガラスエポキシ樹脂基板のランドと接着させた。次に、各サンプルの第１及び第２の電極端子１３，１４の第１の部分１３ａ，１４ａに粘着テープ（積水化学株式会社製のセロテープ（登録商標）Ｎｏ．２５２）を貼り付けた。次に、この粘着テープをサンプルの長さ方向Ｌに沿って、一定の力で引っ張った。このとき、ガラスコート層がセラミック素体から剥がれたサンプルをＮＧとした。試験結果を表１に示す。なお、比較例として、耐湿負荷試験時と同様に、導電性ペーストを用いて形成した焼結金属膜を有するサンプルを作製し、同様に、テープ剥離試験１を行った。なお、この比較例は、焼結金属膜の厚みは２０μｍとし、電極端子の熱処理の条件は本実施例の条件と同様とした。比較例では、焼結金属膜がセラミック素体から剥がれたサンプルをＮＧとした。表３にガラスコート層の上にめっき膜を設けた実施例と、焼結金属膜を設けた比較例のそれぞれにおけるテープ剥離試験１のＮＧ数／全数を示す。
表３に示されるように、熱処理温度を６００℃〜８００℃とすることにより、ガラスコート層のセラミック素体との密着強度を確保することができることが分かる。これは、ガラスペースト中にガラス成分が多く含まれているため、熱処理時にセラミック素体との界面部に十分にガラスが軟化流動させることができ、セラミック素体とガラスペース層とが、ガラスペースト中のガラス成分中に含まれているＯ元素とセラミック素体のセラミック成分中に含まれているＯ元素によって共有結合されるためである。熱処理温度が６００℃未満の場合にテープ剥離試験１において不良が発生したのは、ガラスが十分に軟化しなかったため、セラミック素体の界面部にガラスを流動させることができず、上記の共有結合が得られなかったためであると考えられる。
一方、焼結金属膜の場合は、熱処理温度が７００℃以下のときにテープ剥離試験１において不良が発生した。この理由としては、焼結金属膜では、セラミック素体と焼結金属膜との界面部に存在するガラス量が少なく、セラミック素体の界面に十分なガラスを流動させることができず焼結金属膜との間で十分な共有結合を得られなかったためであると考えられる。
（抗折試験１）
上記テープ剥離試験１で用いたサンプルと同様のサンプルを用意した。各サンプルを第２の主面１０ｂが下になるようにステージの上に載せた。次に、各サンプルの第１の主面１０ａの中央部に押圧子を押し当て、徐々に荷重を加え、サンプルが破損したときの荷重（抗折強度（Ｎ））を測定した。なお、抗折強度（Ｎ）は、２０個のサンプルの平均値である。抗折試験に用いたロードセル及び計測アンプは、それぞれアイコーエンジニアリング株式会社製のＭＯＤＥＬ−３００５、ＭＯＤＥＬ−１０１５Ａである。試験結果を表４に示す。表４においては、熱処理温度を６５０℃としたサンプルの抗折強度を１００％とした。
サンプルのＳＥＭ観察において、熱処理温度を５５０℃、６００℃、６５０℃、７００℃とした場合には、セラミック素体１０の表面近傍には、上述の反応層は観察されなかった。一方、熱処理温度を７５０℃としたサンプルのＳＥＭ観察においては、ガラスコート層１５とセラミック素体１０との界面部分に、部分的に上述の反応層が観察された。
なお、焼結金属膜は、ネッキングした金属粒子を含むが、熱処理温度が７５０℃以下では、金属粒子が十分にネッキングしておらず、焼結金属膜としての体をなしていなかった。また、表３及び表４に示す結果から分かるように、焼結金属膜の場合は、熱処理温度を変更しても、十分に高い剥離強度と、十分に高い抗折強度とを両立させることが困難であることが分かる。
（テープ剥離試験２）
ガラスペーストの熱処理の温度を６００℃とし、ガラスペーストの固形分中のガラス粉の割合を、それぞれ５７．５体積％、５０．０体積％、４２．５体積％、３５．０体積％、２５．０体積％としたセラミック電子部品１のサンプルを２０個ずつ作製した。なお、ガラスペーストの固形分中の残部はＣｕ粉である。次に、上記テープ剥離試験１と同様にして、各サンプルについてテープ剥離試験２を行った。試験結果を表５に示す。図１８に、熱処理温度を６００℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真を示す。
なお、各サンプルのガラスコート層１５に含まれるガラスの割合を次のようにして測定した。各サンプルのＬＴ面をＷ寸の中央部まで断面研磨し、その断面における片側の端面中央部のガラスコート層１５をＳＥＭ観察した。次に、ＳＥＭ画像（倍率５０００倍、加速電圧１５ｋＶ）において、ガラスコート層１５において、その厚みの１／２となる位置に内部電極と垂直な線を引き（長さ３０μｍ）、この線上に位置するＣｕ部の長さとガラス部の長さを測定した。Ｃｕ部の長さとガラス部の長さとの比をガラスコート層１５に含まれるＣｕとガラスの割合とした。
（抗折試験２）
上記テープ剥離試験２で用いたサンプルと同様のサンプルを用意した。次に、上記抗折試験１と同様にして、各サンプルについて抗折試験２を行った。試験結果を表６に示す。なお、表６においては、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％としたサンプルの抗折強度を１００％とした。
（テープ剥離試験３）
ガラスペーストの熱処理の温度を６５０℃としたこと以外は、テープ剥離試験２と同様にしてサンプルを作製し、テープ剥離試験３を行った。試験結果を表７に示す。図１９に、熱処理温度を６５０℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真を示す。
（抗折試験３）
上記テープ剥離試験３で用いたサンプルと同様のサンプルを用意した。次に、上記抗折試験２と同様にして、各サンプルについて抗折試験３を行った。結果を表８に示す。なお、熱処理温度は、６５０℃とした。
（テープ剥離試験４）
ガラスペーストの熱処理の温度を７００℃としたこと以外は、テープ剥離試験２と同様にしてサンプルを作製し、テープ剥離試験４を行った。試験結果を表９に示す。図２０に、熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を３５．０体積％とした場合に得られるガラスペースト層の断面写真を示す。図２１に、熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真を示す。図２２に、熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を５０．０体積％とした場合に得られるガラスペースト層の断面写真を示す。図２３に、熱処理温度を７００℃とし、ガラスペーストの固形分中のガラス粉の割合を５７．５体積％とした場合に得られるガラスペースト層の断面写真を示す。
（抗折試験４）
上記テープ剥離試験４で用いたサンプルと同様のサンプルを用意した。次に、上記抗折試験２と同様にして、各サンプルについて抗折試験４を行った。試験結果を表１０に示す。
（テープ剥離試験５）
ガラスペーストの熱処理の温度を７５０℃としたこと以外は、テープ剥離試験２と同様にしてサンプルを作製し、テープ剥離試験５を行った。試験結果を表１１に示す。図２４に、熱処理温度を７５０℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真を示す。また、図２５に、熱処理温度を８００℃とし、ガラスペーストの固形分中のガラス粉の割合を４２．５体積％とした場合に得られるガラスペースト層の断面写真を示す。図２６に、焼成温度を６００℃とし、厚みを２０μｍとしたこと以外は、上記比較例と実質的に同様にして形成した焼結金属膜の断面写真を示す。図２７に、焼成温度を７００℃とし、厚みを２０μｍとしたこと以外は、上記比較例と実質的に同様にして形成した焼結金属膜の断面写真を示す。図２８に、焼成温度を８００℃とし、厚みを２０μｍとしたこと以外は、上記比較例と実質的に同様にして形成した焼結金属膜の断面写真を示す。なお、図２６〜図２８に示すサンプルの寸法は、１．０ｍｍ×０．５ｍｍ×０．５ｍｍとした。
（抗折試験５）
上記テープ剥離試験５で用いたサンプルと同様のサンプルを用意した。次に、上記抗折試験２と同様にして、各サンプルについて抗折試験５を行った。試験結果を表１２に示す。
以上説明したように、本実施形態では、セラミック素体１０の第１及び第２の内部電極１１，１２が露出した部分の上を覆うように、固形分比３５．０体積％〜５０．０体積％のガラス粉と金属粉１５ａとを含むガラスペーストを塗布し、６００〜７５０℃の温度で熱処理を行っている。よって、ガラスペースト中のガラス粉を軟化させることができるため、セラミック素体１０とガラスコート層１５の接着性を保つことができ、かつ、反応層の形成を抑えることができる。従って、セラミック電子部品１のセラミック素体１０の機械的強度を保つことができる。
（めっき膜の被覆率の測定）
ガラスコート層１５における金属粉１５ａのアスペクト比が、それぞれ１、３．６、４．６、７．４、１４．２であるセラミック電子部品１のサンプルをそれぞれ５つ作製した。なお、ガラスコート層１５の熱処理条件は、温度を変化させてもめっき膜の被覆率にはそれほど影響しないため、６８０℃のみとした。各サンプルを作製するにあたり、Ｃｕめっき膜の形成条件を、それぞれ、電流値３Ａ、５Ａにおいて、９０分間とした場合のガラスコート層１５上のＣｕめっき膜の被覆率（％）を測定した。結果を表１３に示す。
Ｃｕめっき膜の被覆率（％）は、次のようにして測定したものである。各サンプルの第１の主面における第１の電極端子の中央部のＳＥＭ観察（２０００倍、加速電圧は１５ｋＶ）において、反射電子像を２値化処理し、視野５０μｍ×５０μｍを１００％としたときのＣｕめっき膜の占める面積の割合（％）をそれぞれ５つのサンプルについて求めた平均値を被覆率（％）とした。また、金属粉１５ａのアスペクト比は、上述の測定方法により求めた値である。
金属粉１５ａのアスペクト比を１、電流値を５Ａとした場合に形成されたＣｕめっき膜の表面をＳＥＭ観察した写真を図１５に示す。金属粉１５ａのアスペクト比を３．６、電流値を５Ａとした場合に形成されたＣｕめっき膜の表面をＳＥＭ観察した写真を図１６に示す。金属粉１５ａのアスペクト比を７．４、電流値を５Ａとした場合に形成されたＣｕめっき膜の表面をＳＥＭ観察した写真を図１７に示す。
以上説明したように、本実施形態では、ガラスコート層１５の厚み方向Ｔに沿った断面において、金属粉１５ａが細長形状である。このため、ガラスコート層１５の表面において、金属粉１５ａの露出する面積が大きくなる。よって、ガラスコート層１５の表面におけるめっき膜の被覆率が大きくなる。従って、低電流でも短時間でめっき膜を被覆させることが可能となり、めっき工程を効率化することができると共に、めっき膜の厚み方向の成長を抑制し、電子部品の小型化を図ることができる。
また、金属粉１５ａのアスペクト比が３.６以上になることで、上記の効果がより顕著
になる。
以下、本発明の好ましい実施形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
（第２の実施形態）
図１１は、第２の実施形態に係るセラミック電子部品の略図的斜視図である。
上記第１の実施形態では、第１及び第２の側面１０ｃ，１０ｄ上に、第１及び第２の電極端子１３，１４及びガラスコート層１５が形成されている例について説明した。但し、図１１に示すように、第１及び第２の電極端子１３，１４及びガラスコート層１５が、第１及び第２の側面１０ｃ，１０ｄ上に実質的に形成されていなくてもよい。
第２の実施形態に係るセラミック電子部品は、例えば、次のようにして製造することができる。上述の第１の実施形態に係るセラミック電子部品１の製造方法と同様にして、マザー積層体２２（図１２を参照）を得る。次に、本実施形態においては、図１２に示すように、マザー積層体２２の上に、第１及び第２の電極端子１３，１４の第１及び第２の部分１３ａ，１３ｂ，１４ａ，１４ｂを構成している部分に対応した形状の導電パターン２３を、スクリーン印刷法などの適宜の印刷法により形成する。次に、マザー積層体２２の上に、仮想のカットラインＣＬに沿ってマザー積層体２２をカッティングすることにより、マザー積層体２２から複数の生のセラミック積層体を作製する。
次に、生のセラミック積層体の焼成を行う。次に、セラミック積層体の両端面にガラスペーストを塗布する。次に、ガラスペーストを熱処理することにより、第１及び第２の電極端子１３，１４の第３の部分１３ｃ，１４ｃを構成している部分に対応した形状のガラスコート層１５を形成する。次に、ガラスコート層１５の上にめっきを施すことにより、第１及び第２の電極端子１３，１４を形成する。このようにして、第２の実施形態に係るセラミック電子部品を製造することができる。
なお、第１及び第２の電極端子１３，１４の第１及び第２の部分１３ａ，１３ｂ，１４ａ，１４ｂに形成される導電パターン２３と、第１及び第２の電極端子１３，１４の第３の部分１３ｃ，１４ｃに塗布されるガラスペーストは、金属の種類が異なっていたり、無機フィラーの種類が異なっている。例えば、導電パターン２３はＮｉとセラミック素体１０に含まれるセラミック材料と同じ種類のセラミックからなる共材を含む。
（第３の実施形態）
図１３は、第３の実施形態に係るセラミック電子部品の略図的断面図である。
上記第１の実施形態では、第１及び第２の電極端子１３，１４及びガラスコート層１５のそれぞれが、第１及び第２の主面１０ａ，１０ｂの両方の上に形成されている例について説明した。但し、本発明は、この構成に限定されない。第１及び第２の電極端子１３，１４及びガラスコート層１５のそれぞれは、セラミック素体１０の表面のいずれかの部分の上に形成されていればよい。
例えば、図１３に示すように、第１及び第２の電極端子１３，１４及びガラスコート層１５のそれぞれを、第１及び第２の主面１０ａ，１０ｂのうちの第２の主面１０ｂの上にのみ形成してもよい。
（第４の実施形態）
図１４は、第４の実施形態に係るセラミック電子部品の略図的斜視図である。
上記第１の実施形態では、セラミック素体１０の厚み寸法をＤＴ、長さ寸法をＤＬ、幅寸法をＤＷとしたときに、ＤＴ＜ＤＷ＜ＤＬである例について説明した。但し、図１４に示すように、ＤＷ≦ＤＴ＜ＤＬであってもよい。
上述のように、本発明によれば、セラミック素体の内部電極が露出した部分の上がガラスコート層によって覆われているため、耐湿性に優れたセラミック電子部品を提供することができる。
従って、セラミック素体の内部電極が露出した部分がガラスコート層により覆われている構造を有していれば、本発明は種々の積層電子部品に広く適用することができる。
例えば、セラミック電子部品１がセラミック圧電素子である場合は、セラミック素体を圧電セラミック材料により形成することができる。圧電セラミック材料の具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、セラミック電子部品１がサーミスタ素子である場合は、セラミック素体を半導体セラミック材料により形成することができる。半導体セラミック材料の具体例としては、例えば、スピネル系セラミック材料などが挙げられる。
さらに、セラミック電子部品が、インダクタ素子である場合は、セラミック素体を磁性体セラミック材料により形成することができる。磁性体セラミック材料の具体例としては、例えば、フェライトセラミック材料などが挙げられる。
１…セラミック電子部品
１０…セラミック素体
１０ａ…セラミック素体の第１の主面
１０ｂ…セラミック素体の第２の主面
１０ｃ…セラミック素体の第１の側面
１０ｄ…セラミック素体の第２の側面
１０ｅ…セラミック素体の第１の端面
１０ｆ…セラミック素体の第２の端面
１０ｇ…セラミック層
１１…第１の内部電極
１１ａ…第１の内部電極の端部
１２…第２の内部電極
１２ａ…第２の内部電極の端部
１３…第１の電極端子
１３ａ…第１の電極端子の第１の部分
１３ｂ…第１の電極端子の第２の部分
１３ｃ…第１の電極端子の第３の部分
１３ｄ…第１の電極端子の第４の部分
１３ｅ…第１の電極端子の第５の部分
１３ｐ…第１層
１３ｑ…第２層
１３ｒ…第３層
１４…第２の電極端子
１４ａ…第２の電極端子の第１の部分
１４ｂ…第２の電極端子の第２の部分
１４ｃ…第２の電極端子の第３の部分
１４ｄ…第２の電極端子の第４の部分
１４ｅ…第２の電極端子の第５の部分
１５…ガラスコート層
１５ａ…金属粉
１５ｂ…ガラス媒質
２０…セラミックグリーンシート
２１…導電パターン
２２…マザー積層体
２３…導電パターン

Claims (13)

  1. 内部電極の端部が表面に露出しているセラミック素体と、
    前記セラミック素体の前記内部電極が露出した部分の上を覆うガラスコート層と、
    前記ガラスコート層の直上に設けられており、めっき膜により構成された電極端子と、を備え、
    前記ガラスコート層は、金属粉が分散したガラス媒質からなり、
    前記金属粉は、前記内部電極と前記電極端子とを電気的に接続している導通パスを形成している、セラミック電子部品。
  2. 前記ガラスコート層において、前記ガラスの含有量が３０．２体積％〜４７．１体積％である、請求項１に記載のセラミック電子部品。
  3. 前記ガラスコート層の厚み方向に沿った断面において、前記金属粉が細長形状である、請求項１または２に記載のセラミック電子部品。
  4. 前記金属粉が棒状またはフレーク状である、請求項３に記載のセラミック電子部品。
  5. 前記金属粉のアスペクト比が３．６以上である、請求項３または４に記載のセラミック電子部品。
  6. 前記導通パスの少なくとも一つは、前記ガラスコート層の厚み方向に沿って配された複数の前記金属粉が互いに接触することで形成されている、請求項１〜５のいずれか一項に記載のセラミック電子部品。
  7. 前記金属粉の主成分は、前記内部電極の主成分と異なる、請求項１〜６のいずれか一項に記載のセラミック電子部品。
  8. 前記金属粉のコア部はＣｕからなる、請求項１〜７のいずれか一項に記載のセラミック電子部品。
  9. 前記ガラスコート層の厚みが１μｍ〜１０μｍである、請求項１〜８のいずれか一項に記載のセラミック電子部品。
  10. 前記ガラスコート層の厚み方向に沿った断面において、前記導通パスを構成している前記金属粉の表面が非直線状である、請求項１〜９のいずれか一項に記載のセラミック電子部品。
  11. 前記導通パスは、相対的に細い部分と、相対的に太い部分とを、それぞれ複数有する、請求項１〜１０のいずれか一項に記載のセラミック電子部品。
  12. 前記めっき膜の前記ガラスコート層に接した部分がＣｕめっき膜またはＮｉめっき膜に
    より構成されている、請求項１〜１１のいずれか一項に記載のセラミック電子部品。
  13. セラミック素体の内部電極が露出した部分の上に、固形分比３５体積％〜５０体積％のガラス粉と金属粉とを含むガラスペーストを塗布する工程と、
    前記ガラスペーストを６００℃〜７５０℃で熱処理して、セラミック素体の内部電極が露出した部分の上に、ガラスコート層を形成する工程と、
    前記ガラスコート層の直上に、めっき膜からなる電極端子を形成する工程と、
    を備える、セラミック電子部品の製造方法。
JP2012284454A 2012-02-03 2012-12-27 セラミック電子部品及びその製造方法 Active JP5799948B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012284454A JP5799948B2 (ja) 2012-02-03 2012-12-27 セラミック電子部品及びその製造方法
KR1020130007366A KR101594055B1 (ko) 2012-02-03 2013-01-23 세라믹 전자부품 및 그 제조방법
US13/755,232 US9275804B2 (en) 2012-02-03 2013-01-31 Ceramic electronic component and method for producing the same
CN201310038527.9A CN103247438B (zh) 2012-02-03 2013-01-31 陶瓷电子部件及其制造方法
US15/001,468 US20160133398A1 (en) 2012-02-03 2016-01-20 Ceramic electronic component and method for producing the same

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012022324 2012-02-03
JP2012022323 2012-02-03
JP2012022321 2012-02-03
JP2012022321 2012-02-03
JP2012022324 2012-02-03
JP2012022323 2012-02-03
JP2012284454A JP5799948B2 (ja) 2012-02-03 2012-12-27 セラミック電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013179269A true JP2013179269A (ja) 2013-09-09
JP5799948B2 JP5799948B2 (ja) 2015-10-28

Family

ID=49270617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012284454A Active JP5799948B2 (ja) 2012-02-03 2012-12-27 セラミック電子部品及びその製造方法

Country Status (2)

Country Link
US (2) US9275804B2 (ja)
JP (1) JP5799948B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028253A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2020096110A (ja) * 2018-12-14 2020-06-18 太陽誘電株式会社 積層セラミック電子部品及び回路基板
KR20200071316A (ko) * 2018-12-11 2020-06-19 삼성전기주식회사 커패시터 부품

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012104830A1 (de) * 2012-06-04 2013-12-05 Epcos Ag Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
US10074482B2 (en) 2015-07-27 2018-09-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component having side face external electrode and method of producing the same
JP6406191B2 (ja) * 2015-09-15 2018-10-17 Tdk株式会社 積層電子部品
KR102077617B1 (ko) * 2017-07-24 2020-02-13 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP6881271B2 (ja) * 2017-12-08 2021-06-02 株式会社村田製作所 積層セラミック電子部品
JP7193918B2 (ja) * 2018-02-08 2022-12-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7053095B2 (ja) * 2018-11-29 2022-04-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7477073B2 (ja) * 2019-08-01 2024-05-01 太陽誘電株式会社 積層セラミック電子部品
WO2021033387A1 (ja) * 2019-08-22 2021-02-25 株式会社村田製作所 電子部品
KR102270303B1 (ko) * 2019-08-23 2021-06-30 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210074610A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
KR20220087860A (ko) 2020-12-18 2022-06-27 삼성전기주식회사 적층형 전자 부품 및 그 제조방법
KR20220096544A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 전자 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283365A (ja) * 1996-04-18 1997-10-31 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JPH11243029A (ja) * 1998-02-26 1999-09-07 Kyocera Corp 端子用導電性ペーストおよび積層セラミックコンデンサ
JP2001338830A (ja) * 2000-05-29 2001-12-07 Kyocera Corp 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP2005228610A (ja) * 2004-02-13 2005-08-25 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423308A (ja) * 1990-05-14 1992-01-27 Mitsubishi Materials Corp セラミックコンデンサ
JPH0897075A (ja) 1994-09-29 1996-04-12 Murata Mfg Co Ltd セラミック電子部品の製造方法
JPH097877A (ja) * 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JPH097879A (ja) * 1995-06-19 1997-01-10 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JPH09102854A (ja) 1995-10-03 1997-04-15 Minolta Co Ltd 画像読取装置
KR100202500B1 (ko) * 1995-11-29 1999-06-15 모리시타 요이치 세라믹전자부품 및 그 제조방법
JP3039386B2 (ja) 1996-08-05 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
SG48535A1 (en) 1996-08-05 1998-04-17 Murata Manufacturing Co Dielectric ceramic composition and monolithic ceramic capacitor using the same
JP2000077258A (ja) 1998-08-27 2000-03-14 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP3361091B2 (ja) * 2000-06-20 2003-01-07 ティーディーケイ株式会社 誘電体磁器および電子部品
JP3850212B2 (ja) * 2000-10-30 2006-11-29 京セラ株式会社 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP3760770B2 (ja) 2001-01-05 2006-03-29 株式会社村田製作所 積層セラミック電子部品及びその製造方法
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
JP4145127B2 (ja) * 2002-11-22 2008-09-03 三井金属鉱業株式会社 フレーク銅粉及びそのフレーク銅粉の製造方法並びにそのフレーク銅粉を用いた導電性ペースト
GB2400493B (en) 2003-04-08 2005-11-09 Avx Corp Plated terminations
JP4689961B2 (ja) * 2004-01-20 2011-06-01 大研化学工業株式会社 導電性ペースト及びセラミックス電子部品の製造方法
JP2007036003A (ja) * 2005-07-28 2007-02-08 Kyocera Corp 積層コンデンサ
WO2008035727A1 (fr) 2006-09-22 2008-03-27 Murata Manufacturing Co., Ltd. Condensateur en céramique stratifiée
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283365A (ja) * 1996-04-18 1997-10-31 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JPH11243029A (ja) * 1998-02-26 1999-09-07 Kyocera Corp 端子用導電性ペーストおよび積層セラミックコンデンサ
JP2001338830A (ja) * 2000-05-29 2001-12-07 Kyocera Corp 導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP2005228610A (ja) * 2004-02-13 2005-08-25 Murata Mfg Co Ltd 導電性ペースト及びセラミック電子部品
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028253A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20200071316A (ko) * 2018-12-11 2020-06-19 삼성전기주식회사 커패시터 부품
KR102574412B1 (ko) 2018-12-11 2023-09-04 삼성전기주식회사 커패시터 부품
JP2020096110A (ja) * 2018-12-14 2020-06-18 太陽誘電株式会社 積層セラミック電子部品及び回路基板
JP7269723B2 (ja) 2018-12-14 2023-05-09 太陽誘電株式会社 積層セラミック電子部品及び回路基板

Also Published As

Publication number Publication date
US9275804B2 (en) 2016-03-01
JP5799948B2 (ja) 2015-10-28
US20130201601A1 (en) 2013-08-08
US20160133398A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
JP5799948B2 (ja) セラミック電子部品及びその製造方法
JP5971236B2 (ja) セラミック電子部品及びガラスペースト
JP5794222B2 (ja) セラミック電子部品
JP5796568B2 (ja) セラミック電子部品
JP6282111B2 (ja) セラミック電子部品
TWI406309B (zh) 積層陶瓷電子零件
JP2015035581A (ja) セラミック電子部品およびその製造方法
WO2014175034A1 (ja) 積層セラミックコンデンサおよびその製造方法
CN115036135B (zh) 陶瓷电子部件
KR102107032B1 (ko) 글래스 조성물, 이를 포함하는 외부전극용 페이스트 및 적층 세라믹 전자부품
KR101594055B1 (ko) 세라믹 전자부품 및 그 제조방법
JP2019117901A (ja) 電子部品および積層セラミックコンデンサ
JP2002298649A (ja) 導電性ペースト及びそれを用いたチップ型電子部品
JP2024095923A (ja) 積層型電子部品
JP2024095936A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150810

R150 Certificate of patent or registration of utility model

Ref document number: 5799948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150