JPH0523632U - ３分の１分周回路 - Google Patents

Abstract

(57)【要約】 【目的】 ３分の１分周回路の出力信号のデューティー
比が１：１になるようにして、出力パルス幅を広くす
る。 【構成】 第１のＪ−Ｋフリップフロップ１と第２のＪ
−Ｋフリップフロップ２のクロック入力に周期Ｔの入力
信号Ａを与えると、第２のＪ−Ｋフリップフロップ２の
Ｑ出力である信号Ｃのデューティー比はＴ：２Ｔにな
る。この出力と入力信号Ａを反転した信号ＤをＤフリッ
プフロップ３に入力すると、その出力は信号ＣをＴ／２
ずらせた信号Ｅになる。信号Ｃと信号Ｅを２入力ＯＲゲ
ート５に入力し、その出力信号のデューティー比は３Ｔ
／２：３Ｔ／２（＝１：１）になる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、３分の１分周回路に関するものである。

【０００２】

【従来の技術】

図３は従来の３分の１分周回路を示す回路図、図４はその動作タイムチャート である。 図３において１１は第１のＪ−Ｋフリップ・フロップ、１２は第２のＪ−Ｋフ リップ・フロップで、第１のＪ−Ｋフリップ・フロップ１１のＪ入力には第２の Ｊ−Ｋフリップ・フロップ１２のＱＮ出力が接続され、第１のＪ−Ｋフリップ・ フロップ１１のＱ出力が第２のＪ−Ｋフリップ・フロップ１２のＪ入力に接続さ れ、第２のＪ−Ｋフリップ・フロップ１２のＱ出力が出力端子に接続されている 。また、Ｋ入力には常時論理レベル“１”の信号が入力されている。第１，第２ のＪ−Ｋフリップ・フロップ１１，１２はクロック入力（ＣＬＯＣＫ）に入力さ れるクロック信号の立ち上がりで出力信号が変化する。

【０００３】 この３分の１分周回路の第１及び第２のＪ−Ｋフリップ・フロップ１１，１２ の入力に図４のタイムチャートに示すごとく周期Ｔのクロック信号Ｇを入力する と、第２のＪ−Ｋフリップ・フロップ１２の出力信号Ｉは論理レベル“１”と“ ０”の比がＴ：２Ｔの周期となる。したがって、この３分の１分周回路はデュー ティー比が１：２の３分の１分周回路となる。また、第２のＪ−Ｋフリップ・フ ロップ１２のＱＮ出力を３分の１分周回路の出力とすれば、この３分の１分周回 路はデューティー比が２：１の３分の１分周回路となる。

【０００４】

【考案が解決しようとする課題】

しかしながら、上記従来の３分の１分周回路では、入力クロック信号の周波数 が高くなると、３分の１分周回路の出力パルス幅も狭くなるという問題点があっ た。したがって、例えば、この３分の１分周回路の次段にこの出力パルスを入力 とする回路を接続した場合、次段の回路の入力パルス幅の規格を満足しなくなる という問題点があった。

【０００５】 本考案は、以上述べた３分の１分周回路の出力パルス幅が狭くなり、次段の回 路の入力パルス幅の規格を満足しないという問題点を除去するため、デューティ ー比が１：１となるように３分の１分周回路の出力パルス幅を広くした３分の１ 分周回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】

前記問題点を解決するために、本考案は、第１，第２のＪ−Ｋフリップ・フロ ップ２段で構成され、入力信号の周期をＴとすると、出力信号のデューティー比 がＴ：２Ｔ、または２Ｔ：Ｔの関係にある３分の１分周回路において、入力信号 を反転する手段と、第１または第２のＪ−Ｋフリップ・フロップの出力がＤ入力 に接続され、入力信号を反転する手段の出力がクロック入力に接続されたＤ・フ リップフロップと、第１または第２のＪ−Ｋフリップ・フロップの出力とＤ・フ リップフロップの出力とが入力に接続された２入力ＯＲゲートとを設け、入力信 号のデューティー比がＭ：Ｎの場合の出力信号のデューティー比が（２Ｍ＋Ｎ） ：（Ｍ＋２Ｎ）となるようにした。

【０００７】

【作用】

本考案によれば、以上のように３分の１分周回路を構成したので、第１または 第２のＪ−Ｋフリップ・フロップの出力より（Ｍ／Ｍ＋Ｎ）Ｔだけタイミングの ずれた信号がＤ・フリップ・フロップの出力から得られる。そして、２入力ＯＲ ゲートの出力、すなわち３分の１分周回路の出力は論理レベル“１”と“０”の 期間が各々（２Ｍ＋Ｎ／Ｍ＋Ｎ）Ｔ，（Ｍ＋２Ｎ／Ｍ＋Ｎ）Ｔとなる。

【０００８】

【実施例】

以下、本考案の実施例について図面を参照しながら詳細に説明する。 図１は本考案の実施例に係る３分の１分周回路示す回路図、図２はその動作タ イムチャートである。 図１において１は第１のＪ−Ｋフリップ・フロップ、２は第２のＪ−Ｋフリッ プ・フロップで、第１のＪ−Ｋフリップ・フロップ１のＪ入力には第２のＪ−Ｋ フリップ・フロップ２のＱＮ出力が接続され、第１のＪ−Ｋフリップ・フロップ １のＱ出力が第２のＪ−Ｋフリップ・フロップ２のＪ入力に接続されている。ま た、Ｋ入力には常時論理レベル“１”の信号が入力されている。第１，第２のＪ −Ｋフリップ・フロップ１，２はクロック入力（ＣＬＯＣＫ）に入力されるクロ ック信号の立ち上がりで出力が変化する。すなわち、ここまでの構成は前記従来 の３分の１分周回路と同一である。

【０００９】 本考案の実施例においては、従来の３分の１分周回路の出力に相当する第２の Ｊ−Ｋフリップ・フロップ２のＱ出力をＤ・フリップ・フロップ３のＤ入力に接 続し、入力クロック信号Ａをインバータ４により反転して逆相のクロック信号Ｄ を作成し、Ｄ・フリップ・フロップ３のクロック入力（ＣＬＯＣＫ）に接続して いる。さらに、第２のＪ−Ｋフリップ・フロップ２のＱ出力とＤ・フリップ・フ ロップ３のＱ出力とを２入力ＯＲゲート５に入力している。

【００１０】 この３分の１分周回路では図２に示すように、第２のＪ−Ｋフリップ・フロッ プ２の出力ＣよりＴ／２だけタイミングのずれた信号ＥがＤ・フリップ・フロッ プ３のＱ出力から得られる。そして、Ｄ・フリップ・フロップ３のＤ入力の信号 Ｃと、Ｄ・フリップ・フロップ３のＱ出力の信号Ｅを入力とする２入力ＯＲゲー ト５の出力Ｆは論理レベル“１”と“０”の期間が各々３／２Ｔとなる。したが って、入力クロック信号Ａが１：１のデューティー比を有するものであれば、本 実施例の３分の１分周回路から１：１のデューティー比を有する出力信号が得ら れる。また、入力クロック信号Ａのデューティー比がＭ：Ｎの場合においても、 出力Ｆのデューティー比は（２Ｍ＋Ｎ）：（Ｍ＋２Ｎ）となり、従来の３分の１ 分周回路の出力Ｉのデューティー比（Ｍ＋Ｎ）：（２Ｍ＋２Ｎ）と比べ最小パル ス幅が広くなる。

【００１１】 なお、Ｄ・フリップ・フロップ３のＤ入力には第１，第２のＪ−Ｋフリップ・ フロップ１，２のＱ出力，ＱＮ出力のいずれを与えてもよく、第１，第２のＪ− Ｋフリップ・フロップ１，２のクロック入力とＤ・フリップ・フロップ３のクロ ック入力の位相が逆相の関係にあれば、同様の効果が得られる。 また、第２のＪ−Ｋフリップ・フロップ２の出力をＤ・フリップ・フロップ３ のＤ入力に接続する代わりに、第２のＪ−Ｋフリップ・フロップ２の出力及びそ れを反転した出力をＪ−Ｋフリップ・フロップのＪ入力及びＫ入力に接続しても 同じ動作となる。

【００１２】 その他、本考案の趣旨に基づき種々の変形が可能であり、それらを本考案の範 囲から排除するものではない。

【００１３】

【考案の効果】

以上、詳細に説明したように、本考案によれば、３分の１分周回路においてデ ューティー比１：１の出力信号が得られるので、次段に入力パルス幅が規程され ている回路で従来の３分の１分周回路では接続できなかった回路が接続できる。

【図面の簡単な説明】

【図１】本考案の実施例に係る３分の１分周回路を示す
回路図である。

【図２】本考案の実施例に係る３分の１分周回路の動作
タイムチャートである。

【図３】従来の３分の１分周回路を示す回路図である。

【図４】従来の３分の１分周回路の動作タイムチャート
である。

【符号の説明】

１ 第１のＪ−Ｋフリップ・フロップ ２ 第２のＪ−Ｋフリップ・フロップ ３ Ｄ・フリップ・フロップ ４ インバータ ５ ２入力ＯＲゲート

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 第１，第２のＪ−Ｋフリップ・フロップ
   ２段で構成され、入力信号の周期をＴとすると、出力信
   号のデューティー比がＴ：２Ｔ、または２Ｔ：Ｔの関係
   にある３分の１分周回路において、 （ａ）前記入力信号を反転する手段と、 （ｂ）前記第１または第２のＪ−Ｋフリップ・フロップ
   の出力がＤ入力に接続され、該入力信号を反転する手段
   の出力がクロック入力に接続されたＤ・フリップフロッ
   プと、 （ｃ）前記第１または第２のＪ−Ｋフリップ・フロップ
   の出力と該Ｄ・フリップフロップの出力とが入力に接続
   された２入力ＯＲゲートとを設け、入力信号のデューテ
   ィー比がＭ：Ｎの場合の出力信号のデューティー比が
   （２Ｍ＋Ｎ）：（Ｍ＋２Ｎ）となるようにした（ただ
   し、Ｍ，Ｎは正の整数）ことを特徴とする３分の１分周
   回路。