JPH05189071A

JPH05189071A - 電流源回路

Info

Publication number: JPH05189071A
Application number: JP3282418A
Authority: JP
Inventors: Ernst Lingstaedt; リングシュテットエルンスト
Original assignee: Eurosil Electronic GmbH
Current assignee: Eurosil Electronic GmbH
Priority date: 1990-10-29
Filing date: 1991-10-29
Publication date: 1993-07-30
Anticipated expiration: 2011-06-05
Also published as: DE59107888D1; EP0483537A2; HK59797A; EP0483537A3; JP2504647B2; DE4034371C1; EP0483537B1; US5204612A

Abstract

(57)【要約】（修正有）【目的】取り出される電流が実質的に一定であり、かつ
電流源回路による電流消費が全体的に著しくわずかであ
るような、電流取り出しを可能とする、電流源回路を提
供する。【構成】２つのカレントミラー回路から成るループ状に
供給された、１つの抵抗を有する電流源回路から、電流
源トランジスタを介して高い負の温度係数を有する電流
を取り出すことができる。さらにＣＭＯＳ技術で製造さ
れたこの種の電流源回路は、従来は高い所要電流を必要
とした。本発明によりこの種の欠点は、前記の抵抗を容
量により置き換えることにより、回避される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は請求項１の上位概念に示
された、第１，第２，第３及び第４の電界効果トランジ
スタを有する電流源回路に関する。

【０００２】

【従来の技術】この種の電流源回路は雑誌“ＩＥＥＥ
ＪｏｕｒｎａｌｏｆＳｏｌｉｄＳｔａｔｅｓＣ
ｉｒｃｕｉｔｓ”，６，１９７７，第２２４頁〜第２３
１頁に例えば第２２８頁の図８に示されている。図１の
示すこの回路によれば、電界効果トランジスタＴ１〜Ｔ
４が抵抗がＲ１と共に基準電流源を構成する。この場
合、両方のｎチャンネルトランジスタＴ１とＴ２が第１
のカレントミラーを形成する。両方のＰチャンネルトラ
ンジスタＴ３及びＴ４は付加的に第２のカレントミラー
を構成する。

【０００３】第１のカレントミラー“Ｔ，Ｔ２”に対し
て次の式が当てはまる：ｉ２＝ｉ１・（Ｗ／Ｌ〔Ｔ２〕）／（Ｗ／Ｌ〔Ｔ１〕）（１）この場合、Ｗ／Ｌ〔．〕はトランジスタＴ１ないしＴ２
のチャンネル幅／チャンネル長さ・比を表す。Ｔ１及び
Ｔ２に対して同じトランジスタの値を与えると同じ電流
ｉ２及びｉ１も得られる。

【０００４】電流ｉ１に対しては、第２のカレントミラ
ー“Ｔ３，Ｔ４”との関連の下に次の式で示される値が
得られる。

【０００５】ｉ１＝Ｋ・Ｔ・（Ｗ／Ｌ〔Ｔ４〕／Ｗ／Ｌ〔Ｔ３〕）／（ｑ・Ｒ１）（２）この場合、Ｋはボルツマン定数，Ｔは絶対温度，ｑは電
荷を表わす。抵抗Ｒ１＝１ＭΩ、両方のトランジスタＴ
４とＴ３のＷ／Ｌが８の時は、室温３００Ｋの場合、ｉ
１は電流５．４・１０^-8Ａとなる。

【０００６】上述の式（２）は、両方のトランジスタＴ
３とＴ４が弱反転領域に存在する限り適用される。さら
にこの式に示されている様に電流ｉ１は室温において、
抵抗Ｒ１が一定でかつ温度に依存することを前提とする
限り、約＋３０００ｐｐｍ／Ｋの正の温度係数を有す
る。抵抗Ｒ１に対しては、正の温度特性を有するＰ井戸
形抵抗が用いられる。そのため電流ｉ１に対して代表的
には、約−５０００〜−１５０００ｐｐｍ／Ｋの領域に
おける負の温度係数が得られる。

【０００７】図１に示されている様に基準電流源のｎチ
ャンネル電界効果トランジスタＴ５を介して、電流ｉ３
が取り出される。この電流は第１のカレントミラーの選
定された値の比（Ｗ／Ｌ［Ｔ５］／Ｗ／Ｌ［Ｔ１］）に
応じて電流ｉ１の一部または整数倍の値を有する。この
場合、もちろん電流ｉ３は電流ｉ１と同じ温度係数を有
する。

【０００８】電流ｉ１は所定の回路値選定の場合に５４
ｎＡの値を有する；しかし電流ｉ２とｉ１は同じ大きさ
であるため、図１のこの基準電流源は０．１ＭＡもの電
流を消費する。しかしこの所要電流は多くの適用に対し
ては大きすぎる。

【０００９】この公知の基準電流源の電流消費を低減さ
せるための構成は、両方のトランジスタＴ４およびＴ３
のＷ／Ｌ比を低減することにある。これにより抵抗Ｒ１
の両端の電圧降下が低減する、したがって所定抵抗Ｒ１
の場合にこの回路の所要電流も低減する。しかしこの構
成に対して狭い限界が設定される、何故ならばトランジ
スタＴ４およびＴ３の著しく小さいＷ／Ｌ比の場合、こ
の抵抗Ｒ１における電圧降下の著しく大きいばらつきパ
ーセントがこの電流ｉ１に対しても与えられる。

【００１０】もう一つの構成は、Ｒ１の抵抗値を例えば
１０ＭΩへ高めることであり、これにより基準電流源の
所要電流を約１０ｎＡへ低下させる。そのためこの値は
“低電力”スイッチング回路の場合も許容できる。

【００１１】しかしこの抵抗Ｒ１は通常は━前途のよう
に━Ｐ井戸形抵抗により形成され、さらにその面積抵抗
は技術的にわずか約２ＫΩ／の値に制限される。そのた
めこの種の抵抗そのものに対して著しく大きいチップ面
積（約１ｍｍ²）が必要とされる。このことも当然望ま
しいことではない。

【００１２】最後に同じく高オームの抵抗Ｒ１の使用に
おける所要電流の低減のための構成があり、この場合、
この抵抗は特別に形成された層により、例えば高い面積
抵抗を、したがってわずかな所要面積を有する注入され
た多結晶シリコンにより実現される。しかしこの種の高
オームポリ抵抗の作製は特別のマスクならびに付加的な
工程ステップを必要とし、そのため高いコストを必要と
する。この種の抵抗はさらに著しく大きい許容誤差をも
ってのみ製造される。そのためトランジスタＴ５を介し
て取り出される電流ｉ３も大きいばらつきを有し、その
ためこの回路は、電流ｉ３が実質的に一定値を有するべ
き場合に適さない。

【００１３】

【発明の解決すべき課題】本発明の課題は、取り出され
る電流が実質的に一定であり、かつ電流源回路による電
流消費が全体的に著しくわずかであるような、電流取り
出しを可能とする、冒頭に述べた形式の電流源回路を提
供することである。

【００１４】

【課題を解決するための手段】この課題は請求項１の特
徴部分の構成により解決されている。

【００１５】この解決手段により示されているように、
本発明の要旨は、図１に示された抵抗Ｒ１を、接続結線
される容量により疑似形成することである。

【００１６】集積化されている多くの回路の場合、例え
ば３２７６８ＫＨｚの安定な水晶周波数が用いられるた
め、数ＰＦの小さい容量で簡単に約１０ＭΩの抵抗が実
現できる。例えば３２７６８ＫＨｚの周波数ｆと３ＰＦ
の容量値で１０．１ＭΩの容量性インピーダンスが形成
される。

【００１７】この場合この種の３ＰＦのコンデンサのわ
ずかなチップ所要面積が特に強調されている。即ちこの
面積は、同じ抵抗値を有するオーム（Ｐ井戸形）抵抗の
面積の一部分（１％より小さい）しか必要としない。

【００１８】さらにこの種の容量に対して、通常のよう
に誘導体として、集積化されるＣＭＯＳ回路の製造の場
合に簡単に形成される薄い二酸化シリコン層（酸化ゲー
ト）が用いられる。この酸化物の層の厚さは代表的には
数１００Åであり、さらに＋１−５％よりも小さい狭い
許容誤差限界内で製造される。そのため付加的な工程ス
テップを用いずに絶対値の著しくわずかなばらつきしか
有しない容量が製造される。その結果、一定のクロック
パルス周波数の条件の下に、トランジスタＴ５を介して
取り出される電流ｉ３のわずかなばらつきしか有しない
基準電流源が、回路そのもののわずかな、例えば１０ｎ
Ａよりも小さい電流消費で、かつわずかな所要チップ面
積の場合に、製造される。

【００１９】本発明の有利な構成の場合、請求項２の特
徴部分に、前もって設定される温度係数を有する出力電
流を供給する電流源回路が示されている。この出力電流
の温度係数は、第２のカレントミラーにより制御される
回路装置中に設けられているコンデンサにより、定めら
れる。この場合この係数の極性は、この回路装置に導か
れるクロックパルス信号の位相状態により、前もって与
えられている。

【００２０】第２のカレントミラーにより制御される別
のこの種の回路装置を設けることより、本発明の別の有
利な構成の場合、選択可能な温度係数と極性とを有する
複数個の出力電流が取り出される。そのため１つの集積
化された回路ににおいて異なる温度特性を有する複数個
の電流源が使用できる。

【００２１】さらに請求項４と５の特徴部分の構成によ
り、異なる負の温度係数を有する出力電流を形成するた
めの別の簡単な構成が、示されている。この場合、この
温度係数の値は、関与するカレントミラーのトランジス
タの回路定数値選定により前もって与えられる。

【００２２】最後に本発明の別の有利な構成が請求項６
および７の特徴部分に示されている。

【００２３】次に本発明の電流源回路をその利点と共
に、図面に関連づけて実施例を用いて説明する。

【００２４】

【実施例】図２に示された本発明による電流源回路は、
５つの電界効果トランジスタＴ１〜Ｔ５を有する図１の
それに相応する。両方のｎチャンネルトランジスタＴ１
およびＴ２ないし両方のＰチャンネルトランジスタＴ３
およびＴ４が、第１のないし第２のカレントミラーを構
成する。この目的でトランジスタＴ１の制御電極はその
ドレイン電極と接続されており、さらにトランジスタＴ
３の制御電極もそのドレイン電極と接続されている。さ
らに一方のカレントミラーを構成するトランジスタＴ１
とＴ２の制御電極が、ないしＴ３とＴ４の制御電極が互
いに接続されている。両方のトランジスタＴ２とＴ３
は、それらのチャンネル区間を介して、直列に接続され
ており、さらにこの回路の基準電位を作動電圧源Ｖｄｄ
と次のようにして接続する。即ちトランジスタＴ２はそ
のソース電極が基準電位へ、接続され、トランジスタＴ
３のソース電極が作動電位へ接続される。これによりこ
れらの両方のトランジスタＴ２とＴ３は、基準電位を作
動電圧電位Ｖｄｄと接続する主電流分岐２を構成する。
これに並列のもう一つの主電流分岐１は、トランジスタ
Ｔ１，トランジスタＴ４の直列接続体により、抵抗Ｒ２
にならびにそれらのチャネル区間により直列に接続され
ている２つのＰチャンネルトランジスタＴ６とＴ７によ
り構成されている。この場合これらの素子はこの回路の
基準電位から始まって、図示されている直列接続におい
て互いに接続されている。この場合、トランジスタＴ６
のソース電極は作動電圧源Ｖｄｄの作動電位へ置かれて
いる。最後にｎチャンネルトランジスタＴ５が設けられ
ていおり、そのゲート電極は第１のカレントミラーと、
トランジスタＴ１のゲート電極を介して接続されてお
り、さらにそのソース電極もこの回路の基準電位に接続
されている。このトランジスタＴ５のドレイン電極から
電流ｉ３が取り出せる。この電流の量は、トランジスタ
Ｔ１とＴ５の値が同じ場合は、主電流回路１の中を流れ
る電流ｉ１に相応する。この回路の平衡状態において電
流ｉ１は、主電流回路２の中に流れる電流ｉ２に相応す
る。

【００２５】さらに図２に示されているように第１の及
び第２のコンデンサＣ１とＣ２が設けられている。この
場合、第１コンデンサＣ１はトランジスタＴ６のチャン
ネル区間と並列に設けられており、さらに第２のコンデ
ンサＣ２はその第１の端子がこの回路の基準電位へ接続
され、その第２の端子が第１のないし第２のトランジス
タＴ１ないしＴ２の制御電極と接続されている。

【００２６】トランジスタＴ６とＴ７の両方の制御電極
にそれぞれ互いに逆位相のクロックパルス信号Ｃｌ１及
びＣｌ２が導かれる。即ちトランジスタＴ７のゲート電
極は低い信号（Ｌレベル）が供給され、同時に他方のト
ランジスタＴ６のゲート電極に高い信号（Ｈレベル）が
加えられる。

【００２７】次に図２の回路装置の動作を説明する：コ
ンデンサＣ１はトランジスタＴ６によりＬレベルを有す
るクロックパルス時相中に放電される。何故ならばトラ
ンジスタＴ６は導通接続されており同時にトランジスタ
Ｔ７が遮断されているからである。これに続くクロック
パルス時相においてトランジスタＴ６の制御電極はＨレ
ベルを供給され、さらに同時にトランジスタＴ７のゲー
ト電極はＬレベルを供給される。これによりコンデンサ
Ｃ１は、トランジスタＴ１〜Ｔ４の大きさの割合により
形成される電圧値Ｖｃまで充電される。

【００２８】主電流分岐１における抵抗Ｒ２はこの回路
の場合、電流制限機能だけを有している。そのためこの
抵抗は、クロックパルス信号Ｃ１１の側縁がＨレベルか
らＬレベルへ変化する場合にトランジスタＴ１〜Ｔ４の
中において著しく高められた電流の流れが短時間の間生
ずるのを阻止する作用を有する。この場合この抵抗Ｒ２
の値は重要ではなく、そのため例えば相応に値の選定さ
れた、導通状態において所望の抵抗値を有するＰチャン
ネルトランジスタＴ７そのものにより形成できる。この
回路の場合、図１の回路と比較して、電流ｉ１は時間的
に一定ではなく、加えられるクロックパルス周波のタイ
ミングで脈動する。しかし、Ｔ５を介して取り出される
電流ｉ３は通常は時間的変動を有するべきではない。そ
のため前述のコンデンサＣ２が平滑容量として、トラン
ジスタＴ１，Ｔ２及びＴ５の共通のゲート端子からその
値は同じく数ＰＦのオーダーにおいて変化する基準単位
へ接続されている。

【００２９】図２に示された本発明による回路により、
最小の所要面積およびわずかな電流消費の下で出力電流
ｉ３が発生される。この電流はわずかな製造上の許容誤
差しか有さず、さらにこの電流の絶対値はほとんど、ト
ランジスタＴ１〜Ｔ５の選定された特性値，コンデンサ
Ｃ１の容量値および加えられたクロッパルス信号Ｃｌ１
およびＣｌ２の周波数だけに依存する。しかしこの場
合、出力電流ｉ３の達成可能な温度係数は固定的に前も
って与えられていて約＋３０００ｐｐｍ／ｋである、何
故ならば使用されるコンデンサＣ１そのものが著しくわ
ずかな温度係数しか有していないからである。

【００３０】図３の実施例は、スイッチング素子Ｔ１〜
Ｔ７，Ｃ１，Ｃ２ならびにＲ２と共に、図２の回路装置
に相応する回路部を有する。そのためこの回路部分は以
下ではもはや説明しない。さらにこの回路装置は、第１
のカレントミラーＴ１とＴ２により制御される、ｎチャ
ンネル電界効果トランジスタとして構成されている電流
源トランジスタＴ８を含む。トランジスタＴ８はそのソ
ース電極がこの回路の基準電位と接続されている。この
トランジスタＴ８はエミッタ電流ｉ４を、基準電圧源Ｑ
ｒｅｆとして用いられるｎｐｎバイポーラトランジスタ
Ｑ１のために供給する。電圧源としての目的でＱ₁のベ
ース電極もコレクタ電極も作動電圧源Ｖｄｄの電位にお
かれている。その目的はこれにより、温度依存性の基準
電圧として必要とされる、トランジスタＱ１のベース・
エミッタ電圧Ｖｂｅを回路ノードＫ１おいて発生するた
めである。２つの電界効果トランジスタＴ９とＴ１０か
ら成る直列接続体はこの回路ノードを作動電圧源Ｖｄｄ
と接続する。この場合、この電位と接続されているトラ
ンジスタＴ９はＰチャンネル形であり、さらに回路ノー
ドＫと接続されているトランジスタＴ１０はｎチャンネ
ル形である。これらのトランジスタＴ９とＴ１０の両方
のチャンネル区間の接続点は、回路装置３の端子Ｋ３へ
導かれる。これらの両方のトランジスタＴ９とＴ１０の
両方の制御電極は互いに接続されていて、さらにクロッ
クパルス信号Ｃｌ１を用いて制御される。これにより端
子Ｋ３はこのクロックパルス信号Ｃｌ１の状態により、
基準電圧Ｖｂｅ（Ｃ１１＝Ｈレベル）へまたは作動電源
Ｖｄｄ（Ｃ１１＝Ｌレベル）へ接続される。

【００３１】回路装置３から電流ｉ５が取り出され、こ
の電流に後述の様に所定の温度係数が付加できる。この
目的でこの回路装置３は、第２のカレントミラーＴ３と
Ｔ４により制御されるＰチャンネル形の電流源トランジ
スタＴ１３を含む。このトランジスタＴ３のドレイン電
極は前述の出力電流ｉ５を供給する。さらにそのソース
電極は２つのＰチャンネル電界効果トランジスタを介し
て作動電圧源Ｖｄｄと接続されている。トランジスタＴ
１１の制御電極にクロックパルス信号Ｃｌ１が導かれ、
さらにトランジスタＴ１２の制御電極にこのクロッパル
ス信号と逆位相のクロックパルス信号Ｃｌ２が導かれ
る。あるいは逆にトランジスタＴ１１にクロックパルス
信号Ｃｌ２が導かれトランジスタＴ１２にクロックパル
ス信号Ｃｌ１が導かれる。クロッパルス信号線路の接続
は回路装置３の端子Ｋ５及びＫ６へ行われる。出力電流
ｉ５の取り出しは端子Ｋ７において行われる。

【００３２】この回路装置３の第１コンデンサＣ４は、
コンデンサＣ１に相応して、トランジスタＴ１１のチャ
ンネル区間に並列に設けられ、他方、第２のコンデンサ
Ｃ３はトランジスタＴ１１とＴ１２の両方のチャンネル
区間をノード点Ｋ３と接続する。

【００３３】次に図３の回路装置の動作を説明する。

【００３４】電界効果トランジスタＴ１１，Ｔ１２及び
Ｔ１３並びにコンデンサＣ３及びＣ４は、図２の前述の
回路と共働して、出力電流ｉ５を供給する。この出力電
流の温度経過は実質的に、コンデンサＣ３及びＣ４の値
選定によりならびに基準電圧Ｖｂｅとその温度依存性に
より前もって与えられている。

【００３５】集積化されたＣＭＯＳ技術で製造された垂
直ｎｐｎトランジスタＱ１のベース・エミッタ電圧Ｖｂ
ｅは、複数個の製造段階にわたり生じ得るパラメータば
らつきを有する所定の製造工程の場合、わずかな変動し
か生じない。さらにこの電圧の絶対値及び温度経過は、
電流密度だけにより、即ちトランジスタＱ１のエミッタ
面積とエミッタ電流ｉ４との比だけにより影響される。
電流ｉ４の値と電流ｉ１の値とは、トランジスタＴ１と
Ｔ８とが同じ値に選定されいる場合は、一致する。しか
し電流ｉ４はわずかな製造のばらつきしかないため、基
準電圧源Ｑｒｅｆの基準電圧Ｖｂｅの絶対値と温度依存
性は、所定の回路値選定の場合に、著しく正確に前もっ
て定められる。

【００３６】この回路装置３のコンデンサＣ３をまず最
初に無視して、スイッチングエレメントＴ１１，Ｔ１
２，Ｔ１３及びＣ４から成る装置を、スイッチングエレ
メントＴ４，Ｔ６，Ｔ７及びＣ１の装置に正確に相応す
るように設定する。即ちコンデンサＣ４，トランジスタ
Ｔ１１〜Ｔ１３の値をコンデンサＣ１及びトランジスタ
Ｔ４，Ｔ６およびＴ７の値と同じに選定する場合に、出
力電流ｉ５及びその温度経過を電流ｉ１に相応させる。

【００３７】図４のダイヤグラムａ，ｂは互いに逆位相
のクロックパルス信号Ｃｌ１及びＣｌ２のレベル経過を
示す。この場合、電圧ダイヤグラムＣはコンデンサＣ４
の電圧経過Ｖｃ₄を示す。時点ｔ₁においてこのコンデン
サＣ４━Ｃ３はこの場合は存在しない━は時点ｔ₂にお
いて電圧値−Ｖｃ₄だけ最終電圧−Ｖｅｎｄへ充電され
てしまう。

【００３８】次にコンデンサＣ３を考慮に入れると、ト
ランジスタＴ９，Ｔ１０とＴ１１が図４のａのクロック
パルス信号Ｃｌ１により、制御され、トランジスタＴ１
２が図４のＤの反転されたクロックパルス信号Ｃｌ２に
より次のように制御される：クロックパルス信号Ｃｌ１
がＬレベルにおかれると、コンデンサＣ４がトランジス
タＴ１１を介して基準電位Ｖｄｄへ放置され、同時に回
路ノードＫ３もトランジスタＴ９を介して作動電位Ｖｄ
ｄへ維持される、即ちコンデンサＣ３も放電される。ク
ロックパルス信号Ｃｌ１の側縁がＬレベルからＨレベル
へ変化すると、回路ノードＫ３が基準電位Ｖｂｅへ切り
換えられ、そのためコンデンサＣ４が結合容量Ｃ３を介
して急激に差電圧−Ｖｃ₄へ充電される。この場合、こ
の差電圧−Ｖｃ₄に対して次の式が当てはまる： −Ｖｃ₄＝Ｖｂｅ・Ｃ₃／（Ｃ₃＋Ｃ₄）・（３）このコンデンサＣ４における電圧経過は図４のダイヤグ
ラムｄに示されている。これに示されている様に、最終
値−Ｖｅｎｄまでのもう一つの電圧変化−Ｖｃ₄は、初
期電圧−Ｖｃ₄にもとづいいて、コンデンサＣ３による
補償がない場合の電圧ダイヤグラムＣの場合よりも小さ
い。これからまず最初に得られることは、取り出される
電流ｉ５が電流ｉ１より小さいことである。

【００３９】差電圧−Ｖｃ４は━式（３）に示されてい
るように━基準電圧Ｖｂｅの一部に相応するため、この
差電圧−Ｖｃ₄はこの基準電圧Ｖｂｅ温度経過にも相応
する、即ち温度の増加と共に差電圧−Ｖｃ₄も小さくな
る。しかしこれにより充電電圧−Ｖｃ₄が大きくなる。
即ちコンデンサＣ４の電荷の初期値−Ｖｃ₄から最終値
−Ｖｅｎｄへの入れ替えが一層大きい電圧領域にわたり
行われ、これにより取り出される電流ｉ５も増加する。
そのため出力電流ｉ５に対して正の温度係数が得られ
る。この場合その値は、基準電圧Ｖｂｅの温度経過が既
知の場合は、コンデンサＣ３の容量値とＣ４の容量値と
の比だけにより定められる。

【００４０】他方、図３の回路において、端子Ｋ５とＫ
６におけるクロックパルス信号が入れ替わると、即ちト
ランジスタＴ１１がクロックパルス信号Ｃ１２を供給さ
れ、トランジスタＴ１２がクロックパルス信号Ｃｌ１を
供給されると、これにより出力電流ｉ５のための負の温
度係数が得られる。コンデンサＣ４における相応の電圧
経過が図４のダイヤグラムｅに示されている。

【００４１】クロックパルス信号Ｃｌ１が時点ｔ₁にお
いてＨレベルへ切り換えられると、端子Ｋ３は、導通接
続されたトランジスタＴ１０を介して基準電圧Ｖｂｅに
置かれ、他方、同時にコンデンサＣ４はトランジスタＴ
１１を介して作動電位Ｖｄｄへ放電される。何故ならば
クロックパルス信号Ｃｌ２がＬレベルへ切り換えられる
からである、即ちコンデンサＣ３が同時に基準電圧Ｖｂ
ｅへ充電されるからである。

【００４２】クロックパルス信号Ｃｌ２の側縁がＬレベ
ルからＨレベルへ変化するとトランジスタＴ１１が遮断
される。しかし同時にクロックパルス信号Ｃｌ１がＨレ
ベルからＬレベルへ変化し、これにより回路ノードＫ３
がトランジスタＴ９を介して作動電圧電位へ接続され
る。そのためこの時点に両方のコンデンサＣ３とＣ４が
並列に接続されて、さらにコンデンサＣ３は前もって基
準電圧Ｖｂｅへ充電されているため、両方のコンデンサ
Ｃ３とＣ４の並列接続体はそれの充電により電圧差＋Ｖ
ｃ₄へ切り替えられる。このコンデンサＣ４の電圧値ー
Ｖｅｎｄまでへの充電は図４のＣに示されいる温度補償
のない回路の場合よりも広い電圧領域−Ｖｃ₄にわたり
行われ、そのため取り出される電流ｉ５は最初は大きく
なる。しかし温度が高くなると基準電圧Ｖｂｅが小さく
なり、そのため初期の充電電圧＋Ｖｃ₄も小さくなる、
即ちコンデンサＣ４の充放電による、初期電圧値＋Ｖｃ
₄から電圧値−Ｖｅｎｄへの切り替えが温度上昇と共
に、より小さい電圧領域にわたり行われ、そのため取り
出される電流ｉ５も温度の上昇と共に減少する、即ちｉ
５に対しては負の温度係数が形成される。

【００４３】図３の回路装置３の端子Ｋ２，Ｋ３，Ｋ５
およびＫ６と並列にもう一つのこの種の回路装置３₁，
３₂，３₃…が並列に接続されると、同一の集積回路にお
いて、異なる温度特性を有する出力電流ｉ５，ｉ５₁，
ｉ５₂，ｉ５₃，…が発生できる。この種の電流源回路が
図５に示されている。この場合、基準電圧源Ｑｒｅｆな
らびにスイッチングエレメントＴ１〜Ｔ７，Ｃ１及びＣ
２は示されていない。これらの回路の各々、３₁，３₂，
３₃，…は回路装置の構成に相応する。そのためこれら
の回路装置はトランジスタＴ１１₁，Ｔ１２₁，Ｔ１
３₁，Ｔ１１₂，Ｔ１２₂，Ｔ１３₂，…及びコンデンサＣ
３₁，Ｃ４₁，Ｃ３₂，Ｃ４₂，…を含む。端子Ｋ７₁，Ｋ
７₂，Ｋ７₃，…からそれぞれ電流ｉ５₁，ｉ５₂，ｉ
５₃，…が取り出される。

【００４４】図６に示されている回路により、負の温度
係数を有する出力電流を発生するための図３の電流源回
路が補完できる。この場合に前提とされていることは、
図３の回路が正の温度係数を有する出力電流ｉ５を供給
することである。図６において、図３の電流源回路では
なく、出力電流ｉ３と出力電流ｉ５を供給する回路分岐
だけが示されている。出力電流ｉ３は、２つのＰチャン
ネル電界効果トランジスタから構成されたカレントミラ
ーのための入力電流を形成する。他方、出力電流ｉ５は
入力電流として、２つのｎチャンネル電界トランジスタ
Ｔ１４及びＴ１５から構成されるもう一つのカレントミ
ラーへ導かれる。第１のカレントミラーＴ１６，Ｔ１７
は作動電圧源Ｖｄｄへ接続されていて、トランジスタＴ
１７を介して出力電流ｉ６を供給する。他方、第２のカ
レントミラー１４，Ｔ１５はこの回路の基準電位へ接続
されていて、トランジスタＴ１５を介して出力電流ｉ７
を供給する。これらの両方の出力電流ｉ６とｉ７は回路
ノードＫ８において出力電流ｉ８へ加算される。

【００４５】出力電流ｉ３は従って出力電流ｉ６も著し
くわずかな正の温度係数を有し、他方、出力電流ｉ５は
コンデンサＣ３とＣ４の値選定に応じて著しく大きい正
の温度係数を有することができる。そのため図６の回路
から取り出される全出力電流ｉ８━これは電流ｉ６と電
流ｉ７の差を形成する━は負の温度係数を有し、この場
合、この温度係数の値は、トランジスタＴ１５とＴ１７
の値選定だけにより前もって与えられる。

【００４６】そのため例えばこれらのトランジスタＴ１
５とＴ１７を、電流ｉ７が所定の温度の場合に電流ｉ６
よりも大きくなるように、値を選定することができる。
この場合、回路ノードＫ８から電流が取り出されない
と、即ちこの回路ノードＫ８が例えば接続されたカレン
トミラーにより負荷を受けないと、この回路ノードＫ８
における電圧電位が、この値選定により前もって与えら
れる限界温度を下回る場合は、作動電圧源Ｖｄｄの電圧
電位へ置かれ、さらにこの限界温度を下回るとこの回路
の基準電位へ置かれる。このようにして有するこの回路
により簡単な手段で温度センサが製造できる。

【００４７】図７は、図６により拡張された回路を示
す。この回路においては、別のトランジスタＴ１５₁，
Ｔ１５₂，Ｔ１５₃，…およびＴ１７₁，Ｔ１７₂，Ｔ１７
₃，…がカレントミラーにより制御される電流源トラン
ジスタとして設けられている。対として配属された電流
源トランジスタＴ１５₁，Ｔ１７₁およびＴ１５₂，Ｔ１
７₂およびＴ１５₃，Ｔ１７₃が、それぞれ出力電流ｉ
７₁，ｉ６₁，およびｉ７₂，ｉ６₂およびｉ７₃，ｉ６₃を
供給する。これらはそれぞれ回路ノードＫ８₁，Ｋ８₂，
及びＫ８₃において、出力電流ｉ８₁，ｉ８₂及びｉ８₃を
形成する目的で加算される。この場合これらの出力電流
ｉ８₁，ｉ８₂及びｉ８₃は異なる負の温度係数を有して
いる。この場合もこれらの温度係数の値は、トランジス
タＴ１５₁〜Ｔ１５₃およびＴ１７₁〜Ｔ１７₃の値選定に
より前もって与えられる。

【００４８】集積ＣＭＯＳ技術により構成されている前
述の回路は、図示された状態とは逆に、作動電圧電源Ｖ
ｄｄの他方の極性によっても作動できる。このことは、
Ｐチャンネルトランジスタとｎチャンネルトランジスタ
とを交換し、ならびに基準電圧Ｖｂｅの基準点を、およ
びコンデンサＣ１とＣ４の基準点を、＋Ｖｄｄから−Ｖ
ｄｄへ変更することにより、行われる。

【図面の簡単な説明】

【図１】従来技術による電流源の回路図である。

【図２】本発明の電流源回路の実施例の回路図である。

【図３】所定の温度係数を有する出力電流を形成するた
め本発明の別の実施例の回路図である。

【図４】図３の回路の動作を説明するための電圧・時間
ダイヤグラム図である。

【図５】負の温度係数を有する出力電流を形成するため
の本発明の別の実施例の回路図である。

【図６】負の温度係数を有する電流を形成するための本
発明の別の実施例の回路図である。

【図７】異なる負の温度係数を有する複数個の電流を形
成するための回路図である。

【符号の説明】

Ｔ１〜Ｔ１７トランジスタ、Ｖｄｄ作動電圧
源、Ｖｂｅ基準電圧、Ｑｒｅｆ基準電圧
源

Claims

【特許請求の範囲】

【請求項１】第１，第２，第３及び第４の電界効果ト
ランジスタ（Ｔ１，Ｔ２，Ｔ３，Ｔ４）を有する電流源
回路であって、この場合、この第１及び第２の電界効果
トランジスタ（Ｔ１，Ｔ２）は第１のチャンネル形であ
り、さらに第３の及び第４の電界効果トランジスタ（Ｔ
３，Ｔ４）は第２のチャンネル形であり、さらに第１の
及び第４のないし第２の及び第３の電界効果トランジス
タ（Ｔ１，Ｔ４；Ｔ２，Ｔ３）の、直列に接続されたチ
ャンネル区間が第１のないし第２の主電流分岐（１，
２）を構成しており、この場合、第１のカレントミラー
を構成する目的で、第１の電界効果トランジスタ（Ｔ
１）の制御電極が、第１の主電流分岐（１）と及び第２
の電界効果トランジスタ（Ｔ２）の制御電極と接続され
ており、他方、第２のカレントミラーを構成する目的
で、第３の電界効果トランジスタ（Ｔ３）の制御電極
が、第２の主電流分岐（２）と及び第４の電界効果トラ
ンジスタ（Ｔ４）の制御電極と接続されており、さらに
第１の電流源電流（ｉ３）を取り出す目的で第５の電界
効果トランジスタ（Ｔ５）が第１のカレントミラー（Ｔ
１，Ｔ２）により制御される形式の電流源回路におい
て、第１の対の電界効果トランジスタ（Ｔ６，Ｔ７）が
設けられており、この場合これらの電界効果トランジス
タ（Ｔ６，Ｔ７）が直列接続体として、第２のカレント
ミラー（Ｔ３，Ｔ４）の第４の電界効果トランジスタ
（Ｔ４）と作動電圧源（Ｖｄｄ）との間の第１の主電流
回路（１）の中へ接続されており、さらに第１のコンデ
ンサ（Ｃ１）が第１の電界効果トランジスタ対（Ｔ６，
Ｔ７）の、作動電圧源（Ｖｄｄ）と接続されている方の
電界効果トランジスタ（Ｔ６）のチャンネル区間へ並列
に接続されており、さらに第２のコンデンサ（Ｃ２）
が、第１の及び第２の電界効果トランジスタ（Ｔ１，Ｔ
２）の、互いに接続された制御電極をこの回路の基準電
位と接続するようにし、さらに第１の電界効果トランジ
スタ対の電界効果トランジスタ（Ｔ６，Ｔ７）の制御電
極へ互いに逆位相のクロックパルス信号（Ｃｌ１，Ｃｌ
２）が導かれることを特徴する電流源回路。
【請求項２】基準電圧源（Ｑｒｅｆ）並びに第２の電
界効果トランジスタ対（Ｔ９，Ｔ１０）が設けられてお
り、この場合これらの両方の電界効果トランジスタは互
いに逆の導電形のチャンネル形であり、さらにこれらの
両方の電界効果トランジスタの直列接続体が基準電圧源
（Ｑｒｅｆ）へ接続されており、さらにこれらの両方の
電界効果トランジスタ（Ｔ９，Ｔ１０）の、互いに接続
されている制御電極へ共通のクロックパルス信号（Ｃｌ
１）が導かれるようにし、さらにこの回路装置（３）が
次のａ），ｂ），ｃ）の構成を有するようにし、即ちａ）第２の電流源電流（ｉ５）を取り出す目的でこの回
路装置（３）が、第２のカレントミラー（Ｔ３，Ｔ４）
により制御される電流源トランジスタ（Ｔ１３）ならび
に、第３の電界効果トランジスタ対（Ｔ１１，Ｔ１２）
を含むようにし、この場合これらの両方の電界効果トラ
ンジスタ（Ｔ１１，Ｔ１２）の直列接続体が電流源トラ
ンジスタ（Ｔ１３）を作動電圧源（Ｖｄｄ）と接続して
おり、ｂ）さらに第１の及び第２のコンデンサ（Ｃ３，Ｃ４）
が設けられており、この場合、両方のコンデンサ（Ｃ
３，Ｃ４）の一方の端子が、第３の電界効果トランジス
タ対(Ｔ１１，Ｔ１２)の両方の電界効果トランジスタの
接続点と接続されており、さらに第１のないし第２のコ
ンデンサ（Ｃ３，Ｃ４）の他方の端子が、第２の電界効
果トランジスタ対(Ｔ９，Ｔ１０)の両方の電界効果トラ
ンジスタの接続点と接続されており、ないし作動電圧源
（Ｖｄｄ）の電位に置かれており、ｃ）第３の電界効果トランジスタ対（Ｔ１１，Ｔ１２）
の制御が、互いに逆位相のクロックパルス信号（Ｃｌ
１，Ｃｌ２）による制御電極の制御により行なわれるよ
うにした、請求項１に記載の電流源回路。
【請求項３】別の電流源電流（ｉ５₁，ｉ
５₂，．．．）を取り出す目的で、それぞれ電流源トラ
ンジスタ（Ｔ１３₁，Ｔ１３₂，．．．）、第３の電界効
果トランジスタ対（Ｔ１１₁，Ｔ１２₁；Ｔ１１₂，Ｔ１
２₂；．．．）、ならびに第１の及び第２のコンデンサ
（Ｃ３₁，Ｃ４₁；Ｃ３₂，Ｃ４₂；．．．）を前記の構成
ａ），ｂ），ｃ）の形式で有する別の回路装置（３₁，
３₂，．．．）が設けられている請求項２に記載の電流
源回路。
【請求項４】第３のカレントミラー（Ｔ１６，Ｔ１
７）が設けられており、該第３カレントミラーに入力電
流として第１の電流源電流（ｉ３）が導かれるように
し、さらに第４のカレントミラー（Ｔ１４，Ｔ１５）が
設けられており、該第４カレントミラーに入力電流とし
て第２の電流源電流（ｉ５）が導かれるようにし、さら
に第３の電流源電流（ｉ８）を取り出す目的で、両方の
カレントミラーの出力電流が共通のノード点Ｋ８へ導び
かれるようににした請求項２に記載の電流源回路。
【請求項５】第３のカレントミラー（Ｔ１６，Ｔ１
７）が、第１群の電流源トランジスタ（Ｔ１７₁，Ｔ１
７₂．．．）を制御するようにし、第４のカレントミラ
ー（Ｔ１４，Ｔ１５）が第２群の電流源トランジスタ
（Ｔ１５₁，Ｔ１５₂，．．．）を制御するようにし、さ
らに別の第３の電流源電流（ｉ８₁，ｉ８₂．．．）を取
り出す目的で、対毎に第１郡及び第２群からまとめられ
た電流源トランジスタの出力電流が、それぞれ共通のノ
ード点（Ｋ８₁，Ｋ８₂，．．．）へ導かれるようにした
請求項４に記載の電流源回路。
【請求項６】電流源トランジスタ（Ｔ８）が設けられ
ており、該トランジスタは第１のカレントミラー（Ｔ
１，Ｔ２）により制御されるようにし、さらに基準電圧
源（Ｑｒｅｆ）として、ダイオードとして接続されたバ
イポーラトランジスタ（Ｑ１）が設けられており、この
場合このバイポーラトランジスタのエミッタ・コレクタ
区間が電流源トランジスタ（Ｔ８）へ直列に接続されて
おり、この場合、コレクタ電極が作動電圧源（Ｖｄｄ）
の電位に置かれており、さらにエミッタ電極から基準電
圧Ｖｂｅが取り出されるようにした請求項１〜５までの
うちのいずれか１項に記載の電流源回路。
【請求項７】電流源回路がＣＭＯＳ技術により実現さ
れている前記の請求項のうちのいずれか１項に記載の電
流源回路。