TWI417698B - 電壓參考電路及其方法 - Google Patents

Description

電壓參考電路及其方法

本發明大體是涉及電子學，更具體地，涉及形成半導體裝置的方法和結構。

在過去，半導體工業利用各種方法和結構來構建電壓參考電路。電壓參考電路一般是用於提供由其他電路如比較器電路使用的穩定的參考電壓。一種用以形成電壓參考電路的普遍使用的設計技術是採用能隙參考作為電壓參考電路的一部分。用於現有電壓參考電路的一個設計參數是用於減小由用在操作電壓參考電路的輸入電壓值的變化而產生的參考電壓的變化，這有時稱為電源抑制。在2005年12月6日頒發給Brass等人的美國專利號6,972,549中揭露了現有電壓參考電路的一個範例。然而，這樣的現有電壓參考電路不能提供充分的電源抑制。

因此，期望有一種具有提高的電源抑制的電壓參考電路。

為解決以上問題，本發明提供一種電壓參考電路以及形成電壓參考電路的方法。

本發明之一實施例提供一種電壓參考電路。該電壓參考電路包括：一第一電晶體，其具有一第一有效面積、一第一載流電極、一第二載流電極以及一控制電極，其中所述第一有效面積配置以形成一第一Vbe；一第二電晶體，其具有一第一載流電極、一第二載流電極、一控制電極以及小於所述第一有效面積的一第二有效面積，其中所述第二有效面積配置以形成大於所述第一Vbe的一第二Vbe；一第一電阻器，其耦合以接收所述第一Vbe和所述第二Vbe之間的差值，所述第一電阻器具有第一和第二端；以及一運算放大器，其具有耦合至所述第一電晶體的所述第一載流電極的一第一輸入以及耦合至所述第二電晶體的所述第一載流電極的一第二輸入。

本發明之另一實施例提供一種形成電壓參考電路的方法，該方法包括：將一第一電晶體和一第二電晶體耦合在一差動對結構中；以及配置所述第一電晶體以具有小於所述第二電晶體的一第二Vbe之一第一Vbe。

本發明之另一實施例亦提供一種形成電壓參考電路的方法，該方法包括：將一第一電晶體和一第二電晶體耦合在一差動對結構中；以及配置所述第一電晶體以具有大於所述第二電晶體的一第二有效面積之一第一有效面積。

為了說明的簡單和明瞭，圖中的元件不一定按照比例，並且在不同的圖中相同的元件符號代表相同的元件。此外，為了說明的簡要，省略了眾所周知的步驟和元件的說明和細節。這裏使用的載流電極(current carrying electrode)是指裝置的元件，其承載通過該裝置例如MOS電晶體的源極或汲極、或雙載子電晶體的射極或集極、或二極體的正極或負極的電流，控制電極是指裝置的元件，其控制通過該裝置例如MOS電晶體的閘極或者雙載子電晶體的基極的電流。雖然這裏把裝置解釋為確定的N－通道或P－通道裝置，本領域的普通技術人員應認識到，根據本發明，互補裝置也是可能的。本領域的普通技術人員應認識到，這裏使用的辭彙"在...期間"、"在...的時候"、以及"當...時"不是表示一旦開始操作馬上就會出現反應的準確術語，而是可能會在初始操作激起的反應之間有一些微小但合理的延遲，例如傳播延遲。

圖1簡要揭示出具有提高的電源抑制的電壓參考電路10的實施例的一部分。電壓參考電路10在輸入端11和公共返回端12之間接收輸入電壓以操作電路10，並在電路10的輸出13上形成穩定的參考電壓。如在下文中將進一步看到的，電路10利用耦合為一差動對的兩個電晶體，該差動對形成電路10的能隙參考部分的△Vbe。電路10包括連接在差動對中的NPN雙載子電晶體17和28。電流源32和負載電阻器27和29一般連接至電晶體17和28。電路10的控制迴路包括運算放大器36和控制電晶體33。除了與電阻器18、24和25串聯的二極體耦合電晶體16之外，電路10更包括串聯的電阻器18、24和25。除了電流源42、負載電晶體43和44以及具有幫助形成運算放大器的電晶體47和電阻器46的第二級之外，運算放大器36更包括差動耦合的電晶體37和39。放大器36的輸入40向電晶體39提供輸入信號，而輸入38向電晶體37提供輸入信號。放大器36的輸出41被連接成控制電晶體33。

放大器36接收在各個節點14和15上形成的電晶體17和28的集極電壓值。放大器36和電晶體33的控制迴路配置以將節點14和15上的電壓值調節成實質相等。在較佳實施例中，電阻器27和29具有相等的值，使得通過電阻器27和29的相應電流26和30的值實質相等。本領域的技術人員應認識到，電阻器27和29的值還被選擇成為放大器36和電晶體33提供期望的開迴路增益。因此，通過各個電晶體28和17的電流26和30的值也相等。

電晶體17和28形成以具有不同尺寸的有效面積，使得電晶體17和28的Vbe不為相同的值。在較佳實施例中，電晶體17具有比電晶體28的有效面積大於約8倍的有效面積，使得在操作中的電晶體17的Vbe值比電晶體28的Vbe小於約10%。而且，因為電晶體17和28具有實質相等的電流值但是不同的有效面積尺寸，電晶體17的Vbe必須小於電晶體28的Vbe。電流源32使電流26和30的總和實質為常數。電阻器18連接在電晶體28的基極和電晶體17的基極之間以接收大約是電晶體28的Vbe和電晶體17的Vbe之間的差值的電壓。該電壓差通常稱為由電晶體17和28形成的能隙參考電路的△Vbe。因此，在電阻器18兩端產生的電壓21等於△Vbe。由電阻器18接收的△Vbe使電流22流過電阻器18。因此，電流22的值表示△Vbe的值。電晶體16和17之間的電流鏡像結構在節點31上設定電壓的極性與值。

電流22流過電阻器25、18、電晶體16和電阻器24。因此，在輸出13上形成的參考電壓值實質等於：Vref＝16Vbe＋△Vbe＋((△Vbe/R18)(R24＋R25))＝16Vbe＋((△Vbe/R18)(R24＋R25＋R18))其中：Vref－輸出13上的輸出電壓；16Vbe－電晶體16的Vbe；△Vbe－△Vbe；R18－電阻器18的值；R24－電阻器24的值；以及R25－電阻器25的值。

當輸入端11上的輸入電壓值變化時，配置放大器36以接收形成△Vbe的電晶體17和28的集極電壓使由放大器36的輸入信號的變化產生的△Vbe的變化最小化。當輸入電壓變化時，這使輸出電壓的變化最小化。如果輸入電壓變化，由放大器36接收的輸入信號值的任何變化對△Vbe值都有很小的影響。應該相信，電路10將電源抑制提高了大約7db。此外，將放大器36的輸入連接至電晶體17和28的集極提高了在輸出13上形成的參考電壓的精確性。舉例來說，如果放大器36具有某個輸入偏移，該偏移反應在電晶體17和28的集極上，但是對於在電阻器21兩端形成的△Vbe值有很小的影響。應該相信，該結構優先於現有技術而將參考電壓值的精確性提高了2至3倍。

由電晶體33提供至輸出13上的負載(未揭示)的電流值取決於電晶體33的尺寸和輸入端11上的輸入電壓值。連接至輸出13的負載可以是被動負載或是主動負載，例如為另一電子電路的一部分的電晶體。如果電晶體33很大，電晶體33可以在輸入電壓的低值處提供大電流。在一個示範性實施例中，電晶體33可以在低於大約2.0伏特的輸入電壓值處提供高達700毫安培(700 mA)。

為了有利於電路10的這個功能，電晶體17的集極一般是連接至節點15和電阻器29的第一端，電阻器29具有連接至輸出13的第二端。電晶體17的射極一般是連接至電流源32的第一端和電晶體28的射極。電晶體28的集極一般是連接至節點14和電晶體27的第一端，電晶體27具有連接至輸出13的第二端。電晶體17的基極一般是連接至電晶體16的基極和集極。電晶體16的射極連接至電阻器24的第一端，電阻器24具有連接至返回端12的第二端。電流源32的第二端連接至返回端12。電晶體16的集極連接至節點19和電阻器18的第一端。電阻器18的第二端一般是連接至節點20、電晶體28的基極以及電阻器25的第一端。電阻器25具有連接至輸出13的第二端。放大器36的輸入38連接至節點14，而放大器36的輸入40連接至節點15。放大器36的輸出41連接至電晶體33的閘極。電晶體39的基極連接至輸入40，其射極連接至電流源42的第一端。電流源42的第二端連接至返回端12。電晶體43的集極和基極連接至電晶體39的集極，而其射極連接至輸入端11。電晶體37的基極連接至輸入38，而其射極連接至電流源42的第一端。電晶體44的基極連接至電晶體43的基極，其集極連接至電晶體37的集極，而其射極連接至輸入端11。電晶體47的基極連接至電晶體44的集極，其射極連接至輸入端11，而其集極連接至輸出41和電阻器46的第一端。電阻器46的第二端連接至返回端12。電晶體33的源極連接至輸出13，而其汲極連接至輸入端11。

圖2簡要揭示出在圖1的說明中解釋的電路10的另一實施例的電壓參考電路50的實施例的一部分。電路50類似於電路10，除了電阻器24用電阻器52代替。電阻器52類似於電阻器24，除了電阻器52形成為電阻區段的串聯。所有電阻區段的總值一般是提供與電阻器24相同的電阻。然而，電阻器52的值可以通過程式化電路51修改。電路51一般是接收用於設定電路51中的記憶元件之值的可程式設計字。記憶元件中存儲的值用於使電阻器52的一些電阻區段兩端短路，從而配置電阻器52的實際電阻。記憶元件可以為電阻保險絲或者記憶元件，例如EPROM或者任何其他習知的記憶元件。實現電路51的電路和方法對於本領域技術人員而言是眾所周知的。程式化電路51通常具有NMOS電晶體以進行電阻器52的一部分的短路。該NMOS電晶體的閘極一般是由讀取記憶元件的狀態的反相器驅動。當NMOS電晶體的閘極由反相器拉高時，NMOS電晶體的閘極被看作連接至電路51的電源。如果電路51的電源電壓連接至端11，端11上的每一電壓變化都通過NMOS電晶體耦合至電阻器52的一部分因而耦合至輸出13的參考電壓。放大器36的輸出41上的電壓變得小於端11上的輸入電壓。如果電路51的電源電壓連接至輸出41，至參考電壓的耦合被最小化。如果輸出13上的PSRR良好，放大器36的輸出具有相同的PSRR，因為33為電壓隨耦器。

在圖2所揭示的實施例中，電路51接收來自放大器36的輸出41的功率。另一方面，電路51可以接收來自輸出13的功率。利用輸出41比利用輸出13向電路51提供更高的工作電壓。

圖3簡要揭示出在晶片61上形成的半導體裝置或積體電路60的實施例的一部分的放大平面視圖。電路10在晶片61上形成。晶片61更可以包括為了簡化圖式而未在圖3中揭示的其他電路。電路10和裝置或積體電路60通過本領域技術人員習知的半導體製備技術在晶片61上形成。

鑒於上述內容，顯然公開了一種新穎的裝置和方法。包括其他特徵的是利用一對差動耦合的電晶體形成△Vbe生成電路。利用差動耦合的電晶體提高了電壓參考電路的電源抑制。

儘管用具體的較佳實施例對本發明的主題進行了描述，但是顯然對於半導體技術領域的技術人員而言很多替換和變更是明顯的。例如，電流源32和42可以由電阻器代替。此外，電阻器27和29可以由電流源代替。再者，電晶體37和39可以為MOS電晶體，而放大器36可以為MOS或CMOS放大器而不是雙載子放大器。另外，為了清楚地描述，始終使用詞語"連接(connect)"，但是，其被規定為與詞語"耦合(couple)"具有相同的意思。因此，應該將"連接"解釋為包括直接連接或間接連接。

10、50．．．電壓參考電路

11．．．輸入端

12．．．公共返回端

13、41．．．輸出

14、15、19、20、31．．．節點

16、17、28、33、37、39、43、44、47．．．電晶體

18、24、25、27、29、46、52．．．電阻器

21．．．電壓

22、26、30．．．電流

32、42．．．電流源

36．．．放大器

38、40．．．輸入

51．．．程式化電路

60．．．積體電路

61．．．晶片

60．．．積體電路

61．．．晶片

圖1簡要揭示出根據本發明的電壓參考電路的一部分的實施例；圖2簡要揭示出另一電壓參考電路的一部分的實施例，其為根據本發明的圖1的電壓參考電路的另一實施例；以及圖3簡要揭示出包括根據本發明的圖1的電壓參考電路的半導體裝置的放大平面視圖。

10．．．電壓參考電路

11．．．輸入端

12．．．公共返回端

13、41．．．輸出

14、15、19、20、31．．．節點

16、17、28、33、37、39、43、44、47．．．電晶體

18、24、25、27、29、46．．．電阻器

21．．．電壓

22、26、30．．．電流

32、42．．．電流源

36．．．放大器

38、40．．．輸入

Claims (18)

1. 一種電壓參考電路，包括：一第一電晶體，其具有一第一有效面積、一第一載流電極、一第二載流電極以及一控制電極，其中所述第一有效面積配置以形成一第一Vbe，且其中所述第一電晶體未耦合於一二極體結構中；一第二電晶體，其具有一第一載流電極、一第二載流電極、一控制電極以及小於所述第一有效面積的一第二有效面積，其中所述第二有效面積配置以形成大於所述第一Vbe的一第二Vbe，且其中所述第二電晶體未耦合於一二極體結構中；一第一電阻器，其耦合以接收所述第一Vbe和所述第二Vbe之間的差值，所述第一電阻器具有第一和第二端；以及一運算放大器，其具有耦合至所述第一電晶體的所述第一載流電極的一第一輸入以及耦合至所述第二電晶體的所述第一載流電極的一第二輸入。
2. 如申請專利範圍第1項所述的電壓參考電路，更包括耦合在一二極體結構中的一第三電晶體以及具有一控制電極以一般耦合至所述第三電晶體的一第一載流電極、所述第一電晶體的所述控制電極以及所述第一電阻器的所述第一端，所述第三電晶體具有一第二載流電極。
3. 如申請專利範圍第2項所述的電壓參考電路，更包括與所述第一電阻器串聯的一第二電阻器以及與所述第一電 阻器串聯的一第三電阻器。
4. 如申請專利範圍第3項所述的電壓參考電路，其中所述第一、第二以及第三電晶體為雙載子電晶體。
5. 如申請專利範圍第1項所述的電壓參考電路，更包括一電流源以耦合至所述第一電晶體的所述第二載流電極以及所述第二電晶體的所述第二載流電極。
6. 如申請專利範圍第1項所述的電壓參考電路，更包括耦合在所述第一電晶體的所述第一載流電極和所述電壓參考電路的輸出之間的一第二電阻器，以及包括耦合在所述第二電晶體的所述第一載流電極和所述電壓參考電路的所述輸出之間的一第三電阻器。
7. 如申請專利範圍第1項所述的電壓參考電路，更包括一控制電晶體，其耦合以接收運算放大器的一輸出以及控制流過所述第一和第二電晶體的一電流。
8. 如申請專利範圍第1項所述的電壓參考電路，其中所述第一電阻器是耦合在所述第一電晶體的控制電極和所述第二電晶體的控制電極之間。
9. 一種形成電壓參考電路的方法，包括：將一第一電晶體和一第二電晶體耦合在一差動對結構中；配置所述第一電晶體以具有小於所述第二電晶體的一第二Vbe之一第一Vbe；以及將所述第一電晶體之一控制電極耦合至一第一電阻器之一第一端並將所述第二電晶體之一控制電極耦合至所 述第一電阻器之一第二端，其中所述第一Vbe和所述第二Vbe間之一差值形成一跨越所述第一電阻器之電壓，且其中所述第一電晶體或所述第二電晶體均未耦合於一二極體結構中。
10. 如申請專利範圍第9項所述的方法，更包括耦合所述第一電阻器以接收所述第一Vbe和所述第二Vbe，以及形成表示所述第一Vbe和所述第二Vbe之間的差值的一第一電流。
11. 如申請專利範圍第10項所述的方法，更包括將一第二電阻器與所述第一電阻器串聯以接收所述第一電流。
12. 如申請專利範圍第11項所述的方法，更包括將一第三電阻器與所述第一電阻器串聯以接收所述第一電流，以及將一第三電晶體耦合在一二極體結構中並與所述第一電阻器串聯。
13. 如申請專利範圍第9項所述的方法，更包括將一第三電晶體的控制電極耦合至所述第一電晶體的控制電極。
14. 如申請專利範圍第9項所述的方法，其中所述將所述第一電晶體和所述第二電晶體耦合在差動對結構中的步驟，包括耦合一電流源以形成通過所述第一和第二電晶體的一偏壓電流。
15. 如申請專利範圍第9項所述的方法，其中所述將所述第一電晶體和所述第二電晶體耦合在差動對結構中的步驟，包括將一第一電阻器耦合在所述第一電晶體和所述電壓參考電路的輸出之間，以及將一第二電阻器耦合在 所述第二電晶體和所述電壓參考電路的輸出之間。
16. 一種形成電壓參考電路的方法，包括：將一第一電晶體和一第二電晶體耦合在一差動對結構中；配置所述第一電晶體以具有大於所述第二電晶體的一第二有效面積之一第一有效面積，其中所述第一電晶體或所述第二電晶體均未耦合於一二極體結構中；將所述第一電晶體之一控制電極耦合至一第一電阻器之一第一端；以及並將所述第二電晶體之一控制電極耦合至所述第一電阻器之一第二端。
17. 如申請專利範圍第16項所述的方法，其中所述配置所述第一電晶體具有大於所述第二電晶體的第二有效面積的第一有效面積的步驟，包括配置所述第一電晶體以形成小於所述第二電晶體的一第二Vbe之一第一Vbe，其中所述第一Vbe和所述第二Vbe間之一差值形成一跨越所述第一電阻器之電壓，以及耦合一電流源以形成通過所述第一和第二電晶體的一偏壓電流。
18. 如申請專利範圍第17項所述的方法，更包括耦合所述第一電阻器以接收所述第一Vbe和所述第二Vbe間之所述差值，並形成表示所述第一Vbe和所述第二Vbe之間之所述差值的一第一電流。