JPH05175346A - 配線およびその形成方法 - Google Patents
配線およびその形成方法Info
- Publication number
- JPH05175346A JPH05175346A JP34270291A JP34270291A JPH05175346A JP H05175346 A JPH05175346 A JP H05175346A JP 34270291 A JP34270291 A JP 34270291A JP 34270291 A JP34270291 A JP 34270291A JP H05175346 A JPH05175346 A JP H05175346A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- layer
- semiconductor substrate
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 Ｗ配線を有する半導体装置において、Ｗ配線
と拡散層とのコンタクト抵抗を低減させ、特性を向上さ
せる。 【構成】 Ｗ配線と拡散層との接続を行なうコンタクト
ホ−ル開孔後、ＴｉＷ膜を形成し、６００〜７５０℃の
熱処理を行ない、その後、Ｗ配線を形成することによ
り、Ｗ配線と拡散層との間にＴｉとＷとＳｉとの３元合
金（ＴｉＷ）Ｓｉ層を形成させる。 【効果】 Ｗ配線を有する半導体装置において、Ｗ配線
と拡散層とのコンタクト抵抗を低減でき、半導体装置の
応答速度を向上させることができる。
と拡散層とのコンタクト抵抗を低減させ、特性を向上さ
せる。 【構成】 Ｗ配線と拡散層との接続を行なうコンタクト
ホ−ル開孔後、ＴｉＷ膜を形成し、６００〜７５０℃の
熱処理を行ない、その後、Ｗ配線を形成することによ
り、Ｗ配線と拡散層との間にＴｉとＷとＳｉとの３元合
金（ＴｉＷ）Ｓｉ層を形成させる。 【効果】 Ｗ配線を有する半導体装置において、Ｗ配線
と拡散層とのコンタクト抵抗を低減でき、半導体装置の
応答速度を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置における配線
の形成方法に関し、特に、タングステン配線の形成方法
に関する。
の形成方法に関し、特に、タングステン配線の形成方法
に関する。
【０００２】
【従来の技術】従来の半導体装置においては一般に、ア
ルミニウム（以下Ａｌと記す）もしくはＡｌ合金配線が
用いられていた。しかし、Ａｌ系配線はエレクトロマイ
グレ−ションやストレスマイグレ−ション等の信頼性に
劣り、また、コンタクトホ−ル、ヴィアホ−ルでのカバ
レジが劣るなどの問題がある。ここでストレスマイグレ
−ョンとは、Ａｌ配線を１５０℃〜３５０℃の温度で放
置した場合に、パッシベ−ションの応力により粒界近傍
のＡｌ原子が移動して、断線してしまうことである。
ルミニウム（以下Ａｌと記す）もしくはＡｌ合金配線が
用いられていた。しかし、Ａｌ系配線はエレクトロマイ
グレ−ションやストレスマイグレ−ション等の信頼性に
劣り、また、コンタクトホ−ル、ヴィアホ−ルでのカバ
レジが劣るなどの問題がある。ここでストレスマイグレ
−ョンとは、Ａｌ配線を１５０℃〜３５０℃の温度で放
置した場合に、パッシベ−ションの応力により粒界近傍
のＡｌ原子が移動して、断線してしまうことである。
【０００３】そこで最近、この問題点を解決するため、
図２に示すようなタングステン（以下Ｗと記す）配線が
用いられている。ＷはＡｌよりも抵抗は高いが、Ｗ原子
のマイグレ−ションが起こりづらいため、信頼性の高い
配線を得ることができる。図２は従来のＷを第１層配線
とした半導体集積回路装置の要部断面概略図である。ｎ
型シリコン半導体基板１（以下Ｓｉ半導体基板と記す）
の主面には、素子の一部となるｐ型拡散層２が形成され
ている。Ｓｉ基板１上には、配線との絶縁のためのシリ
コン酸化膜３（以下ＳｉＯ2膜と記す）が形成され、そ
の上に配線として、Ｗ７が形成されている。上記ＳｉＯ
2膜３には上記拡散層２と配線との接続を行うためのコ
ンタクトホ−ル４が形成されており、上記拡散層２とＷ
７は接続されている。また、マテリアル リサ−チ ソ
シエティ シンポジウム プロシ−ディング ブイ・エ
ル・エス・アイ Ｖ（１９９０年）第２０１頁から第２
０７頁（Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒｃｈ Ｓｏｃ
ｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ
ＶＬＳＩ Ｖ（１９９０）ｐｐ．２０１−２０７）
に、ＣＶＤ−Ｗ／スパッタＷ配線（以下Ｓｐ−Ｗと記
す）の特性について記載されている。このスパッタ技術
で形成されるＳｐ−Ｗは、下地のＳｉＯ2との接着性が
優れているため、化学気相法で形成されるＣＶＤ−Ｗの
下地との密着層としての役割を果たしている。しかしな
がら、このようにＷを配線として密着層としてＳｐ−Ｗ
を用いた場合、シリコン基板に形成された拡散層、特に
ｐ+拡散層とのコンタクト抵抗が高くなるという問題が
あった。マテリアル リサ−チ ソシエティ シンポジ
ウム プロシ−ディング ブイ・エル・エス・アイ Ｖ
（１９９０年）第２０１頁から第２０７頁（Ｍａｔｅｒ
ｉａｌ ＲｅｓｅａｒｃｈＳｏｃｉｅｔｙ Ｓｙｍｐｏ
ｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ ＶＬＳＩ Ｖ（１９
９０）ｐｐ．２０１−２０７）においては、拡散層との
コンタクトホ−ル形成後に、接触抵抗を下げるために、
表面濃度を増加させるための追加イオン注入を行ってい
る。しかし、このイオン注入は配線の形成工程を大幅に
増加させるという点で問題である。
図２に示すようなタングステン（以下Ｗと記す）配線が
用いられている。ＷはＡｌよりも抵抗は高いが、Ｗ原子
のマイグレ−ションが起こりづらいため、信頼性の高い
配線を得ることができる。図２は従来のＷを第１層配線
とした半導体集積回路装置の要部断面概略図である。ｎ
型シリコン半導体基板１（以下Ｓｉ半導体基板と記す）
の主面には、素子の一部となるｐ型拡散層２が形成され
ている。Ｓｉ基板１上には、配線との絶縁のためのシリ
コン酸化膜３（以下ＳｉＯ2膜と記す）が形成され、そ
の上に配線として、Ｗ７が形成されている。上記ＳｉＯ
2膜３には上記拡散層２と配線との接続を行うためのコ
ンタクトホ−ル４が形成されており、上記拡散層２とＷ
７は接続されている。また、マテリアル リサ−チ ソ
シエティ シンポジウム プロシ−ディング ブイ・エ
ル・エス・アイ Ｖ（１９９０年）第２０１頁から第２
０７頁（Ｍａｔｅｒｉａｌ Ｒｅｓｅａｒｃｈ Ｓｏｃ
ｉｅｔｙ Ｓｙｍｐｏｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ
ＶＬＳＩ Ｖ（１９９０）ｐｐ．２０１−２０７）
に、ＣＶＤ−Ｗ／スパッタＷ配線（以下Ｓｐ−Ｗと記
す）の特性について記載されている。このスパッタ技術
で形成されるＳｐ−Ｗは、下地のＳｉＯ2との接着性が
優れているため、化学気相法で形成されるＣＶＤ−Ｗの
下地との密着層としての役割を果たしている。しかしな
がら、このようにＷを配線として密着層としてＳｐ−Ｗ
を用いた場合、シリコン基板に形成された拡散層、特に
ｐ+拡散層とのコンタクト抵抗が高くなるという問題が
あった。マテリアル リサ−チ ソシエティ シンポジ
ウム プロシ−ディング ブイ・エル・エス・アイ Ｖ
（１９９０年）第２０１頁から第２０７頁（Ｍａｔｅｒ
ｉａｌ ＲｅｓｅａｒｃｈＳｏｃｉｅｔｙ Ｓｙｍｐｏ
ｓｉｕｍ Ｐｒｏｃｅｅｄｉｎｇ ＶＬＳＩ Ｖ（１９
９０）ｐｐ．２０１−２０７）においては、拡散層との
コンタクトホ−ル形成後に、接触抵抗を下げるために、
表面濃度を増加させるための追加イオン注入を行ってい
る。しかし、このイオン注入は配線の形成工程を大幅に
増加させるという点で問題である。
【０００４】
【発明が解決しようとする課題】本発明は、Ｗ配線もし
くはチタンタングステン（以下ＴｉＷと記す）とＷとの
積層配線において、Ｓｉ基板とのコンタクト部に３元合
金チタンタングステンシリサイド（以下（ＴｉＷ）Ｓｉ
と記す）を形成させるものである。あるいは、さらに、
該Ｓｉ基板とのコンタクト部において接触する３元合金
（ＴｉＷ）Ｓｉの厚さを１０ｎｍ以下にすることによっ
て、Ｗ配線と拡散層とのコンタクト抵抗を低減し、半導
体の応答速度を向上させるための配線構造と、その製造
方法を目的とするものである。
くはチタンタングステン（以下ＴｉＷと記す）とＷとの
積層配線において、Ｓｉ基板とのコンタクト部に３元合
金チタンタングステンシリサイド（以下（ＴｉＷ）Ｓｉ
と記す）を形成させるものである。あるいは、さらに、
該Ｓｉ基板とのコンタクト部において接触する３元合金
（ＴｉＷ）Ｓｉの厚さを１０ｎｍ以下にすることによっ
て、Ｗ配線と拡散層とのコンタクト抵抗を低減し、半導
体の応答速度を向上させるための配線構造と、その製造
方法を目的とするものである。
【０００５】
【課題を解決するための手段】コンタクトホ−ルを形成
した後に、ＴｉＷを形成し、熱処理した後、Ｗを形成し
上記Ｗと上記ＴｉＷを加工して配線を形成する。あるい
は、コンタクトホ−ルを形成した後に、ＴｉＷ、更にＷ
を形成し、熱処理した後、上記Ｗと上記ＴｉＷを加工し
て配線を形成する。あるいは、コンタクトホ−ルを形成
した後に、ＴｉＷを形成し、熱処理した後、上記ＴｉＷ
を除去し、さらにＷを形成し、このＷを加工して配線を
形成する。あるいは、更に同工程において、ＴｉＷを形
成した後の熱処理温度を６００〜７５０℃とする。ある
いは、更に同工程において、ＴｉＷを形成した後の熱処
理雰囲気を窒素または窒素化合物とする。
した後に、ＴｉＷを形成し、熱処理した後、Ｗを形成し
上記Ｗと上記ＴｉＷを加工して配線を形成する。あるい
は、コンタクトホ−ルを形成した後に、ＴｉＷ、更にＷ
を形成し、熱処理した後、上記Ｗと上記ＴｉＷを加工し
て配線を形成する。あるいは、コンタクトホ−ルを形成
した後に、ＴｉＷを形成し、熱処理した後、上記ＴｉＷ
を除去し、さらにＷを形成し、このＷを加工して配線を
形成する。あるいは、更に同工程において、ＴｉＷを形
成した後の熱処理温度を６００〜７５０℃とする。ある
いは、更に同工程において、ＴｉＷを形成した後の熱処
理雰囲気を窒素または窒素化合物とする。
【０００６】
【作用】上述のように、Ｗ／ＴｉＷ配線において、コン
タクトホ−ルを形成した後に、ＴｉＷを形成し、その
後、熱処理を行うことにより、シリコン基板に形成され
た拡散層とＴｉＷとの界面にＴｉＷのシリサイド層が形
成され、コンタクト抵抗を低減することができる。ま
た、上記熱処理温度を６００〜７５０℃とすることによ
り、接合でのリ−ク電流は増加せず、安定にコンタクト
抵抗を低減できる。また、上記熱処理を窒素もしくは窒
素化合物雰囲気中で行うことにより、ＴｉＷの表面に窒
化膜もしくは窒素含有領域を形成し、その後、ＷをＣＶ
Ｄ法で形成する時のエンクロ−チメント発生の抑制がで
きる。ここでエンクロ−チメントとは、Ｓｉ基板と反応
しながらＷが成長し、成長が過度になることによって、
ＷがＳｉ基板中に侵食することによる欠陥をさす。
タクトホ−ルを形成した後に、ＴｉＷを形成し、その
後、熱処理を行うことにより、シリコン基板に形成され
た拡散層とＴｉＷとの界面にＴｉＷのシリサイド層が形
成され、コンタクト抵抗を低減することができる。ま
た、上記熱処理温度を６００〜７５０℃とすることによ
り、接合でのリ−ク電流は増加せず、安定にコンタクト
抵抗を低減できる。また、上記熱処理を窒素もしくは窒
素化合物雰囲気中で行うことにより、ＴｉＷの表面に窒
化膜もしくは窒素含有領域を形成し、その後、ＷをＣＶ
Ｄ法で形成する時のエンクロ−チメント発生の抑制がで
きる。ここでエンクロ−チメントとは、Ｓｉ基板と反応
しながらＷが成長し、成長が過度になることによって、
ＷがＳｉ基板中に侵食することによる欠陥をさす。
【０００７】
【実施例】（実施例１）図３に、Ｐ型拡散層とのコンタ
クトホ−ルにＴｉＷもしくはＷを形成した後の熱処理で
のコンタクト抵抗の変化を示す。熱処理時間は１０分〜
２時間である。Ｗの場合には、熱処理により僅かにコン
タクト抵抗が下がるもののその変化は小さい。それに対
し、ＴｉＷの場合は、熱処理により大きくコンタクト抵
抗が下がり、６００℃以上ではＷの場合よりも低い抵抗
値を示す。
クトホ−ルにＴｉＷもしくはＷを形成した後の熱処理で
のコンタクト抵抗の変化を示す。熱処理時間は１０分〜
２時間である。Ｗの場合には、熱処理により僅かにコン
タクト抵抗が下がるもののその変化は小さい。それに対
し、ＴｉＷの場合は、熱処理により大きくコンタクト抵
抗が下がり、６００℃以上ではＷの場合よりも低い抵抗
値を示す。
【０００８】図４に、Ｐ型拡散層上に形成した大面積の
コンタクトホ−ルにＴｉＷもしくはＷを形成した後の熱
処理でのＰ型拡散層とＳｉ基板との接合のリ−ク電流の
変化を示す。ここでも、熱処理時間は１０分〜２時間で
ある。Ｗの場合、６５０℃以上でリ−ク電流が急激に増
加する。一方、ＴｉＷの場合は、７５０℃以上でリ−ク
電流の急激な増加が生じる。
コンタクトホ−ルにＴｉＷもしくはＷを形成した後の熱
処理でのＰ型拡散層とＳｉ基板との接合のリ−ク電流の
変化を示す。ここでも、熱処理時間は１０分〜２時間で
ある。Ｗの場合、６５０℃以上でリ−ク電流が急激に増
加する。一方、ＴｉＷの場合は、７５０℃以上でリ−ク
電流の急激な増加が生じる。
【０００９】上述の原因を明らかにするため、これらの
試料を断面ＴＥＭ（透過型電子顕微鏡）観察したとこ
ろ、Ｗの場合、６００℃以上の熱処理によりＷと拡散層
との界面に多結晶のタングステンシリサイド（以下ＷＳ
ｉ2と記す）が形成し、熱処理温度の上昇とともにＷＳ
ｉ2が成長することが判った。また、６５０〜７００℃
の温度範囲ではコンタクトホ−ル部でシリサイド化に伴
う応力によりＳｉ基板に歪みが発生していることも観察
された。また、７００℃以上ではシリサイド層が拡散層
以上に拡がっていたため、これらの応力歪みと過剰シリ
サイド層の形成がリ−ク電流の原因であることが明確に
なった。一方、ＴｉＷの場合は、６００〜７５０℃の温
度範囲でＴｉＷと拡散層との界面に（ＴｉＷ）Ｓｉの３
元合金層がほぼエピタキシャルに約３〜１０ｎｍ形成さ
れていることが観察された。また、８００℃以上では、
１００ｎｍ以上の多結晶の厚いシリサイド層が形成され
ていた。Ｘ線回折の結果、この厚いシリサイド層はＷＳ
ｉ2と（ＴｉＷ）Ｓｉとの多結晶であることが判った。
つまり、ＴｉＷの場合、６００〜７５０℃の温度範囲で
ＴｉＷと拡散層との界面に１０ｎｍ以下の（ＴｉＷ）Ｓ
ｉの３元合金層がほぼエピタキシャルに形成され、この
エピタキシャル層が厚いシリサイド層形成を抑制してい
ると考えられる。
試料を断面ＴＥＭ（透過型電子顕微鏡）観察したとこ
ろ、Ｗの場合、６００℃以上の熱処理によりＷと拡散層
との界面に多結晶のタングステンシリサイド（以下ＷＳ
ｉ2と記す）が形成し、熱処理温度の上昇とともにＷＳ
ｉ2が成長することが判った。また、６５０〜７００℃
の温度範囲ではコンタクトホ−ル部でシリサイド化に伴
う応力によりＳｉ基板に歪みが発生していることも観察
された。また、７００℃以上ではシリサイド層が拡散層
以上に拡がっていたため、これらの応力歪みと過剰シリ
サイド層の形成がリ−ク電流の原因であることが明確に
なった。一方、ＴｉＷの場合は、６００〜７５０℃の温
度範囲でＴｉＷと拡散層との界面に（ＴｉＷ）Ｓｉの３
元合金層がほぼエピタキシャルに約３〜１０ｎｍ形成さ
れていることが観察された。また、８００℃以上では、
１００ｎｍ以上の多結晶の厚いシリサイド層が形成され
ていた。Ｘ線回折の結果、この厚いシリサイド層はＷＳ
ｉ2と（ＴｉＷ）Ｓｉとの多結晶であることが判った。
つまり、ＴｉＷの場合、６００〜７５０℃の温度範囲で
ＴｉＷと拡散層との界面に１０ｎｍ以下の（ＴｉＷ）Ｓ
ｉの３元合金層がほぼエピタキシャルに形成され、この
エピタキシャル層が厚いシリサイド層形成を抑制してい
ると考えられる。
【００１０】さらに、Ｗ配線を化学気相成長法（以下Ｃ
ＶＤ法と記す）で形成する場合には、ＣＶＤの原料ガス
である６弗化タングステン（以下ＷＦ6と記す）がＳｉ
基板と反応し、Ｓｉ基板にエンクロ−チメントやワ−ム
ホ−ルと呼ばれる欠陥を形成することが知られている。
ここで、ワ−ムホ−ルとは、ＣＶＤ法でＷ形成時に付随
して生じる弗化水素ＨＦによりＳｉ基板が侵食され空洞
ができるという欠陥をさす。ＣＶＤ法でＷを形成する前
にＴｉＷ膜を形成しておくことはこれらの欠陥を低減さ
せる有効な方法であるが、Ｗの形成条件によっては欠陥
が形成されることがあった。ＴｉＷが柱状結晶のため、
縦方向に侵入しやすく、結晶粒界を通って反応種がＳｉ
基板に到達するためと推定される。ＴｉＷを形成した後
の熱処理を窒素もしくは窒素化合物雰囲気で行うと、そ
の後にＣＶＤ法でＷ膜を形成してもＳｉ基板への欠陥形
成は生じなかった。これはＴｉＷの結晶粒界に窒化チタ
ン（以下ＴｉＮと記す）や窒化タングステン（以下ＷＮ
と記す）が形成され、反応種の拡散を抑制するためと考
えられる。
ＶＤ法と記す）で形成する場合には、ＣＶＤの原料ガス
である６弗化タングステン（以下ＷＦ6と記す）がＳｉ
基板と反応し、Ｓｉ基板にエンクロ−チメントやワ−ム
ホ−ルと呼ばれる欠陥を形成することが知られている。
ここで、ワ−ムホ−ルとは、ＣＶＤ法でＷ形成時に付随
して生じる弗化水素ＨＦによりＳｉ基板が侵食され空洞
ができるという欠陥をさす。ＣＶＤ法でＷを形成する前
にＴｉＷ膜を形成しておくことはこれらの欠陥を低減さ
せる有効な方法であるが、Ｗの形成条件によっては欠陥
が形成されることがあった。ＴｉＷが柱状結晶のため、
縦方向に侵入しやすく、結晶粒界を通って反応種がＳｉ
基板に到達するためと推定される。ＴｉＷを形成した後
の熱処理を窒素もしくは窒素化合物雰囲気で行うと、そ
の後にＣＶＤ法でＷ膜を形成してもＳｉ基板への欠陥形
成は生じなかった。これはＴｉＷの結晶粒界に窒化チタ
ン（以下ＴｉＮと記す）や窒化タングステン（以下ＷＮ
と記す）が形成され、反応種の拡散を抑制するためと考
えられる。
【００１１】図１に、Ｗを第１層配線とし、下地Ｓｉと
の密着層をＴｉＷとした半導体集積回路装置の要部断面
概略図を示す。ｎ型Ｓｉ半導体基板１の主面には、素子
の一部となるｐ型拡散層２が形成されている。Ｓｉ基板
１上には、配線との絶縁のためのＳｉＯ2膜３が形成さ
れ、その上に配線として、１００ｎｍのＴｉＷ５と３０
０ｎｍのＷ７が形成されている。上記ＳｉＯ2膜３には
上記拡散層２と配線との接続を行うためのコンタクトホ
−ル４が形成されており、上記拡散層２とＴｉＷ５が接
続されているが、その界面には約４ｎｍの（ＴｉＷ）Ｓ
ｉ層６が形成されている。従来は上記Ｗ配線７と上記ｐ
型拡散層２とのコンタクト抵抗は直径０．６μｍのコン
タクトホ−ルで４５０〜５００Ωであったが、本実施例
のＷ配線では４２〜５０Ωである。
の密着層をＴｉＷとした半導体集積回路装置の要部断面
概略図を示す。ｎ型Ｓｉ半導体基板１の主面には、素子
の一部となるｐ型拡散層２が形成されている。Ｓｉ基板
１上には、配線との絶縁のためのＳｉＯ2膜３が形成さ
れ、その上に配線として、１００ｎｍのＴｉＷ５と３０
０ｎｍのＷ７が形成されている。上記ＳｉＯ2膜３には
上記拡散層２と配線との接続を行うためのコンタクトホ
−ル４が形成されており、上記拡散層２とＴｉＷ５が接
続されているが、その界面には約４ｎｍの（ＴｉＷ）Ｓ
ｉ層６が形成されている。従来は上記Ｗ配線７と上記ｐ
型拡散層２とのコンタクト抵抗は直径０．６μｍのコン
タクトホ−ルで４５０〜５００Ωであったが、本実施例
のＷ配線では４２〜５０Ωである。
【００１２】次に、図５に図１の半導体集積回路装置を
形成するためのプロセスフロ−を示す。まず、同図
（ａ）の工程により、従来方法を用いて、拡散層２を形
成した半導体基板１上に、ＣＶＤ法によりＳｉＯ2膜３
を形成し、上記ＳｉＯ2膜３に上記拡散層２に電気的に
接続するコンタクトホ−ル４を従来のホトリソグラフィ
技術とドライエッチング技術を用いて形成する。その上
に、ＴｉＷ５を従来のスパッタ技術で１００ｎｍ形成す
る。次に、同図（ｂ）の工程により、窒素を流した６５
０℃の熱処理炉に内で、１０分〜２時間の熱処理を行
い、上記拡散層２と上記ＴｉＷ５との界面にＴｉとＷと
Ｓｉとの３元合金（ＴｉＷ）Ｓｉのエピタキシャル層６
を形成する。さらに、同図（ｃ）の工程により、Ｗ７を
スパッタ技術を使用して３００ｎｍ形成し、従来のホト
リソグラフィ技術と従来のドライエッチング技術を用い
て加工して、Ｗ７とＴｉＷ５との積層配線を形成する。
なお、スパッタＷ７を形成する条件としては、圧力は４
ｍｔｏｒｒ、温度は１５０℃で行なった。また、ＣＶＤ
法によりＳｉＯ2膜３を形成する条件としては、温度は
３８０℃、圧力は０．９ｔｏｒｒ、ガスはＳｉＨ4，Ｎ2
Ｏの混合ガスで行なった。ＴｉＷ５形成時のスパッタ条
件として、温度は１６５℃で圧力は１６ｍｔｏｒｒとし
て行ない、Ｗ形成時のスパッタ条件としては、温度は１
５０℃で圧力は４ｍｔｏｒｒで行った。
形成するためのプロセスフロ−を示す。まず、同図
（ａ）の工程により、従来方法を用いて、拡散層２を形
成した半導体基板１上に、ＣＶＤ法によりＳｉＯ2膜３
を形成し、上記ＳｉＯ2膜３に上記拡散層２に電気的に
接続するコンタクトホ−ル４を従来のホトリソグラフィ
技術とドライエッチング技術を用いて形成する。その上
に、ＴｉＷ５を従来のスパッタ技術で１００ｎｍ形成す
る。次に、同図（ｂ）の工程により、窒素を流した６５
０℃の熱処理炉に内で、１０分〜２時間の熱処理を行
い、上記拡散層２と上記ＴｉＷ５との界面にＴｉとＷと
Ｓｉとの３元合金（ＴｉＷ）Ｓｉのエピタキシャル層６
を形成する。さらに、同図（ｃ）の工程により、Ｗ７を
スパッタ技術を使用して３００ｎｍ形成し、従来のホト
リソグラフィ技術と従来のドライエッチング技術を用い
て加工して、Ｗ７とＴｉＷ５との積層配線を形成する。
なお、スパッタＷ７を形成する条件としては、圧力は４
ｍｔｏｒｒ、温度は１５０℃で行なった。また、ＣＶＤ
法によりＳｉＯ2膜３を形成する条件としては、温度は
３８０℃、圧力は０．９ｔｏｒｒ、ガスはＳｉＨ4，Ｎ2
Ｏの混合ガスで行なった。ＴｉＷ５形成時のスパッタ条
件として、温度は１６５℃で圧力は１６ｍｔｏｒｒとし
て行ない、Ｗ形成時のスパッタ条件としては、温度は１
５０℃で圧力は４ｍｔｏｒｒで行った。
【００１３】上述の工程においては、図５（ａ）の工程
によるＴｉＷ５の熱処理を窒素雰囲気中で行なっている
が、化学反応に影響を与えない不活性ガス、例えばアル
ゴンＡｒ雰囲気中で熱処理しても同様の効果が得られ
る。また、Ｗ配線７の形成方法としてＣＶＤ法を用いた
場合にも同様の効果が得られるが、ＴｉＷ５の熱処理を
Ａｒ雰囲気中で行なった場合にはＣＶＤ法の形成条件に
よってコンタクトでの接合リ−ク電流が増加することが
見られた。よって、Ｗ配線の形成方法としてＣＶＤ法を
用いる場合には、ＴｉＷの熱処理は窒素または窒素化合
物雰囲気の方がより望ましい。またＣＶＤによってＷ７
を形成するときの条件としては、温度は４７５℃、圧力
は８０ｔｏｒｒ、ガスはＷＦ6，水素Ｈ2の混合ガスを使
用した。
によるＴｉＷ５の熱処理を窒素雰囲気中で行なっている
が、化学反応に影響を与えない不活性ガス、例えばアル
ゴンＡｒ雰囲気中で熱処理しても同様の効果が得られ
る。また、Ｗ配線７の形成方法としてＣＶＤ法を用いた
場合にも同様の効果が得られるが、ＴｉＷ５の熱処理を
Ａｒ雰囲気中で行なった場合にはＣＶＤ法の形成条件に
よってコンタクトでの接合リ−ク電流が増加することが
見られた。よって、Ｗ配線の形成方法としてＣＶＤ法を
用いる場合には、ＴｉＷの熱処理は窒素または窒素化合
物雰囲気の方がより望ましい。またＣＶＤによってＷ７
を形成するときの条件としては、温度は４７５℃、圧力
は８０ｔｏｒｒ、ガスはＷＦ6，水素Ｈ2の混合ガスを使
用した。
【００１４】（実施例２）図１と同様の構造を持つ半導
体集積回路装置を実施例１とは別の方法で形成したとき
のプロセスフロ−を図６に示す。まず、同図（ａ）の工
程により、従来方法を用いて、拡散層２を形成した半導
体基板１上に、ＣＶＤ法によりＳｉＯ2膜３を形成し、
上記ＳｉＯ2膜３に上記拡散層２に電気的に接続するコ
ンタクトホ−ル４を従来のホトリソグラフィ技術とドラ
イエッチング技術を用いて形成する。
体集積回路装置を実施例１とは別の方法で形成したとき
のプロセスフロ−を図６に示す。まず、同図（ａ）の工
程により、従来方法を用いて、拡散層２を形成した半導
体基板１上に、ＣＶＤ法によりＳｉＯ2膜３を形成し、
上記ＳｉＯ2膜３に上記拡散層２に電気的に接続するコ
ンタクトホ−ル４を従来のホトリソグラフィ技術とドラ
イエッチング技術を用いて形成する。
【００１５】その上に、ＴｉＷ５を実施例１と同様の条
件下のスパッタ技術により１００ｎｍ形成し、さらにＷ
７を実施例１と同様の条件下のスパッタ技術により３０
０ｎｍ形成する。次に、同図（ｂ）の工程により、窒素
を流した６５０℃の熱処理炉内で、１０分〜２時間の熱
処理を行い、上記拡散層２と上記ＴｉＷ５との界面にＴ
ｉとＷとＳｉとの３元合金（ＴｉＷ）Ｓｉのエピタキシ
ャル層６を形成する。さらに、同図（ｃ）の工程によ
り、従来のホトリソグラフィ技術とドライエッチング技
術を用いて加工して、Ｗ７とＴｉＷ５との積層配線を形
成する。本実施例の場合も、実施例１と同様に、従来の
Ｗ配線では４５０〜５００Ωであった０．６μｍのコン
タクトホ−ルのコンタクト抵抗が４２〜５０Ωと１桁小
さくすることが可能となる。
件下のスパッタ技術により１００ｎｍ形成し、さらにＷ
７を実施例１と同様の条件下のスパッタ技術により３０
０ｎｍ形成する。次に、同図（ｂ）の工程により、窒素
を流した６５０℃の熱処理炉内で、１０分〜２時間の熱
処理を行い、上記拡散層２と上記ＴｉＷ５との界面にＴ
ｉとＷとＳｉとの３元合金（ＴｉＷ）Ｓｉのエピタキシ
ャル層６を形成する。さらに、同図（ｃ）の工程によ
り、従来のホトリソグラフィ技術とドライエッチング技
術を用いて加工して、Ｗ７とＴｉＷ５との積層配線を形
成する。本実施例の場合も、実施例１と同様に、従来の
Ｗ配線では４５０〜５００Ωであった０．６μｍのコン
タクトホ−ルのコンタクト抵抗が４２〜５０Ωと１桁小
さくすることが可能となる。
【００１６】（実施例３）図７はＷを第１層配線とし、
（ＴｉＷ）Ｓｉ層とコンタクトホ−ル内の拡散層が接触
した構造を持つＳｉ半導体集積回路装置の要部断面概略
図である。ｎ型Ｓｉ半導体基板１の主面には、素子の一
部となるｐ型拡散層２が形成されている。Ｓｉ基板１上
には、配線との絶縁のためのＳｉＯ2膜３が形成され、
その上に配線として、３００ｎｍのＷ７が形成されてい
る。上記ＳｉＯ2膜３には上記拡散層２と配線との接続
を行うためのコンタクトホ−ル４が形成されており、上
記拡散層２と上記Ｗ７は接続されているが、その界面に
は約４ｎｍの（ＴｉＷ）Ｓｉ層６が形成されている。本
実施例では、Ｗ配線７とｐ型拡散層２とのコンタクト抵
抗は直径０．６μｍのコンタクトホ−ルで４５〜５５Ω
であった。
（ＴｉＷ）Ｓｉ層とコンタクトホ−ル内の拡散層が接触
した構造を持つＳｉ半導体集積回路装置の要部断面概略
図である。ｎ型Ｓｉ半導体基板１の主面には、素子の一
部となるｐ型拡散層２が形成されている。Ｓｉ基板１上
には、配線との絶縁のためのＳｉＯ2膜３が形成され、
その上に配線として、３００ｎｍのＷ７が形成されてい
る。上記ＳｉＯ2膜３には上記拡散層２と配線との接続
を行うためのコンタクトホ−ル４が形成されており、上
記拡散層２と上記Ｗ７は接続されているが、その界面に
は約４ｎｍの（ＴｉＷ）Ｓｉ層６が形成されている。本
実施例では、Ｗ配線７とｐ型拡散層２とのコンタクト抵
抗は直径０．６μｍのコンタクトホ−ルで４５〜５５Ω
であった。
【００１７】図８は図７の断面構造を持つ半導体集積回
路装置を形成するためのプロセスフロ−である。まず、
同図（ａ）の工程により、従来方法を用いて、拡散層２
を形成した半導体基板１上に、実施例１と同様の条件下
でＣＶＤ法によりＳｉＯ2膜３を形成し、上記ＳｉＯ2膜
３に上記拡散層２に電気的に接続するコンタクトホ−ル
４を従来のホトリソグラフィ技術とドライエッチング技
術を用いて形成する。
路装置を形成するためのプロセスフロ−である。まず、
同図（ａ）の工程により、従来方法を用いて、拡散層２
を形成した半導体基板１上に、実施例１と同様の条件下
でＣＶＤ法によりＳｉＯ2膜３を形成し、上記ＳｉＯ2膜
３に上記拡散層２に電気的に接続するコンタクトホ−ル
４を従来のホトリソグラフィ技術とドライエッチング技
術を用いて形成する。
【００１８】その上に、ＴｉＷ５を実施例１と同様の条
件下のスパッタ技術を用いて１００ｎｍ形成し、窒素を
流した６５０℃の熱処理炉内で、１０分〜２時間の熱処
理を行い、上記拡散層２と上記ＴｉＷ５との界面にＴｉ
とＷとＳｉとの３元合金（ＴｉＷ）Ｓｉのエピタキシャ
ル層６を形成する。次に、同図（ｂ）の工程により、過
酸化水素水Ｈ2Ｏ2またはＨ2Ｏ2を主成分とした溶液に
２．５〜３時間浸漬し、上記ＴｉＷ５をウエットエッチ
ング除去する。この時、上記拡散層２と上記ＴｉＷ５と
の界面に形成された上記３元合金（ＴｉＷ）Ｓｉのエピ
タキシャル層６はほとんど除去されない。さらに、同図
（ｃ）の工程により、Ｗ７を実施例１と同様の条件下の
スパッタ技術で３００ｎｍ形成し、従来のホトリソグラ
フィ技術とドライエッチング技術を用いて加工して、Ｗ
配線を形成する。この配線においても実施例１と同様
に、従来のＷ配線では４５０〜５００Ωであった０．６
μｍのコンタクトホ−ルのコンタクト抵抗が４５〜５５
Ωと１桁小さくすることが可能となる。また、ＴｉＷ５
の除去の工程が加わるが、実施例１と比較して、膜厚は
約３／４になる。
件下のスパッタ技術を用いて１００ｎｍ形成し、窒素を
流した６５０℃の熱処理炉内で、１０分〜２時間の熱処
理を行い、上記拡散層２と上記ＴｉＷ５との界面にＴｉ
とＷとＳｉとの３元合金（ＴｉＷ）Ｓｉのエピタキシャ
ル層６を形成する。次に、同図（ｂ）の工程により、過
酸化水素水Ｈ2Ｏ2またはＨ2Ｏ2を主成分とした溶液に
２．５〜３時間浸漬し、上記ＴｉＷ５をウエットエッチ
ング除去する。この時、上記拡散層２と上記ＴｉＷ５と
の界面に形成された上記３元合金（ＴｉＷ）Ｓｉのエピ
タキシャル層６はほとんど除去されない。さらに、同図
（ｃ）の工程により、Ｗ７を実施例１と同様の条件下の
スパッタ技術で３００ｎｍ形成し、従来のホトリソグラ
フィ技術とドライエッチング技術を用いて加工して、Ｗ
配線を形成する。この配線においても実施例１と同様
に、従来のＷ配線では４５０〜５００Ωであった０．６
μｍのコンタクトホ−ルのコンタクト抵抗が４５〜５５
Ωと１桁小さくすることが可能となる。また、ＴｉＷ５
の除去の工程が加わるが、実施例１と比較して、膜厚は
約３／４になる。
【００１９】上述の工程ではＴｉＷ５の熱処理を窒素雰
囲気中で行なっているが、実施例１と同様の理由で、Ｗ
配線の形成方法としてＣＶＤ法を用いる場合には、Ｔｉ
Ｗの熱処理は窒素または窒素化合物雰囲気の方がより望
ましい。
囲気中で行なっているが、実施例１と同様の理由で、Ｗ
配線の形成方法としてＣＶＤ法を用いる場合には、Ｔｉ
Ｗの熱処理は窒素または窒素化合物雰囲気の方がより望
ましい。
【００２０】（実施例４）図９にＷを第１層配線とし、
下地Ｓｉとの密着層をＴｉＷとした構造を用いた多層配
線を形成するためのプロセスフロ−を示す。まず、図５
あるいは図６の工程により第１層配線を形成し、その
後、同図（ａ）の工程によりプラズマ励起ＣＶＤ技術で
形成したシリコン酸化膜Ｐ−ＳｉＯ、塗布ガラスＳＯ
Ｇ、Ｐ−ＳｉＯの３層層間膜８を形成した後、上記３層
層間膜８に、上記積層配線に接続するヴィアホ−ル９を
形成する。その上に、（ｂ）の工程により、ＴｉＷ１
０、Ａｌ合金１１、ＴｉＷ１２を実施例１のＴｉＷ５形
成時と同様の条件下のスパッタ技術で形成する。さら
に、同図（ｃ）の工程により、従来のホトエッチング、
ドライエッチング技術を用いて加工することによって、
第２層配線を形成し、多層配線において、デバイス特性
を向上させるため、水素雰囲気中かつ４５０℃で１０分
〜２時間の熱処理を行い、保護膜としてプラズマ励起Ｃ
ＶＤ技術でシリコン窒化膜Ｐ−ＳｉＮ１３を形成する。
これにより、Ｗ配線を用いた２層配線を形成したが、こ
の場合にも従来のＷ配線では４５０〜５００Ωであった
０．６μｍのコンタクトホ−ルのコンタクト抵抗が４２
〜５０Ωと１桁小さくすることが可能となる。なお、Ｐ
−ＳｉＯ形成時のプラズマ励起ＣＶＤの条件は圧力は
０．９ｔｏｒｒ、温度は３８０℃、ガスはＳｉＨ4，Ｎ2
Ｏを使用した。
下地Ｓｉとの密着層をＴｉＷとした構造を用いた多層配
線を形成するためのプロセスフロ−を示す。まず、図５
あるいは図６の工程により第１層配線を形成し、その
後、同図（ａ）の工程によりプラズマ励起ＣＶＤ技術で
形成したシリコン酸化膜Ｐ−ＳｉＯ、塗布ガラスＳＯ
Ｇ、Ｐ−ＳｉＯの３層層間膜８を形成した後、上記３層
層間膜８に、上記積層配線に接続するヴィアホ−ル９を
形成する。その上に、（ｂ）の工程により、ＴｉＷ１
０、Ａｌ合金１１、ＴｉＷ１２を実施例１のＴｉＷ５形
成時と同様の条件下のスパッタ技術で形成する。さら
に、同図（ｃ）の工程により、従来のホトエッチング、
ドライエッチング技術を用いて加工することによって、
第２層配線を形成し、多層配線において、デバイス特性
を向上させるため、水素雰囲気中かつ４５０℃で１０分
〜２時間の熱処理を行い、保護膜としてプラズマ励起Ｃ
ＶＤ技術でシリコン窒化膜Ｐ−ＳｉＮ１３を形成する。
これにより、Ｗ配線を用いた２層配線を形成したが、こ
の場合にも従来のＷ配線では４５０〜５００Ωであった
０．６μｍのコンタクトホ−ルのコンタクト抵抗が４２
〜５０Ωと１桁小さくすることが可能となる。なお、Ｐ
−ＳｉＯ形成時のプラズマ励起ＣＶＤの条件は圧力は
０．９ｔｏｒｒ、温度は３８０℃、ガスはＳｉＨ4，Ｎ2
Ｏを使用した。
【００２１】（実施例５）図１０に、Ｗと他の金属との
積層配線を用いた構造を持つ半導体集積回路装置を形成
するためのプロセスフロ−を示す。従来方法を用いて、
拡散層２を形成した半導体基板１上に、実施例１と同様
の条件下のＣＶＤ法によりＳｉＯ2膜３を形成し、上記
ＳｉＯ2膜３に上記拡散層２に電気的に接続するコンタ
クトホ−ル４を従来のホトリソグラフィ技術とドライエ
ッチング技術を用いて形成する。次に、図１０（ａ）の
工程により、ＴｉＷ５を実施例１と同様の条件下のスパ
ッタ技術を用いて１００ｎｍ形成し、窒素を流した６５
０℃の熱処理炉内で、１０分〜２時間の熱処理を行い、
上記拡散層２と上記ＴｉＷ５との界面にＴｉとＷとＳｉ
との３元合金（ＴｉＷ）Ｓｉのエピタキシャル層６を形
成する。さらに、同図（ｂ）の工程により、Ｗ７、アル
ミニウムＡｌ１４、ＴｉＷ１５を実施例１と同様の条件
下のスパッタ技術で、それぞれ膜厚２００ｎｍ、３００
ｎｍ、５０ｎｍで形成する。ここで、ＴｉＷ１５はホト
リソグラフィにおいて単層レジストを用いているため、
凹凸面での光の一点集中を防ぐための反射防止膜として
用いている。さらに、同図（ｃ）の工程により、従来の
ホトリソグラフィ技術とドライエッチング技術を用いて
加工して、Ｗ７とＡｌ１４との積層配線を形成する。膜
厚２００ｎｍのＷに膜厚３００ｎｍのＡｌを積層させる
ことにより、約７００ｍΩ／□のシ−ト抵抗が約９０ｍ
Ω／□に大幅に低減することが可能となる。この場合
も、従来のＷ配線では４５０〜５００Ωであった０．６
μｍのコンタクトホ−ルのコンタクト抵抗が４２〜５０
Ωと１桁小さくすることが可能となり、また積層配線に
Ａｌを使用しているため、応答が高速化する。
積層配線を用いた構造を持つ半導体集積回路装置を形成
するためのプロセスフロ−を示す。従来方法を用いて、
拡散層２を形成した半導体基板１上に、実施例１と同様
の条件下のＣＶＤ法によりＳｉＯ2膜３を形成し、上記
ＳｉＯ2膜３に上記拡散層２に電気的に接続するコンタ
クトホ−ル４を従来のホトリソグラフィ技術とドライエ
ッチング技術を用いて形成する。次に、図１０（ａ）の
工程により、ＴｉＷ５を実施例１と同様の条件下のスパ
ッタ技術を用いて１００ｎｍ形成し、窒素を流した６５
０℃の熱処理炉内で、１０分〜２時間の熱処理を行い、
上記拡散層２と上記ＴｉＷ５との界面にＴｉとＷとＳｉ
との３元合金（ＴｉＷ）Ｓｉのエピタキシャル層６を形
成する。さらに、同図（ｂ）の工程により、Ｗ７、アル
ミニウムＡｌ１４、ＴｉＷ１５を実施例１と同様の条件
下のスパッタ技術で、それぞれ膜厚２００ｎｍ、３００
ｎｍ、５０ｎｍで形成する。ここで、ＴｉＷ１５はホト
リソグラフィにおいて単層レジストを用いているため、
凹凸面での光の一点集中を防ぐための反射防止膜として
用いている。さらに、同図（ｃ）の工程により、従来の
ホトリソグラフィ技術とドライエッチング技術を用いて
加工して、Ｗ７とＡｌ１４との積層配線を形成する。膜
厚２００ｎｍのＷに膜厚３００ｎｍのＡｌを積層させる
ことにより、約７００ｍΩ／□のシ−ト抵抗が約９０ｍ
Ω／□に大幅に低減することが可能となる。この場合
も、従来のＷ配線では４５０〜５００Ωであった０．６
μｍのコンタクトホ−ルのコンタクト抵抗が４２〜５０
Ωと１桁小さくすることが可能となり、また積層配線に
Ａｌを使用しているため、応答が高速化する。
【００２２】
【発明の効果】Ｗ配線を有する半導体装置において、Ｗ
配線と拡散層とのコンタクト抵抗を低減でき、半導体装
置の応答速度を向上させることができる。
配線と拡散層とのコンタクト抵抗を低減でき、半導体装
置の応答速度を向上させることができる。
【図１】Ｗを第１層配線とし、下地Ｓｉとの密着層をＴ
ｉＷとした半導体集積回路装置の要部断面概略図。
ｉＷとした半導体集積回路装置の要部断面概略図。
【図２】Ｗを第１層配線とした従来の半導体集積回路装
置の要部断面概略図。
置の要部断面概略図。
【図３】コンタクト部にＴｉＷもしくはＷを形成した後
の、熱処理における熱処理温度とコンタクト抵抗の関係
を示すグラフ。
の、熱処理における熱処理温度とコンタクト抵抗の関係
を示すグラフ。
【図４】大面積のコンタクト部にＴｉＷもしくはＷを形
成した後の熱処理における熱処理温度と拡散層とＳｉ基
板との接合リ−ク電流の関係を示すグラフ。
成した後の熱処理における熱処理温度と拡散層とＳｉ基
板との接合リ−ク電流の関係を示すグラフ。
【図５】Ｗを第１層配線とし、下地Ｓｉとの密着層をＴ
ｉＷとした半導体集積回路装置を形成するためのプロセ
スフロ−。
ｉＷとした半導体集積回路装置を形成するためのプロセ
スフロ−。
【図６】Ｗを第１層配線とし、下地Ｓｉとの密着層をＴ
ｉＷとした半導体集積回路装置を形成するための他のプ
ロセスフロ−。
ｉＷとした半導体集積回路装置を形成するための他のプ
ロセスフロ−。
【図７】Ｗを第１層配線とし、（ＴｉＷ）Ｓｉ層とコン
タクトホ−ル内の拡散層が接触した構造を持つＳｉ半導
体集積回路装置の要部断面概略図。
タクトホ−ル内の拡散層が接触した構造を持つＳｉ半導
体集積回路装置の要部断面概略図。
【図８】Ｗを第１層配線とし、（ＴｉＷ）Ｓｉ層とコン
タクトホ−ル内の拡散層が接触した構造を持つＳｉ半導
体集積回路装置を形成するためのプロセスフロ−。
タクトホ−ル内の拡散層が接触した構造を持つＳｉ半導
体集積回路装置を形成するためのプロセスフロ−。
【図９】Ｗを第１層配線とし、下地Ｓｉとの密着層をＴ
ｉＷとした構造を用いた多層配線を形成するためのプロ
セスフロ−。
ｉＷとした構造を用いた多層配線を形成するためのプロ
セスフロ−。
【図１０】Ｗと他の金属との積層配線を用いた構造を持
つ半導体集積回路装置を形成するためのプロセスフロ
−。
つ半導体集積回路装置を形成するためのプロセスフロ
−。
１・・・・・シリコン基板、２・・・・・拡散層、３・・・・・酸化シ
リコン膜、４・・・・・コンタクトホ−ル、５，１０，１
２，１５・・・・・・ＴｉＷ、６・・・・・（ＴｉＷ）Ｓｉ、７・・・
・・Ｗ、８・・・・・Ｐ−ＳｉＯ，塗布ガラス，Ｐ−ＳｉＯの
３層層間膜、９・・・・・ヴィアホ−ル、１１・・・・・Ａｌ合
金、１３・・・・・Ｐ−ＳｉＮ、１４・・・・・Ａｌ
リコン膜、４・・・・・コンタクトホ−ル、５，１０，１
２，１５・・・・・・ＴｉＷ、６・・・・・（ＴｉＷ）Ｓｉ、７・・・
・・Ｗ、８・・・・・Ｐ−ＳｉＯ，塗布ガラス，Ｐ−ＳｉＯの
３層層間膜、９・・・・・ヴィアホ−ル、１１・・・・・Ａｌ合
金、１３・・・・・Ｐ−ＳｉＮ、１４・・・・・Ａｌ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 登季男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 鈴樹 正恭 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (7)
- 【請求項１】シリコン半導体基板上に形成される配線に
おいて、該シリコン半導体基板上に形成された絶縁膜上
にチタンタングステンとタングステンとの積層配線を形
成するとともに、該積層配線が上記シリコン半導体基板
との接続部においてはチタン、タングステン、シリコン
の３元合金との積層構造とされることを特徴とする配
線。 - 【請求項２】シリコン半導体基板上に形成される配線に
おいて、該シリコン半導体基板上に形成された絶縁膜上
にタングステンを形成するとともに、該配線が上記シリ
コン半導体基板との接続部においてはチタン、タングス
テン、シリコンの３元合金との積層構造とされることを
特徴とする配線。 - 【請求項３】シリコン半導体基板との接続部において形
成されるチタン、タングステン、シリコンの３元合金の
厚さが１０ｎｍ以下であることを特徴とする特許請求の
範囲第１項乃至第２項のうち１つに記載の配線。 - 【請求項４】半導体基板上の配線を形成する方法におい
て、該半導体基板上に絶縁膜を形成する工程と、該絶縁
膜上に該半導体基板に接続する貫通孔を形成する工程
と、チタンタングステン層を形成する工程と、該チタン
タングステン層上にタングステン層を形成する工程と、
上記半導体基板の熱処理により該半導体基板と上記チタ
ンタングステン層との接続部においてチタンタングステ
ンシリサイド層を形成する工程と、上記チタンタングス
テン層とタングステン層を加工して配線とする工程とを
有することを特徴とする配線の形成方法。 - 【請求項５】半導体基板上の配線を形成する方法におい
て、該半導体基板上に絶縁膜を形成する工程と、該絶縁
膜に該半導体基板に接続する貫通孔を形成する工程と、
チタンタングステン層を形成する工程と、熱処理して該
チタンタングステン層と半導体基板との接続部において
チタンタングステンシリサイド層を形成する工程と、該
チタンタングステン層を除去する工程と、タングステン
層を形成する工程と、該タングステン層を加工して配線
とする工程とを有することを特徴とする配線の形成方
法。 - 【請求項６】上記チタンタングステン層を形成した後の
熱処理温度が６００〜７５０℃であることを特徴とする
特許請求の範囲第４項乃至第５項のうち１つに記載の配
線の形成方法。 - 【請求項７】上記チタンタングステン層を形成した後の
熱処理の雰囲気が窒素または窒素化合物雰囲気であるこ
とを特徴とする特許請求の範囲第４項乃至第６項のうち
１つに記載の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34270291A JPH05175346A (ja) | 1991-12-25 | 1991-12-25 | 配線およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34270291A JPH05175346A (ja) | 1991-12-25 | 1991-12-25 | 配線およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175346A true JPH05175346A (ja) | 1993-07-13 |
Family
ID=18355837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34270291A Pending JPH05175346A (ja) | 1991-12-25 | 1991-12-25 | 配線およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011258811A (ja) * | 2010-06-10 | 2011-12-22 | Ulvac Japan Ltd | 半導体装置の製造方法 |
-
1991
- 1991-12-25 JP JP34270291A patent/JPH05175346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011258811A (ja) * | 2010-06-10 | 2011-12-22 | Ulvac Japan Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| KR960011863B1 (ko) | 다층배선구조를 가지는 반도체장치 및 그의 제조방법 | |
| JPH0777206B2 (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP2000049162A (ja) | 半導体装置の製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 | |
| JPS60193337A (ja) | 半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR900000442B1 (ko) | 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| EP0225224A2 (en) | After oxide metal alloy process | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH06275725A (ja) | 半導体装置の製造方法 | |
| JPH0774243A (ja) | 半導体装置の製造方法 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPH02310919A (ja) | 半導体装置における配線形成方法 |