JPH0774243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0774243A JPH0774243A JP16300793A JP16300793A JPH0774243A JP H0774243 A JPH0774243 A JP H0774243A JP 16300793 A JP16300793 A JP 16300793A JP 16300793 A JP16300793 A JP 16300793A JP H0774243 A JPH0774243 A JP H0774243A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- contact hole
- wiring
- metal nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクト孔を介して下層配線や半導体基板と
接続する上層配線のエレクトロマイグレーション耐性を
向上し、配線の歩留りを向上した半導体装置の製造方法
を提供する。 【構成】コンタクト孔3が開口されたウエハの全面に、
高融点金属層4、高融点金属ナイトライド層5、導電層
6を形成し、前記コンタクト孔3内を埋め込んだ後、三
フッ化塩素ガスを用い、前記高融点金属ナイトライド層
5の一部が露出するまで前記導電層6をエッチバックす
る。
接続する上層配線のエレクトロマイグレーション耐性を
向上し、配線の歩留りを向上した半導体装置の製造方法
を提供する。 【構成】コンタクト孔3が開口されたウエハの全面に、
高融点金属層4、高融点金属ナイトライド層5、導電層
6を形成し、前記コンタクト孔3内を埋め込んだ後、三
フッ化塩素ガスを用い、前記高融点金属ナイトライド層
5の一部が露出するまで前記導電層6をエッチバックす
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関わり、特に、半導体基板または下層配線上の絶縁膜
に形成したコンタクト孔を介して当該半導体基板または
下層配線と接続する上層配線を備えた半導体装置の製造
方法に関する。
に関わり、特に、半導体基板または下層配線上の絶縁膜
に形成したコンタクト孔を介して当該半導体基板または
下層配線と接続する上層配線を備えた半導体装置の製造
方法に関する。
【0002】
【従来の技術】従来から、半導体装置の配線材料とし
て、低抵抗で加工性に優れ、半導体基板との密着性が良
好なことから、アルミニウム(Al)やアルミニウム合
金が広く一般的に用いられている。このアルミニウムや
アルミニウム合金は、通常、PVD(Physical Vapor D
eposition )法と総称される真空蒸着法により形成され
ている。
て、低抵抗で加工性に優れ、半導体基板との密着性が良
好なことから、アルミニウム(Al)やアルミニウム合
金が広く一般的に用いられている。このアルミニウムや
アルミニウム合金は、通常、PVD(Physical Vapor D
eposition )法と総称される真空蒸着法により形成され
ている。
【0003】そして、前記半導体装置の配線工程におい
ては、半導体基板上または下層配線上に形成した絶縁膜
(層間絶縁膜)の所望位置に、コンタクト孔を開口した
後、前記方法でアルミニウムやアルミニウム合金等の配
線金属材料を被着し、配線の形成を行っている。近年で
は、半導体装置の微細化及び高集積化が益々進み、これ
に伴って、コンタクト孔のアスペクト比が大きくなる
等、急峻な段差を有する下地上に配線等の素子を形成す
ることが要求されてきている。
ては、半導体基板上または下層配線上に形成した絶縁膜
(層間絶縁膜)の所望位置に、コンタクト孔を開口した
後、前記方法でアルミニウムやアルミニウム合金等の配
線金属材料を被着し、配線の形成を行っている。近年で
は、半導体装置の微細化及び高集積化が益々進み、これ
に伴って、コンタクト孔のアスペクト比が大きくなる
等、急峻な段差を有する下地上に配線等の素子を形成す
ることが要求されてきている。
【0004】しかしながら、前記PVD法により成膜し
たアルミニウムやアルミニウム合金は、ステップカバレ
ッジ性が悪く、高アスペクト比を有するコンタクト孔の
段差部分において、十分な段差被覆性を得ることができ
ないという問題があった。このため、前記段差部分にお
いて、配線抵抗が増加したり、断線が生じる等の問題が
生じていた。
たアルミニウムやアルミニウム合金は、ステップカバレ
ッジ性が悪く、高アスペクト比を有するコンタクト孔の
段差部分において、十分な段差被覆性を得ることができ
ないという問題があった。このため、前記段差部分にお
いて、配線抵抗が増加したり、断線が生じる等の問題が
生じていた。
【0005】そこで、このような問題を解決するため、
前記コンタクト孔内に、タングステン(W)等の高融点
金属を選択的に埋め込み、この埋め込まれた高融点金属
(埋め込み金属)を介して、配線間の接続を行う方法が
紹介されている。そして、このコンタクト孔内に高融点
金属を選択的に埋め込む方法としては、以下に示す方法
が一般的に行われている。
前記コンタクト孔内に、タングステン(W)等の高融点
金属を選択的に埋め込み、この埋め込まれた高融点金属
(埋め込み金属)を介して、配線間の接続を行う方法が
紹介されている。そして、このコンタクト孔内に高融点
金属を選択的に埋め込む方法としては、以下に示す方法
が一般的に行われている。
【0006】先ず、コンタクト孔が開口されたウエハの
全面に、高融点金属層を形成するための下地となると共
に、バリアメタル効果を有するチタンナイトライド(T
iN)層を形成する。次に、前記チタンナイトライド層
の全面に、CVD(Chemical Vapor Deposition )法を
行い、当該チタンナイトライド層上に高融点金属層を、
前記コンタクト孔の深さ以上の膜厚で堆積する。
全面に、高融点金属層を形成するための下地となると共
に、バリアメタル効果を有するチタンナイトライド(T
iN)層を形成する。次に、前記チタンナイトライド層
の全面に、CVD(Chemical Vapor Deposition )法を
行い、当該チタンナイトライド層上に高融点金属層を、
前記コンタクト孔の深さ以上の膜厚で堆積する。
【0007】次いで、六フッ化イオウ(SF6 )等のフ
ッ素系ガスを使用し、高いエネルギーのプラズマ中で、
前記チタンナイトライド層の一部が露出するまで前記高
融点金属層をエッチバックする。このようにして、前記
コンタクト孔内にチタンナイトライド層を介して高融点
金属を埋め込む。その後、前記工程で得たウエハの全面
に、配線を形成する等、所望の工程を行い、半導体装置
を完成する。
ッ素系ガスを使用し、高いエネルギーのプラズマ中で、
前記チタンナイトライド層の一部が露出するまで前記高
融点金属層をエッチバックする。このようにして、前記
コンタクト孔内にチタンナイトライド層を介して高融点
金属を埋め込む。その後、前記工程で得たウエハの全面
に、配線を形成する等、所望の工程を行い、半導体装置
を完成する。
【0008】
【発明が解決しようとする課題】しかしながら、前記コ
ンタクト孔内に高融点金属を選択的に埋め込む従来方法
では、SF6 等のフッ素系ガスを使用した高いエネルギ
ーのプラズマ中で、前記高融点金属層をエッチバックす
るため、高融点金属層の下地となるチタンナイトライド
層にもエッチングが進行し、チタンナイトライド層の表
面にダメージを与えるという問題があった。このため、
前記ダメージが発生したチタンナイトライド層上に、ア
ルミニウムやその合金からなる配線層を形成すると、当
該配線の(111)配向強度が減少し、エレクトロマイ
グレーション耐性を劣化させるという問題があった。
ンタクト孔内に高融点金属を選択的に埋め込む従来方法
では、SF6 等のフッ素系ガスを使用した高いエネルギ
ーのプラズマ中で、前記高融点金属層をエッチバックす
るため、高融点金属層の下地となるチタンナイトライド
層にもエッチングが進行し、チタンナイトライド層の表
面にダメージを与えるという問題があった。このため、
前記ダメージが発生したチタンナイトライド層上に、ア
ルミニウムやその合金からなる配線層を形成すると、当
該配線の(111)配向強度が減少し、エレクトロマイ
グレーション耐性を劣化させるという問題があった。
【0009】また、前記エッチバックでは、前記チタン
ナイトライド層が露出した時点でエッチングを停止する
が、この時、エッチングの終点を制御することが非常に
困難である。従って、前記コンタクト孔内に埋め込まれ
た高融点金属層をオーバーエッチングする傾向にあり、
この部分の平坦度が低下するという問題があった。この
ため、この上に形成したアルミニウムやその合金からな
る配線層のエレクトロマイグレーション耐性を劣化させ
るという問題があった。
ナイトライド層が露出した時点でエッチングを停止する
が、この時、エッチングの終点を制御することが非常に
困難である。従って、前記コンタクト孔内に埋め込まれ
た高融点金属層をオーバーエッチングする傾向にあり、
この部分の平坦度が低下するという問題があった。この
ため、この上に形成したアルミニウムやその合金からな
る配線層のエレクトロマイグレーション耐性を劣化させ
るという問題があった。
【0010】さらに、前記のように、チタンナイトライ
ド層が露出するまで、高融点金属層をエッチバックする
と、当該チタンナイトライド層上に、高融点金属の残渣
が残り易いという問題があった。このため、前記残渣が
存在したチタンナイトライド層上に形成した配線は、シ
ョートし易く製造時の歩留りを低下させるという問題が
あった。
ド層が露出するまで、高融点金属層をエッチバックする
と、当該チタンナイトライド層上に、高融点金属の残渣
が残り易いという問題があった。このため、前記残渣が
存在したチタンナイトライド層上に形成した配線は、シ
ョートし易く製造時の歩留りを低下させるという問題が
あった。
【0011】本発明は、このような問題を解決すること
を課題とするものであり、コンタクト孔を介して下層配
線や半導体基板と接続する上層配線のエレクトロマイグ
レーション耐性を向上し、配線の歩留りを向上した半導
体装置の製造方法を提供することを目的とする。
を課題とするものであり、コンタクト孔を介して下層配
線や半導体基板と接続する上層配線のエレクトロマイグ
レーション耐性を向上し、配線の歩留りを向上した半導
体装置の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、前記コンタ
クト孔が開口されたウエハの全面に、高融点金属層を形
成する第1工程と、前記高融点金属層上に高融点金属ナ
イトライド層を形成する第2工程と、前記高融点金属ナ
イトライド層上に導電層を形成し、前記コンタクト孔内
を埋め込む第3工程と、三フッ化塩素ガスを用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックする第4工程と、を含むことを特徴
とする半導体装置の製造方法を提供するものである。
に、本発明は、半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、前記コンタ
クト孔が開口されたウエハの全面に、高融点金属層を形
成する第1工程と、前記高融点金属層上に高融点金属ナ
イトライド層を形成する第2工程と、前記高融点金属ナ
イトライド層上に導電層を形成し、前記コンタクト孔内
を埋め込む第3工程と、三フッ化塩素ガスを用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックする第4工程と、を含むことを特徴
とする半導体装置の製造方法を提供するものである。
【0013】そして、半導体基板または下層配線上に形
成した絶縁膜にコンタクト孔を開口し、当該コンタクト
孔を介して前記半導体基板または下層配線と接続する上
層配線を形成する半導体装置の製造方法において、前記
コンタクト孔が開口されたウエハの全面に第1の高融点
金属層を形成する第1工程と、前記第1の高融点金属層
上に高融点金属ナイトライド層を形成する第2工程と、
前記高融点金属ナイトライド層上に多結晶シリコン層を
形成する第3工程と、前記多結晶シリコン層上に第2の
高融点金属層を形成し、前記コンタクト孔内を埋め込む
第4工程と、前記第2の高融点金属層及び多結晶シリコ
ン層を前記高融点金属ナイトライド層の一部が露出する
まで、連続してエッチバックする第4工程と、前記コン
タクト孔の接続部におけるシリサイド化と、前記高融点
金属ナイトライド層と多結晶シリコン層とのシリサイド
化を同時に行う第5工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。
成した絶縁膜にコンタクト孔を開口し、当該コンタクト
孔を介して前記半導体基板または下層配線と接続する上
層配線を形成する半導体装置の製造方法において、前記
コンタクト孔が開口されたウエハの全面に第1の高融点
金属層を形成する第1工程と、前記第1の高融点金属層
上に高融点金属ナイトライド層を形成する第2工程と、
前記高融点金属ナイトライド層上に多結晶シリコン層を
形成する第3工程と、前記多結晶シリコン層上に第2の
高融点金属層を形成し、前記コンタクト孔内を埋め込む
第4工程と、前記第2の高融点金属層及び多結晶シリコ
ン層を前記高融点金属ナイトライド層の一部が露出する
まで、連続してエッチバックする第4工程と、前記コン
タクト孔の接続部におけるシリサイド化と、前記高融点
金属ナイトライド層と多結晶シリコン層とのシリサイド
化を同時に行う第5工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。
【0014】
【作用】請求項1に記載の発明によれば、コンタクト孔
が開口されたウエハの全面に、基板側から順に、高融点
金属層、高融点金属ナイトライド層を形成した後、当該
高融点金属ナイトライド層上に導電層を形成して前記コ
ンタクト孔内を埋め込みを行った後、三フッ化塩素ガス
(ClF3 )を用い、前記高融点金属ナイトライド層の
一部が露出するまで前記導電層をエッチバックするた
め、当該高融点金属ナイトライド層にダメージを与える
ことなく、コンタクト孔の埋め込みを行うことができ
る。
が開口されたウエハの全面に、基板側から順に、高融点
金属層、高融点金属ナイトライド層を形成した後、当該
高融点金属ナイトライド層上に導電層を形成して前記コ
ンタクト孔内を埋め込みを行った後、三フッ化塩素ガス
(ClF3 )を用い、前記高融点金属ナイトライド層の
一部が露出するまで前記導電層をエッチバックするた
め、当該高融点金属ナイトライド層にダメージを与える
ことなく、コンタクト孔の埋め込みを行うことができ
る。
【0015】即ち、前記ClF3 は、導電層を高速エッ
チングする反面、高融点金属ナイトライド層に対するエ
ッチング効果が非常に少ない特性を有している(導電層
と高融点金属ナイトライド層との選択比が大きい特性を
有している)。従って、前記導電層をエッチバックする
際に、当該導電層の下地となる高融点金属ナイトライド
層にエッチングが進行することを抑制することができ
る。このため、前記高融点金属ナイトライド層の表面が
ダメージを受けることがなく、この上に形成されるアル
ミニウムやその合金からなる配線層の(111)配向強
度が減少することを防止することができ、前記配線層の
エレクトロマイグレーション耐性を向上することができ
る。
チングする反面、高融点金属ナイトライド層に対するエ
ッチング効果が非常に少ない特性を有している(導電層
と高融点金属ナイトライド層との選択比が大きい特性を
有している)。従って、前記導電層をエッチバックする
際に、当該導電層の下地となる高融点金属ナイトライド
層にエッチングが進行することを抑制することができ
る。このため、前記高融点金属ナイトライド層の表面が
ダメージを受けることがなく、この上に形成されるアル
ミニウムやその合金からなる配線層の(111)配向強
度が減少することを防止することができ、前記配線層の
エレクトロマイグレーション耐性を向上することができ
る。
【0016】また、請求項2に記載の発明によれば、コ
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第1の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第2の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第2の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、前記
コンタクト孔内に埋め込まれた第2の高融点金属をオー
バーエッチングすることがない。従って、前記コンタク
ト孔部での平坦度を向上することができる。また、前記
エッチバックにおいて、前記高融点金属ナイトライド層
の表面にダメージを与えることもないため、良好なコン
タクト孔の埋め込みを行うことができる。
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第1の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第2の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第2の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、前記
コンタクト孔内に埋め込まれた第2の高融点金属をオー
バーエッチングすることがない。従って、前記コンタク
ト孔部での平坦度を向上することができる。また、前記
エッチバックにおいて、前記高融点金属ナイトライド層
の表面にダメージを与えることもないため、良好なコン
タクト孔の埋め込みを行うことができる。
【0017】即ち、前記多結晶シリコン層は、前記エッ
チバックを行う際に、第2の高融点金属層及び高融点金
属ナイトライド層に対して、エッチングされ易い。従っ
て、前記第2の高融点金属層と高融点金属ナイトライド
層との間に、多結晶シリコン層を介在させることで、前
記エッチバック時に、前記コンタクト孔内に埋め込まれ
た第2の高融点金属がオーバーエッチングされることを
抑制し、且つ、高融点金属ナイトライド層にエッチング
が進行することを抑制することができる。このため、前
記高融点金属ナイトライド層の表面がダメージを受ける
ことがなく、また、コンタクト孔部での平坦度が低下す
ることがない。従って、この上に形成したアルミニウム
やその合金からなる配線層のエレクトロマイグレーショ
ン耐性を向上することができる。
チバックを行う際に、第2の高融点金属層及び高融点金
属ナイトライド層に対して、エッチングされ易い。従っ
て、前記第2の高融点金属層と高融点金属ナイトライド
層との間に、多結晶シリコン層を介在させることで、前
記エッチバック時に、前記コンタクト孔内に埋め込まれ
た第2の高融点金属がオーバーエッチングされることを
抑制し、且つ、高融点金属ナイトライド層にエッチング
が進行することを抑制することができる。このため、前
記高融点金属ナイトライド層の表面がダメージを受ける
ことがなく、また、コンタクト孔部での平坦度が低下す
ることがない。従って、この上に形成したアルミニウム
やその合金からなる配線層のエレクトロマイグレーショ
ン耐性を向上することができる。
【0018】さらに、前記高融点金属ナイトライド層上
には、直接第2の高融点金属層が形成されていないた
め、当該高融点金属層をエッチバックする際に、当該高
融点金属ナイトライド層上に、高融点金属の残渣が残る
ことがない。従って、従来からこの残渣に起因して発生
していた種々の問題を解決することができる。そしてま
た、前記コンタクト孔の接続部におけるシリサイド化
と、前記高融点金属ナイトライド層と多結晶シリコン層
との間のシリサイド化を同時に行うことで、工程数を増
やすことなく、コンタクト孔内の抵抗を低抵抗化するこ
とができる。
には、直接第2の高融点金属層が形成されていないた
め、当該高融点金属層をエッチバックする際に、当該高
融点金属ナイトライド層上に、高融点金属の残渣が残る
ことがない。従って、従来からこの残渣に起因して発生
していた種々の問題を解決することができる。そしてま
た、前記コンタクト孔の接続部におけるシリサイド化
と、前記高融点金属ナイトライド層と多結晶シリコン層
との間のシリサイド化を同時に行うことで、工程数を増
やすことなく、コンタクト孔内の抵抗を低抵抗化するこ
とができる。
【0019】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。 (実施例1)図1ないし図7は、本発明の実施例1に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。
参照して説明する。 (実施例1)図1ないし図7は、本発明の実施例1に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。
【0020】図1に示す工程では、所望の処理が行われ
た半導体基板1上に、膜厚が10000Å程度の絶縁膜
2を形成し、当該絶縁膜2に、選択的にコンタクト孔3
を開口する。次に、図2に示す工程では、スパッタリン
グ法により、図1に示す工程で得たウエハの全面に、チ
タン(Ti)を100Å程度の膜厚で堆積し、Tiから
なる高融点金属層4を形成する。
た半導体基板1上に、膜厚が10000Å程度の絶縁膜
2を形成し、当該絶縁膜2に、選択的にコンタクト孔3
を開口する。次に、図2に示す工程では、スパッタリン
グ法により、図1に示す工程で得たウエハの全面に、チ
タン(Ti)を100Å程度の膜厚で堆積し、Tiから
なる高融点金属層4を形成する。
【0021】次いで、前記高融点金属層4に、窒素(N
2 )及びアルゴン(Ar)を、N2:Ar=8:1のガ
ス流量比で供給した反応性スパッタリング法を行い、T
iNを100Å程度の膜厚で堆積し、高融点金属層4上
にTiNからなる高融点金属ナイトライド層5を形成す
る。次いで、図3に示す工程では、図2に示す工程で得
た高融点金属ナイトライド層5上に、六フッ化タングス
テン(WF6 )、シラン(SiH4 )、水素(H2)、
N2 及びArを用いたCVD法を行い、Wを10000
Å程度の膜厚で堆積し、Wからなる導電層6を形成す
る。
2 )及びアルゴン(Ar)を、N2:Ar=8:1のガ
ス流量比で供給した反応性スパッタリング法を行い、T
iNを100Å程度の膜厚で堆積し、高融点金属層4上
にTiNからなる高融点金属ナイトライド層5を形成す
る。次いで、図3に示す工程では、図2に示す工程で得
た高融点金属ナイトライド層5上に、六フッ化タングス
テン(WF6 )、シラン(SiH4 )、水素(H2)、
N2 及びArを用いたCVD法を行い、Wを10000
Å程度の膜厚で堆積し、Wからなる導電層6を形成す
る。
【0022】次に、図4に示す工程では、図3に示す工
程で形成した導電層6に、エッチングガスとしてClF
3 を使用し、100℃、1.3Torrの条件で、前記
高融点金属ナイチライド層5の一部が露出するまでエッ
チバックする。この時、導電層6と高融点金属ナイトラ
イド層5とのエッチングレート比は、 導電層6:高融点金属ナイトライド層5=1:1000
以上 であった。そしてまた、この条件下での絶縁膜のエッチ
レートは、数Å/minであるため、半導体基板1の裏
面は、エッチングされなかった。
程で形成した導電層6に、エッチングガスとしてClF
3 を使用し、100℃、1.3Torrの条件で、前記
高融点金属ナイチライド層5の一部が露出するまでエッ
チバックする。この時、導電層6と高融点金属ナイトラ
イド層5とのエッチングレート比は、 導電層6:高融点金属ナイトライド層5=1:1000
以上 であった。そしてまた、この条件下での絶縁膜のエッチ
レートは、数Å/minであるため、半導体基板1の裏
面は、エッチングされなかった。
【0023】これより、前記エッチバックの際に用いた
ClF3 は、導電層6を高速エッチングする反面、高融
点金属ナイトライド層5に対するエッチング効果が非常
に少ない特性を有していることが判る。従って、前記導
電層6をエッチバックする際に、当該導電層6の下地で
ある高融点金属ナイトライド層5にエッチングが進行す
ることを防止することができる。このため、前記高融点
金属ナイトライド層5の表面にダメージが入ることがな
い。従って、後の工程において、前記高融点金属ナイト
ライド層5上に形成される配線層の(111)配向強度
が減少することを防止することができ、前記配線層のエ
レクトロマイグレーション耐性を向上することができ
る。
ClF3 は、導電層6を高速エッチングする反面、高融
点金属ナイトライド層5に対するエッチング効果が非常
に少ない特性を有していることが判る。従って、前記導
電層6をエッチバックする際に、当該導電層6の下地で
ある高融点金属ナイトライド層5にエッチングが進行す
ることを防止することができる。このため、前記高融点
金属ナイトライド層5の表面にダメージが入ることがな
い。従って、後の工程において、前記高融点金属ナイト
ライド層5上に形成される配線層の(111)配向強度
が減少することを防止することができ、前記配線層のエ
レクトロマイグレーション耐性を向上することができ
る。
【0024】なお、前記エッチバック工程により露出し
た高融点金属ナイトライド層5上には、前記高融点金属
の塩化物(W塩化物)や高融点金属のフッ化物(Wフッ
化物)からなる残渣7が形成された。次に、図5に示す
工程では、前記図4に示す工程で形成された残渣7に、
H2プラズマを、RFパワー=150W、H2 =100
sccmの条件で曝し、当該残渣7を除去する。
た高融点金属ナイトライド層5上には、前記高融点金属
の塩化物(W塩化物)や高融点金属のフッ化物(Wフッ
化物)からなる残渣7が形成された。次に、図5に示す
工程では、前記図4に示す工程で形成された残渣7に、
H2プラズマを、RFパワー=150W、H2 =100
sccmの条件で曝し、当該残渣7を除去する。
【0025】次いで、図6に示す工程では、図5に示す
工程で得たウエハに、Ar雰囲気中で、850℃で30
秒間、ランプアニールを行い、前記コンタクト孔3内に
おいて、半導体基板1と接触している高融点金属層4を
シリサイド化し、当該コンタクト孔3の接続部に、高融
点金属シリサイド層8を形成する。このように、コンタ
クト孔3の接続部に高融点金属シリサイド層8を形成す
ることで、良好なオーミックコンタクトを行うことがで
きる。
工程で得たウエハに、Ar雰囲気中で、850℃で30
秒間、ランプアニールを行い、前記コンタクト孔3内に
おいて、半導体基板1と接触している高融点金属層4を
シリサイド化し、当該コンタクト孔3の接続部に、高融
点金属シリサイド層8を形成する。このように、コンタ
クト孔3の接続部に高融点金属シリサイド層8を形成す
ることで、良好なオーミックコンタクトを行うことがで
きる。
【0026】次に、図7に示す工程では、図6に示す工
程で得たウエハの全面に、Al合金(Cuを0.5重量
%含有)を、スパッタリング法により堆積し、配線層9
を形成する。その後、前記配線層9をパターニングする
等、所望の工程を行い、半導体装置を完成する。
程で得たウエハの全面に、Al合金(Cuを0.5重量
%含有)を、スパッタリング法により堆積し、配線層9
を形成する。その後、前記配線層9をパターニングする
等、所望の工程を行い、半導体装置を完成する。
【0027】次に、比較として、実施例1の図1ないし
図3に示す工程を行った後、図4に示す工程で、従来の
SF6 ガスを用い、基板温度=200℃、0.1Tor
rの条件で前記導電層6をエッチバックし、その後、図
5ないし図7に示す工程を行い、半導体装置を作製した
(従来品1)。次に、本実施例に係る半導体装置(発明
品1)と従来品1について、配線のエレクトロマイグレ
ーション耐性試験を以下の条件で行った。
図3に示す工程を行った後、図4に示す工程で、従来の
SF6 ガスを用い、基板温度=200℃、0.1Tor
rの条件で前記導電層6をエッチバックし、その後、図
5ないし図7に示す工程を行い、半導体装置を作製した
(従来品1)。次に、本実施例に係る半導体装置(発明
品1)と従来品1について、配線のエレクトロマイグレ
ーション耐性試験を以下の条件で行った。
【0028】発明品1及び従来品1の配線に、同じ量の
電流を通電し、断線した時間を以て配線のエレクトロマ
イグレーション耐性とした。この結果、発明品1は、従
来品1に比べ、2倍以上のエレクトロマイグレーション
耐性を示したことが確認された。なお、本実施例では、
図2に示す工程で、高融点金属ナイトライド層5として
TiN層を形成したが、これに限らず、ハフニウムナイ
トライド(HfN)、ジルコミウムナイトライド(Zr
N)等、後の工程で形成する導電層6の下地となり得る
と共に、バリアメタル効果を有すれば、他の種類の高融
点金属ナイトライド層を形成してもよい。
電流を通電し、断線した時間を以て配線のエレクトロマ
イグレーション耐性とした。この結果、発明品1は、従
来品1に比べ、2倍以上のエレクトロマイグレーション
耐性を示したことが確認された。なお、本実施例では、
図2に示す工程で、高融点金属ナイトライド層5として
TiN層を形成したが、これに限らず、ハフニウムナイ
トライド(HfN)、ジルコミウムナイトライド(Zr
N)等、後の工程で形成する導電層6の下地となり得る
と共に、バリアメタル効果を有すれば、他の種類の高融
点金属ナイトライド層を形成してもよい。
【0029】また、本実施例では、図2に示す工程で、
高融点金属層4としてTi層を形成したが、これに限ら
ず、当該高融点金属層4をナイトライド化して得られる
高融点金属ナイトライド層に、バリアメタル効果及び下
地効果を有することができれば、ハフニウム(Hf)、
ジルコニウム(Zr)等、他の種類の高融点金属層を形
成してもよい。
高融点金属層4としてTi層を形成したが、これに限ら
ず、当該高融点金属層4をナイトライド化して得られる
高融点金属ナイトライド層に、バリアメタル効果及び下
地効果を有することができれば、ハフニウム(Hf)、
ジルコニウム(Zr)等、他の種類の高融点金属層を形
成してもよい。
【0030】そしてまた、本実施例では、図3に示す工
程で、導電層6としてW層を形成したが、これに限ら
ず、モリブデン(Mo)、タンタル(Ta)等、他の高
融点金属層を形成してもよい。また、前記導電層6とし
て多結晶シリコン層を形成してもよく、この場合は、当
該多結晶シリコン層に、低抵抗化するための不純物を導
入してもよい。
程で、導電層6としてW層を形成したが、これに限ら
ず、モリブデン(Mo)、タンタル(Ta)等、他の高
融点金属層を形成してもよい。また、前記導電層6とし
て多結晶シリコン層を形成してもよく、この場合は、当
該多結晶シリコン層に、低抵抗化するための不純物を導
入してもよい。
【0031】そしてまた、本実施例では、図4に示す工
程で、高融点金属ナイトライド層5上に残渣7が残った
が、前記エッチバックを高温・低圧で行うことで、残渣
7の発生を抑制することができる。そして、この場合
は、図5に示す工程で行った残渣7の除去工程を省略す
ることができる。そして、本実施例では、図6に示す工
程で、シリサイド化のための熱処理として、Ar雰囲気
中で、850℃で30秒間、ランプアニールを行った
が、これに限らず、前記熱処理は、他の方法により行っ
てもよい。
程で、高融点金属ナイトライド層5上に残渣7が残った
が、前記エッチバックを高温・低圧で行うことで、残渣
7の発生を抑制することができる。そして、この場合
は、図5に示す工程で行った残渣7の除去工程を省略す
ることができる。そして、本実施例では、図6に示す工
程で、シリサイド化のための熱処理として、Ar雰囲気
中で、850℃で30秒間、ランプアニールを行った
が、これに限らず、前記熱処理は、他の方法により行っ
てもよい。
【0032】さらにまた、本実施例では、半導体基板1
とその上に形成される上層配線とを接続するコンタクト
孔3の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔(ビアホー
ル)の埋め込みにも応用可能であることは勿論である。 (実施例2)次に、本発明に係る実施例2について、図
面を参照して説明する。
とその上に形成される上層配線とを接続するコンタクト
孔3の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔(ビアホー
ル)の埋め込みにも応用可能であることは勿論である。 (実施例2)次に、本発明に係る実施例2について、図
面を参照して説明する。
【0033】図8ないし図13は、本発明の実施例2に
係る半導体装置の製造工程の一部を示す部分断面図であ
る。図8に示す工程では、所望の処理が行われた半導体
基板1上に、膜厚が10000Å程度の絶縁膜2を形成
し、当該絶縁膜2に、選択的にコンタクト孔3を開口す
る。
係る半導体装置の製造工程の一部を示す部分断面図であ
る。図8に示す工程では、所望の処理が行われた半導体
基板1上に、膜厚が10000Å程度の絶縁膜2を形成
し、当該絶縁膜2に、選択的にコンタクト孔3を開口す
る。
【0034】次に、図9に示す工程では、スパッタリン
グ法により、図8に示す工程で得たウエハの全面に、T
iを200Å程度の膜厚で堆積し、Tiからなる第1の
高融点金属層14を形成する。次いで、前記第1の高融
点金属層14に、N2 及びArを、N2 :Ar=8:1
のガス流量比で供給した反応性スパッタリング法を行
い、TiNを200Å程度の膜厚で堆積し、第1の高融
点金属層14上にTiNからなる高融点金属ナイトライ
ド層5を形成する。
グ法により、図8に示す工程で得たウエハの全面に、T
iを200Å程度の膜厚で堆積し、Tiからなる第1の
高融点金属層14を形成する。次いで、前記第1の高融
点金属層14に、N2 及びArを、N2 :Ar=8:1
のガス流量比で供給した反応性スパッタリング法を行
い、TiNを200Å程度の膜厚で堆積し、第1の高融
点金属層14上にTiNからなる高融点金属ナイトライ
ド層5を形成する。
【0035】次に、前記高融点金属ナイトライド層5上
に、膜厚が500Å程度の多結晶シリコン層11を形成
する。次いで、図10に示す工程では、図9に示す工程
で得たウエハをHF水溶液(HFを0.5重量%含有)
に2〜3分間浸漬した後、水洗し、前記多結晶シリコン
層11上に形成された自然酸化膜を除去する。
に、膜厚が500Å程度の多結晶シリコン層11を形成
する。次いで、図10に示す工程では、図9に示す工程
で得たウエハをHF水溶液(HFを0.5重量%含有)
に2〜3分間浸漬した後、水洗し、前記多結晶シリコン
層11上に形成された自然酸化膜を除去する。
【0036】次に、前記自然酸化膜が除去されたウエハ
に、450℃以下、80Torrの雰囲気で、WF6 を
5sccm程度、30秒間供給し、前記多結晶シリコン
層11の上層とWF6 との間で還元反応を起こさせ、当
該多結晶シリコン層11の上層のみに、100Å程度の
薄い膜厚でW膜を形成する。次いで、前記薄いW膜が形
成されたウエハに、WF6 、SiH4 、H2 、N2及び
Arを用いたCVD法を行い、前記薄いW膜上に100
00Å程度の膜厚でW膜を堆積する。このようにして、
前記多結晶シリコン層11上に、Wからなる第2の高融
点金属層15を形成した。
に、450℃以下、80Torrの雰囲気で、WF6 を
5sccm程度、30秒間供給し、前記多結晶シリコン
層11の上層とWF6 との間で還元反応を起こさせ、当
該多結晶シリコン層11の上層のみに、100Å程度の
薄い膜厚でW膜を形成する。次いで、前記薄いW膜が形
成されたウエハに、WF6 、SiH4 、H2 、N2及び
Arを用いたCVD法を行い、前記薄いW膜上に100
00Å程度の膜厚でW膜を堆積する。このようにして、
前記多結晶シリコン層11上に、Wからなる第2の高融
点金属層15を形成した。
【0037】次に、図11に示す工程では、図10に示
す工程で得たウエハに、エッチングガスとしてSF6 、
Arを使用し、200℃、0.1Torrの条件で、反
応性イオンエッチングを行い、前記高融点金属ナイチラ
イド層5の一部が露出するまで、前記第2の高融点金属
層15及び多結晶シリコン層11をエッチバックする。
す工程で得たウエハに、エッチングガスとしてSF6 、
Arを使用し、200℃、0.1Torrの条件で、反
応性イオンエッチングを行い、前記高融点金属ナイチラ
イド層5の一部が露出するまで、前記第2の高融点金属
層15及び多結晶シリコン層11をエッチバックする。
【0038】ここで、前記多結晶シリコン層11は、前
記エッチバックを行う際に、第2の高融点金属層15及
び高融点金属ナイトライド層5に比べ、非常にエッチン
グされ易い特性を有している。従って、前記第2の高融
点金属層15と高融点金属ナイトライド層5との間に、
多結晶シリコン層11が存在させることで、前記エッチ
バック時に、前記コンタクト孔3内に埋め込まれた第2
の高融点金属層15がオーバーエッチングされることを
抑制することができる。このため、前記コンタクト孔3
部での平坦度を向上することができる。
記エッチバックを行う際に、第2の高融点金属層15及
び高融点金属ナイトライド層5に比べ、非常にエッチン
グされ易い特性を有している。従って、前記第2の高融
点金属層15と高融点金属ナイトライド層5との間に、
多結晶シリコン層11が存在させることで、前記エッチ
バック時に、前記コンタクト孔3内に埋め込まれた第2
の高融点金属層15がオーバーエッチングされることを
抑制することができる。このため、前記コンタクト孔3
部での平坦度を向上することができる。
【0039】また、前記高融点金属ナイトライド層5に
エッチングが進行することを抑制することもできるた
め、前記エッチバックにより高融点金属ナイトライド層
5の表面にダメージが入ることがない。従って、後の工
程で、前記高融点金属ナイトライド層5上に形成する配
線層のエレクトロマイグレーション耐性を向上すること
ができる。
エッチングが進行することを抑制することもできるた
め、前記エッチバックにより高融点金属ナイトライド層
5の表面にダメージが入ることがない。従って、後の工
程で、前記高融点金属ナイトライド層5上に形成する配
線層のエレクトロマイグレーション耐性を向上すること
ができる。
【0040】さらに、前記高融点金属ナイトライド層5
上には、直接第2の高融点金属層15が形成されていな
いため、当該第2の高融点金属層15をエッチバックす
る際に、前記高融点金属ナイトライド層5上に高融点金
属の残渣が残ることがない。従って、従来からこの残渣
に起因して発生していた種々の問題を解決することがで
きる。
上には、直接第2の高融点金属層15が形成されていな
いため、当該第2の高融点金属層15をエッチバックす
る際に、前記高融点金属ナイトライド層5上に高融点金
属の残渣が残ることがない。従って、従来からこの残渣
に起因して発生していた種々の問題を解決することがで
きる。
【0041】なお、前記エッチバックにおける第2の高
融点金属層15と多結晶シリコン層11とのエッチング
レート比は、 第2の高融点金属層15:多結晶シリコン層11=1:
3 であった。また、高融点金属ナイトライド層5と多結晶
シリコン層11とのエッチングレート比は、 高融点金属ナイトライド層5:多結晶シリコン層11=
1:5 であった。
融点金属層15と多結晶シリコン層11とのエッチング
レート比は、 第2の高融点金属層15:多結晶シリコン層11=1:
3 であった。また、高融点金属ナイトライド層5と多結晶
シリコン層11とのエッチングレート比は、 高融点金属ナイトライド層5:多結晶シリコン層11=
1:5 であった。
【0042】次に、図12に示す工程では、図11に示
す工程で得たウエハに、Ar雰囲気中で、850℃で3
0秒間、ランプアニールを行い、前記コンタクト孔3内
において、半導体基板1と接触している高融点金属層4
をシリサイド化し、当該コンタクト孔3の接続部に、高
融点金属シリサイド層8を形成する。このように、コン
タクト孔3の接続部に高融点金属シリサイド層8を形成
することで、良好なオーミックコンタクトを行うことが
できる。
す工程で得たウエハに、Ar雰囲気中で、850℃で3
0秒間、ランプアニールを行い、前記コンタクト孔3内
において、半導体基板1と接触している高融点金属層4
をシリサイド化し、当該コンタクト孔3の接続部に、高
融点金属シリサイド層8を形成する。このように、コン
タクト孔3の接続部に高融点金属シリサイド層8を形成
することで、良好なオーミックコンタクトを行うことが
できる。
【0043】また、これと同時に、前記多結晶シリコン
層11と第2の高融点金属層15との接触部分をシリサ
イド化し、前記高融点金属ナイトライド層5と第2の高
融点金属層15との間に、高融点金属シリサイド層16
を形成した。このように、前記コンタクト孔3の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層5と多結晶シリコン層11との間のシリサイド化を同
時に行うことで、工程数を増やすことなく、コンタクト
孔3内の抵抗を低抵抗化することができた。
層11と第2の高融点金属層15との接触部分をシリサ
イド化し、前記高融点金属ナイトライド層5と第2の高
融点金属層15との間に、高融点金属シリサイド層16
を形成した。このように、前記コンタクト孔3の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層5と多結晶シリコン層11との間のシリサイド化を同
時に行うことで、工程数を増やすことなく、コンタクト
孔3内の抵抗を低抵抗化することができた。
【0044】次いで、図13に示す工程では、図12に
示す工程で得たウエハの全面に、膜厚が8000Å程度
のAl合金(Cuを0.5重量%含有)を、スパッタリ
ング法により堆積し、配線層9を形成する。その後、前
記配線層9をパターニングする等、所望の工程を行い、
半導体装置を完成する。
示す工程で得たウエハの全面に、膜厚が8000Å程度
のAl合金(Cuを0.5重量%含有)を、スパッタリ
ング法により堆積し、配線層9を形成する。その後、前
記配線層9をパターニングする等、所望の工程を行い、
半導体装置を完成する。
【0045】次に、比較として、実施例2の図9に示す
工程で多結晶シリコン層11を形成せずに、実施例2と
同様の工程を行い、半導体装置を作製した(従来品
2)。次に、本実施例に係る半導体装置(発明品2)と
従来品2について、配線のエレクトロマイグレーション
耐性試験を、実施例1と同様の方法で以下の条件で行っ
た。
工程で多結晶シリコン層11を形成せずに、実施例2と
同様の工程を行い、半導体装置を作製した(従来品
2)。次に、本実施例に係る半導体装置(発明品2)と
従来品2について、配線のエレクトロマイグレーション
耐性試験を、実施例1と同様の方法で以下の条件で行っ
た。
【0046】この結果、発明品2は、従来品2に比べ、
20%以上のエレクトロマイグレーション耐性を示した
ことが確認された。なお、本実施例では、図9に示す工
程で、高融点金属ナイトライド層5としてTiN層を形
成したが、これに限らず、ハフニウムナイトライド(H
fN)、ジルコミウムナイトライド(ZrN)等、後の
工程で形成する導電層6の下地となり得ると共に、バリ
アメタル効果を有すれば、他の種類の高融点金属ナイト
ライド層を形成してもよい。
20%以上のエレクトロマイグレーション耐性を示した
ことが確認された。なお、本実施例では、図9に示す工
程で、高融点金属ナイトライド層5としてTiN層を形
成したが、これに限らず、ハフニウムナイトライド(H
fN)、ジルコミウムナイトライド(ZrN)等、後の
工程で形成する導電層6の下地となり得ると共に、バリ
アメタル効果を有すれば、他の種類の高融点金属ナイト
ライド層を形成してもよい。
【0047】また、本実施例では、図9に示す工程で、
第1の高融点金属層14としてTi層を形成したが、こ
れに限らず、当該第1の高融点金属層14をナイトライ
ド化して得られる高融点金属ナイトライド層に、バリア
メタル効果及び下地効果を有することができれば、ハフ
ニウム(Hf)、ジルコニウム(Zr)等、他の種類の
高融点金属層を形成してもよい。
第1の高融点金属層14としてTi層を形成したが、こ
れに限らず、当該第1の高融点金属層14をナイトライ
ド化して得られる高融点金属ナイトライド層に、バリア
メタル効果及び下地効果を有することができれば、ハフ
ニウム(Hf)、ジルコニウム(Zr)等、他の種類の
高融点金属層を形成してもよい。
【0048】そして、本実施例では、図9に示す工程で
形成した多結晶シリコン層11に、低抵抗化のための不
純物導入を行わなかったが、これに限らず、前記多結晶
シリコン層11に、例えば、リン(P)等の不純物をイ
オン注入し、当該多結晶シリコン層11を低抵抗化して
もよい。そして、この場合は、図12に示す工程で行っ
た熱処理をそれ以前の工程で行ってもよい。
形成した多結晶シリコン層11に、低抵抗化のための不
純物導入を行わなかったが、これに限らず、前記多結晶
シリコン層11に、例えば、リン(P)等の不純物をイ
オン注入し、当該多結晶シリコン層11を低抵抗化して
もよい。そして、この場合は、図12に示す工程で行っ
た熱処理をそれ以前の工程で行ってもよい。
【0049】そしてまた、本実施例では、図10に示す
工程で、第2の高融点金属層15として、W層を形成し
たが、これに限らず、モリブデン(Mo)、タンタル
(Ta)等、他の高融点金属層を形成してもよい。そし
て、本実施例では、図12に示す工程で、シリサイド化
のための熱処理として、Ar雰囲気中で、850℃で3
0秒間、ランプアニールを行ったが、これに限らず、前
記熱処理は、他の方法により行ってもよい。
工程で、第2の高融点金属層15として、W層を形成し
たが、これに限らず、モリブデン(Mo)、タンタル
(Ta)等、他の高融点金属層を形成してもよい。そし
て、本実施例では、図12に示す工程で、シリサイド化
のための熱処理として、Ar雰囲気中で、850℃で3
0秒間、ランプアニールを行ったが、これに限らず、前
記熱処理は、他の方法により行ってもよい。
【0050】さらにまた、本実施例では、半導体基板1
とその上に形成される上層配線とを接続するコンタクト
孔3の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔(ビアホー
ル)の埋め込みにも応用可能であることは勿論である。
とその上に形成される上層配線とを接続するコンタクト
孔3の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔(ビアホー
ル)の埋め込みにも応用可能であることは勿論である。
【0051】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、コンタクト孔が開口されたウエハの全面
に、基板側から順に、高融点金属層、高融点金属ナイト
ライド層を形成した後、当該高融点金属ナイトライド層
上に導電層を形成して前記コンタクト孔内を埋め込みを
行った後、三フッ化塩素ガス(ClF3 )を用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックするため、当該高融点金属ナイトラ
イド層にダメージを与えることなく、コンタクト孔の埋
め込みを行うことができる。この結果、コンタクト孔を
介して下層配線や半導体基板と接続する上層配線のエレ
クトロマイグレーション耐性を向上し、配線の歩留りを
向上した半導体装置の製造方法を提供することができ
る。
明によれば、コンタクト孔が開口されたウエハの全面
に、基板側から順に、高融点金属層、高融点金属ナイト
ライド層を形成した後、当該高融点金属ナイトライド層
上に導電層を形成して前記コンタクト孔内を埋め込みを
行った後、三フッ化塩素ガス(ClF3 )を用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックするため、当該高融点金属ナイトラ
イド層にダメージを与えることなく、コンタクト孔の埋
め込みを行うことができる。この結果、コンタクト孔を
介して下層配線や半導体基板と接続する上層配線のエレ
クトロマイグレーション耐性を向上し、配線の歩留りを
向上した半導体装置の製造方法を提供することができ
る。
【0052】また、請求項2に記載の発明によれば、コ
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第1の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第2の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第2の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、コン
タクト孔内に埋め込まれた第2の高融点金属をオーバー
エッチングすることがなく、コンタクト孔部での平坦度
を向上することができる。さらに、前記エッチバックに
おいて、前記高融点金属ナイトライド層の表面にダメー
ジを与えることなく、当該コンタクト孔の埋め込みを行
うことができる。
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第1の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第2の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第2の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、コン
タクト孔内に埋め込まれた第2の高融点金属をオーバー
エッチングすることがなく、コンタクト孔部での平坦度
を向上することができる。さらに、前記エッチバックに
おいて、前記高融点金属ナイトライド層の表面にダメー
ジを与えることなく、当該コンタクト孔の埋め込みを行
うことができる。
【0053】さらにまた、前記高融点金属ナイトライド
層上には、直接第2の高融点金属層が形成されていない
ため、当該高融点金属層をエッチバックする際に、当該
高融点金属ナイトライド層上に、高融点金属の残渣が残
ることがない。そしてまた、前記コンタクト孔の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層と多結晶シリコン層との間のシリサイド化を同時に行
うことで、工程数を増やすことなく、コンタクト孔内の
抵抗を低抵抗化することができる。
層上には、直接第2の高融点金属層が形成されていない
ため、当該高融点金属層をエッチバックする際に、当該
高融点金属ナイトライド層上に、高融点金属の残渣が残
ることがない。そしてまた、前記コンタクト孔の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層と多結晶シリコン層との間のシリサイド化を同時に行
うことで、工程数を増やすことなく、コンタクト孔内の
抵抗を低抵抗化することができる。
【0054】この結果、コンタクト孔を介して下層配線
や半導体基板と接続する上層配線のエレクトロマイグレ
ーション耐性を向上し、配線の歩留りを向上した半導体
装置の製造方法を提供することができる。
や半導体基板と接続する上層配線のエレクトロマイグレ
ーション耐性を向上し、配線の歩留りを向上した半導体
装置の製造方法を提供することができる。
【図1】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図2】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図3】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図4】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図5】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図6】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図7】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図8】本発明の実施例2にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図9】本発明の実施例2にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図10】本発明の実施例2にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
【図11】本発明の実施例2にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
【図12】本発明の実施例2にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
【図13】本発明の実施例2にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
1 半導体基板 2 絶縁膜 3 コンタクト孔 4 高融点金属層 5 高融点金属ナイトライド層 6 導電層 7 残渣 8 高融点金属シリサイド層 9 配線層 11 多結晶シリコン層 14 第1の高融点金属層 15 第2の高融点金属層 16 高融点金属シリサイド層
Claims (2)
- 【請求項1】 半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、 前記コンタクト孔が開口されたウエハの全面に高融点金
属層を形成する第1工程と、前記高融点金属層上に高融
点金属ナイトライド層を形成する第2工程と、前記高融
点金属ナイトライド層上に導電層を形成し、前記コンタ
クト孔内を埋め込む第3工程と、三フッ化塩素ガスを用
い、前記高融点金属ナイトライド層の一部が露出するま
で前記導電層をエッチバックする第4工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、 前記コンタクト孔が開口されたウエハの全面に第1の高
融点金属層を形成する第1工程と、前記第1の高融点金
属層上に高融点金属ナイトライド層を形成する第2工程
と、前記高融点金属ナイトライド層上に多結晶シリコン
層を形成する第3工程と、前記多結晶シリコン層上に第
2の高融点金属層を形成し、前記コンタクト孔内を埋め
込む第4工程と、前記第2の高融点金属層及び多結晶シ
リコン層を前記高融点金属ナイトライド層の一部が露出
するまで、連続してエッチバックする第4工程と、前記
コンタクト孔の接続部におけるシリサイド化と、前記高
融点金属ナイトライド層と多結晶シリコン層とのシリサ
イド化を同時に行う第5工程と、を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16300793A JPH0774243A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16300793A JPH0774243A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0774243A true JPH0774243A (ja) | 1995-03-17 |
Family
ID=15765428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16300793A Pending JPH0774243A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0774243A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5846886A (en) * | 1996-03-01 | 1998-12-08 | Kabushiki Kaisha Toshiba | Metal film etching method |
JP2005197710A (ja) * | 2003-12-30 | 2005-07-21 | Anam Semiconductor Ltd | 半導体装置製造方法 |
-
1993
- 1993-06-30 JP JP16300793A patent/JPH0774243A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5846886A (en) * | 1996-03-01 | 1998-12-08 | Kabushiki Kaisha Toshiba | Metal film etching method |
JP2005197710A (ja) * | 2003-12-30 | 2005-07-21 | Anam Semiconductor Ltd | 半導体装置製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5322812A (en) | Improved method of fabricating antifuses in an integrated circuit device and resulting structure | |
JP5103914B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
JP3175721B2 (ja) | 半導体装置の製造方法 | |
EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
JPH0869980A (ja) | 半導体装置及びその製造方法 | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
JPH05129231A (ja) | 電極配線 | |
JPH09283624A (ja) | 半導体装置の製造方法 | |
JPH0774243A (ja) | 半導体装置の製造方法 | |
JP2007251135A (ja) | 半導体装置およびその製造方法 | |
JP3890722B2 (ja) | 半導体装置の銅配線 | |
KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
JPH05206081A (ja) | ドライエッチング方法 | |
JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
JPH1154507A (ja) | 半導体装置の製造方法 | |
JP2000164706A (ja) | 半導体装置の製造方法 | |
JP2001093893A (ja) | 半導体装置におけるタングステンプラグの形成方法 | |
JPH11219953A (ja) | 銅配線の製造方法 | |
KR20000066420A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
JP3018602B2 (ja) | ドライエッチング方法 | |
JPH0729851A (ja) | 半導体装置の製造方法 |