JPH0774243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0774243A JPH0774243A JP16300793A JP16300793A JPH0774243A JP H0774243 A JPH0774243 A JP H0774243A JP 16300793 A JP16300793 A JP 16300793A JP 16300793 A JP16300793 A JP 16300793A JP H0774243 A JPH0774243 A JP H0774243A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- contact hole
- wiring
- metal nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】コンタクト孔を介して下層配線や半導体基板と
接続する上層配線のエレクトロマイグレーション耐性を
向上し、配線の歩留りを向上した半導体装置の製造方法
を提供する。 【構成】コンタクト孔３が開口されたウエハの全面に、
高融点金属層４、高融点金属ナイトライド層５、導電層
６を形成し、前記コンタクト孔３内を埋め込んだ後、三
フッ化塩素ガスを用い、前記高融点金属ナイトライド層
５の一部が露出するまで前記導電層６をエッチバックす
る。
接続する上層配線のエレクトロマイグレーション耐性を
向上し、配線の歩留りを向上した半導体装置の製造方法
を提供する。 【構成】コンタクト孔３が開口されたウエハの全面に、
高融点金属層４、高融点金属ナイトライド層５、導電層
６を形成し、前記コンタクト孔３内を埋め込んだ後、三
フッ化塩素ガスを用い、前記高融点金属ナイトライド層
５の一部が露出するまで前記導電層６をエッチバックす
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関わり、特に、半導体基板または下層配線上の絶縁膜
に形成したコンタクト孔を介して当該半導体基板または
下層配線と接続する上層配線を備えた半導体装置の製造
方法に関する。
に関わり、特に、半導体基板または下層配線上の絶縁膜
に形成したコンタクト孔を介して当該半導体基板または
下層配線と接続する上層配線を備えた半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来から、半導体装置の配線材料とし
て、低抵抗で加工性に優れ、半導体基板との密着性が良
好なことから、アルミニウム（Ａｌ）やアルミニウム合
金が広く一般的に用いられている。このアルミニウムや
アルミニウム合金は、通常、ＰＶＤ（Physical Vapor D
eposition ）法と総称される真空蒸着法により形成され
ている。
て、低抵抗で加工性に優れ、半導体基板との密着性が良
好なことから、アルミニウム（Ａｌ）やアルミニウム合
金が広く一般的に用いられている。このアルミニウムや
アルミニウム合金は、通常、ＰＶＤ（Physical Vapor D
eposition ）法と総称される真空蒸着法により形成され
ている。
【０００３】そして、前記半導体装置の配線工程におい
ては、半導体基板上または下層配線上に形成した絶縁膜
（層間絶縁膜）の所望位置に、コンタクト孔を開口した
後、前記方法でアルミニウムやアルミニウム合金等の配
線金属材料を被着し、配線の形成を行っている。近年で
は、半導体装置の微細化及び高集積化が益々進み、これ
に伴って、コンタクト孔のアスペクト比が大きくなる
等、急峻な段差を有する下地上に配線等の素子を形成す
ることが要求されてきている。
ては、半導体基板上または下層配線上に形成した絶縁膜
（層間絶縁膜）の所望位置に、コンタクト孔を開口した
後、前記方法でアルミニウムやアルミニウム合金等の配
線金属材料を被着し、配線の形成を行っている。近年で
は、半導体装置の微細化及び高集積化が益々進み、これ
に伴って、コンタクト孔のアスペクト比が大きくなる
等、急峻な段差を有する下地上に配線等の素子を形成す
ることが要求されてきている。
【０００４】しかしながら、前記ＰＶＤ法により成膜し
たアルミニウムやアルミニウム合金は、ステップカバレ
ッジ性が悪く、高アスペクト比を有するコンタクト孔の
段差部分において、十分な段差被覆性を得ることができ
ないという問題があった。このため、前記段差部分にお
いて、配線抵抗が増加したり、断線が生じる等の問題が
生じていた。
たアルミニウムやアルミニウム合金は、ステップカバレ
ッジ性が悪く、高アスペクト比を有するコンタクト孔の
段差部分において、十分な段差被覆性を得ることができ
ないという問題があった。このため、前記段差部分にお
いて、配線抵抗が増加したり、断線が生じる等の問題が
生じていた。
【０００５】そこで、このような問題を解決するため、
前記コンタクト孔内に、タングステン（Ｗ）等の高融点
金属を選択的に埋め込み、この埋め込まれた高融点金属
（埋め込み金属）を介して、配線間の接続を行う方法が
紹介されている。そして、このコンタクト孔内に高融点
金属を選択的に埋め込む方法としては、以下に示す方法
が一般的に行われている。
前記コンタクト孔内に、タングステン（Ｗ）等の高融点
金属を選択的に埋め込み、この埋め込まれた高融点金属
（埋め込み金属）を介して、配線間の接続を行う方法が
紹介されている。そして、このコンタクト孔内に高融点
金属を選択的に埋め込む方法としては、以下に示す方法
が一般的に行われている。
【０００６】先ず、コンタクト孔が開口されたウエハの
全面に、高融点金属層を形成するための下地となると共
に、バリアメタル効果を有するチタンナイトライド（Ｔ
ｉＮ）層を形成する。次に、前記チタンナイトライド層
の全面に、ＣＶＤ（Chemical Vapor Deposition ）法を
行い、当該チタンナイトライド層上に高融点金属層を、
前記コンタクト孔の深さ以上の膜厚で堆積する。
全面に、高融点金属層を形成するための下地となると共
に、バリアメタル効果を有するチタンナイトライド（Ｔ
ｉＮ）層を形成する。次に、前記チタンナイトライド層
の全面に、ＣＶＤ（Chemical Vapor Deposition ）法を
行い、当該チタンナイトライド層上に高融点金属層を、
前記コンタクト孔の深さ以上の膜厚で堆積する。
【０００７】次いで、六フッ化イオウ（ＳＦ6 ）等のフ
ッ素系ガスを使用し、高いエネルギーのプラズマ中で、
前記チタンナイトライド層の一部が露出するまで前記高
融点金属層をエッチバックする。このようにして、前記
コンタクト孔内にチタンナイトライド層を介して高融点
金属を埋め込む。その後、前記工程で得たウエハの全面
に、配線を形成する等、所望の工程を行い、半導体装置
を完成する。
ッ素系ガスを使用し、高いエネルギーのプラズマ中で、
前記チタンナイトライド層の一部が露出するまで前記高
融点金属層をエッチバックする。このようにして、前記
コンタクト孔内にチタンナイトライド層を介して高融点
金属を埋め込む。その後、前記工程で得たウエハの全面
に、配線を形成する等、所望の工程を行い、半導体装置
を完成する。
【０００８】
【発明が解決しようとする課題】しかしながら、前記コ
ンタクト孔内に高融点金属を選択的に埋め込む従来方法
では、ＳＦ6 等のフッ素系ガスを使用した高いエネルギ
ーのプラズマ中で、前記高融点金属層をエッチバックす
るため、高融点金属層の下地となるチタンナイトライド
層にもエッチングが進行し、チタンナイトライド層の表
面にダメージを与えるという問題があった。このため、
前記ダメージが発生したチタンナイトライド層上に、ア
ルミニウムやその合金からなる配線層を形成すると、当
該配線の（１１１）配向強度が減少し、エレクトロマイ
グレーション耐性を劣化させるという問題があった。
ンタクト孔内に高融点金属を選択的に埋め込む従来方法
では、ＳＦ6 等のフッ素系ガスを使用した高いエネルギ
ーのプラズマ中で、前記高融点金属層をエッチバックす
るため、高融点金属層の下地となるチタンナイトライド
層にもエッチングが進行し、チタンナイトライド層の表
面にダメージを与えるという問題があった。このため、
前記ダメージが発生したチタンナイトライド層上に、ア
ルミニウムやその合金からなる配線層を形成すると、当
該配線の（１１１）配向強度が減少し、エレクトロマイ
グレーション耐性を劣化させるという問題があった。
【０００９】また、前記エッチバックでは、前記チタン
ナイトライド層が露出した時点でエッチングを停止する
が、この時、エッチングの終点を制御することが非常に
困難である。従って、前記コンタクト孔内に埋め込まれ
た高融点金属層をオーバーエッチングする傾向にあり、
この部分の平坦度が低下するという問題があった。この
ため、この上に形成したアルミニウムやその合金からな
る配線層のエレクトロマイグレーション耐性を劣化させ
るという問題があった。
ナイトライド層が露出した時点でエッチングを停止する
が、この時、エッチングの終点を制御することが非常に
困難である。従って、前記コンタクト孔内に埋め込まれ
た高融点金属層をオーバーエッチングする傾向にあり、
この部分の平坦度が低下するという問題があった。この
ため、この上に形成したアルミニウムやその合金からな
る配線層のエレクトロマイグレーション耐性を劣化させ
るという問題があった。
【００１０】さらに、前記のように、チタンナイトライ
ド層が露出するまで、高融点金属層をエッチバックする
と、当該チタンナイトライド層上に、高融点金属の残渣
が残り易いという問題があった。このため、前記残渣が
存在したチタンナイトライド層上に形成した配線は、シ
ョートし易く製造時の歩留りを低下させるという問題が
あった。
ド層が露出するまで、高融点金属層をエッチバックする
と、当該チタンナイトライド層上に、高融点金属の残渣
が残り易いという問題があった。このため、前記残渣が
存在したチタンナイトライド層上に形成した配線は、シ
ョートし易く製造時の歩留りを低下させるという問題が
あった。
【００１１】本発明は、このような問題を解決すること
を課題とするものであり、コンタクト孔を介して下層配
線や半導体基板と接続する上層配線のエレクトロマイグ
レーション耐性を向上し、配線の歩留りを向上した半導
体装置の製造方法を提供することを目的とする。
を課題とするものであり、コンタクト孔を介して下層配
線や半導体基板と接続する上層配線のエレクトロマイグ
レーション耐性を向上し、配線の歩留りを向上した半導
体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、前記コンタ
クト孔が開口されたウエハの全面に、高融点金属層を形
成する第１工程と、前記高融点金属層上に高融点金属ナ
イトライド層を形成する第２工程と、前記高融点金属ナ
イトライド層上に導電層を形成し、前記コンタクト孔内
を埋め込む第３工程と、三フッ化塩素ガスを用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックする第４工程と、を含むことを特徴
とする半導体装置の製造方法を提供するものである。
に、本発明は、半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、前記コンタ
クト孔が開口されたウエハの全面に、高融点金属層を形
成する第１工程と、前記高融点金属層上に高融点金属ナ
イトライド層を形成する第２工程と、前記高融点金属ナ
イトライド層上に導電層を形成し、前記コンタクト孔内
を埋め込む第３工程と、三フッ化塩素ガスを用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックする第４工程と、を含むことを特徴
とする半導体装置の製造方法を提供するものである。
【００１３】そして、半導体基板または下層配線上に形
成した絶縁膜にコンタクト孔を開口し、当該コンタクト
孔を介して前記半導体基板または下層配線と接続する上
層配線を形成する半導体装置の製造方法において、前記
コンタクト孔が開口されたウエハの全面に第１の高融点
金属層を形成する第１工程と、前記第１の高融点金属層
上に高融点金属ナイトライド層を形成する第２工程と、
前記高融点金属ナイトライド層上に多結晶シリコン層を
形成する第３工程と、前記多結晶シリコン層上に第２の
高融点金属層を形成し、前記コンタクト孔内を埋め込む
第４工程と、前記第２の高融点金属層及び多結晶シリコ
ン層を前記高融点金属ナイトライド層の一部が露出する
まで、連続してエッチバックする第４工程と、前記コン
タクト孔の接続部におけるシリサイド化と、前記高融点
金属ナイトライド層と多結晶シリコン層とのシリサイド
化を同時に行う第５工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。
成した絶縁膜にコンタクト孔を開口し、当該コンタクト
孔を介して前記半導体基板または下層配線と接続する上
層配線を形成する半導体装置の製造方法において、前記
コンタクト孔が開口されたウエハの全面に第１の高融点
金属層を形成する第１工程と、前記第１の高融点金属層
上に高融点金属ナイトライド層を形成する第２工程と、
前記高融点金属ナイトライド層上に多結晶シリコン層を
形成する第３工程と、前記多結晶シリコン層上に第２の
高融点金属層を形成し、前記コンタクト孔内を埋め込む
第４工程と、前記第２の高融点金属層及び多結晶シリコ
ン層を前記高融点金属ナイトライド層の一部が露出する
まで、連続してエッチバックする第４工程と、前記コン
タクト孔の接続部におけるシリサイド化と、前記高融点
金属ナイトライド層と多結晶シリコン層とのシリサイド
化を同時に行う第５工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。
【００１４】
【作用】請求項１に記載の発明によれば、コンタクト孔
が開口されたウエハの全面に、基板側から順に、高融点
金属層、高融点金属ナイトライド層を形成した後、当該
高融点金属ナイトライド層上に導電層を形成して前記コ
ンタクト孔内を埋め込みを行った後、三フッ化塩素ガス
（ＣｌＦ3 ）を用い、前記高融点金属ナイトライド層の
一部が露出するまで前記導電層をエッチバックするた
め、当該高融点金属ナイトライド層にダメージを与える
ことなく、コンタクト孔の埋め込みを行うことができ
る。
が開口されたウエハの全面に、基板側から順に、高融点
金属層、高融点金属ナイトライド層を形成した後、当該
高融点金属ナイトライド層上に導電層を形成して前記コ
ンタクト孔内を埋め込みを行った後、三フッ化塩素ガス
（ＣｌＦ3 ）を用い、前記高融点金属ナイトライド層の
一部が露出するまで前記導電層をエッチバックするた
め、当該高融点金属ナイトライド層にダメージを与える
ことなく、コンタクト孔の埋め込みを行うことができ
る。
【００１５】即ち、前記ＣｌＦ3 は、導電層を高速エッ
チングする反面、高融点金属ナイトライド層に対するエ
ッチング効果が非常に少ない特性を有している（導電層
と高融点金属ナイトライド層との選択比が大きい特性を
有している）。従って、前記導電層をエッチバックする
際に、当該導電層の下地となる高融点金属ナイトライド
層にエッチングが進行することを抑制することができ
る。このため、前記高融点金属ナイトライド層の表面が
ダメージを受けることがなく、この上に形成されるアル
ミニウムやその合金からなる配線層の（１１１）配向強
度が減少することを防止することができ、前記配線層の
エレクトロマイグレーション耐性を向上することができ
る。
チングする反面、高融点金属ナイトライド層に対するエ
ッチング効果が非常に少ない特性を有している（導電層
と高融点金属ナイトライド層との選択比が大きい特性を
有している）。従って、前記導電層をエッチバックする
際に、当該導電層の下地となる高融点金属ナイトライド
層にエッチングが進行することを抑制することができ
る。このため、前記高融点金属ナイトライド層の表面が
ダメージを受けることがなく、この上に形成されるアル
ミニウムやその合金からなる配線層の（１１１）配向強
度が減少することを防止することができ、前記配線層の
エレクトロマイグレーション耐性を向上することができ
る。
【００１６】また、請求項２に記載の発明によれば、コ
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第１の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第２の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第２の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、前記
コンタクト孔内に埋め込まれた第２の高融点金属をオー
バーエッチングすることがない。従って、前記コンタク
ト孔部での平坦度を向上することができる。また、前記
エッチバックにおいて、前記高融点金属ナイトライド層
の表面にダメージを与えることもないため、良好なコン
タクト孔の埋め込みを行うことができる。
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第１の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第２の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第２の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、前記
コンタクト孔内に埋め込まれた第２の高融点金属をオー
バーエッチングすることがない。従って、前記コンタク
ト孔部での平坦度を向上することができる。また、前記
エッチバックにおいて、前記高融点金属ナイトライド層
の表面にダメージを与えることもないため、良好なコン
タクト孔の埋め込みを行うことができる。
【００１７】即ち、前記多結晶シリコン層は、前記エッ
チバックを行う際に、第２の高融点金属層及び高融点金
属ナイトライド層に対して、エッチングされ易い。従っ
て、前記第２の高融点金属層と高融点金属ナイトライド
層との間に、多結晶シリコン層を介在させることで、前
記エッチバック時に、前記コンタクト孔内に埋め込まれ
た第２の高融点金属がオーバーエッチングされることを
抑制し、且つ、高融点金属ナイトライド層にエッチング
が進行することを抑制することができる。このため、前
記高融点金属ナイトライド層の表面がダメージを受ける
ことがなく、また、コンタクト孔部での平坦度が低下す
ることがない。従って、この上に形成したアルミニウム
やその合金からなる配線層のエレクトロマイグレーショ
ン耐性を向上することができる。
チバックを行う際に、第２の高融点金属層及び高融点金
属ナイトライド層に対して、エッチングされ易い。従っ
て、前記第２の高融点金属層と高融点金属ナイトライド
層との間に、多結晶シリコン層を介在させることで、前
記エッチバック時に、前記コンタクト孔内に埋め込まれ
た第２の高融点金属がオーバーエッチングされることを
抑制し、且つ、高融点金属ナイトライド層にエッチング
が進行することを抑制することができる。このため、前
記高融点金属ナイトライド層の表面がダメージを受ける
ことがなく、また、コンタクト孔部での平坦度が低下す
ることがない。従って、この上に形成したアルミニウム
やその合金からなる配線層のエレクトロマイグレーショ
ン耐性を向上することができる。
【００１８】さらに、前記高融点金属ナイトライド層上
には、直接第２の高融点金属層が形成されていないた
め、当該高融点金属層をエッチバックする際に、当該高
融点金属ナイトライド層上に、高融点金属の残渣が残る
ことがない。従って、従来からこの残渣に起因して発生
していた種々の問題を解決することができる。そしてま
た、前記コンタクト孔の接続部におけるシリサイド化
と、前記高融点金属ナイトライド層と多結晶シリコン層
との間のシリサイド化を同時に行うことで、工程数を増
やすことなく、コンタクト孔内の抵抗を低抵抗化するこ
とができる。
には、直接第２の高融点金属層が形成されていないた
め、当該高融点金属層をエッチバックする際に、当該高
融点金属ナイトライド層上に、高融点金属の残渣が残る
ことがない。従って、従来からこの残渣に起因して発生
していた種々の問題を解決することができる。そしてま
た、前記コンタクト孔の接続部におけるシリサイド化
と、前記高融点金属ナイトライド層と多結晶シリコン層
との間のシリサイド化を同時に行うことで、工程数を増
やすことなく、コンタクト孔内の抵抗を低抵抗化するこ
とができる。
【００１９】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。 （実施例１）図１ないし図７は、本発明の実施例１に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。
参照して説明する。 （実施例１）図１ないし図７は、本発明の実施例１に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。
【００２０】図１に示す工程では、所望の処理が行われ
た半導体基板１上に、膜厚が１００００Å程度の絶縁膜
２を形成し、当該絶縁膜２に、選択的にコンタクト孔３
を開口する。次に、図２に示す工程では、スパッタリン
グ法により、図１に示す工程で得たウエハの全面に、チ
タン（Ｔｉ）を１００Å程度の膜厚で堆積し、Ｔｉから
なる高融点金属層４を形成する。
た半導体基板１上に、膜厚が１００００Å程度の絶縁膜
２を形成し、当該絶縁膜２に、選択的にコンタクト孔３
を開口する。次に、図２に示す工程では、スパッタリン
グ法により、図１に示す工程で得たウエハの全面に、チ
タン（Ｔｉ）を１００Å程度の膜厚で堆積し、Ｔｉから
なる高融点金属層４を形成する。
【００２１】次いで、前記高融点金属層４に、窒素（Ｎ
2 ）及びアルゴン（Ａｒ）を、Ｎ2：Ａｒ＝８：１のガ
ス流量比で供給した反応性スパッタリング法を行い、Ｔ
ｉＮを１００Å程度の膜厚で堆積し、高融点金属層４上
にＴｉＮからなる高融点金属ナイトライド層５を形成す
る。次いで、図３に示す工程では、図２に示す工程で得
た高融点金属ナイトライド層５上に、六フッ化タングス
テン（ＷＦ6 ）、シラン（ＳｉＨ4 ）、水素（Ｈ2）、
Ｎ2 及びＡｒを用いたＣＶＤ法を行い、Ｗを１００００
Å程度の膜厚で堆積し、Ｗからなる導電層６を形成す
る。
2 ）及びアルゴン（Ａｒ）を、Ｎ2：Ａｒ＝８：１のガ
ス流量比で供給した反応性スパッタリング法を行い、Ｔ
ｉＮを１００Å程度の膜厚で堆積し、高融点金属層４上
にＴｉＮからなる高融点金属ナイトライド層５を形成す
る。次いで、図３に示す工程では、図２に示す工程で得
た高融点金属ナイトライド層５上に、六フッ化タングス
テン（ＷＦ6 ）、シラン（ＳｉＨ4 ）、水素（Ｈ2）、
Ｎ2 及びＡｒを用いたＣＶＤ法を行い、Ｗを１００００
Å程度の膜厚で堆積し、Ｗからなる導電層６を形成す
る。
【００２２】次に、図４に示す工程では、図３に示す工
程で形成した導電層６に、エッチングガスとしてＣｌＦ
3 を使用し、１００℃、１．３Ｔｏｒｒの条件で、前記
高融点金属ナイチライド層５の一部が露出するまでエッ
チバックする。この時、導電層６と高融点金属ナイトラ
イド層５とのエッチングレート比は、 導電層６：高融点金属ナイトライド層５＝１：１０００
以上 であった。そしてまた、この条件下での絶縁膜のエッチ
レートは、数Å／ｍｉｎであるため、半導体基板１の裏
面は、エッチングされなかった。
程で形成した導電層６に、エッチングガスとしてＣｌＦ
3 を使用し、１００℃、１．３Ｔｏｒｒの条件で、前記
高融点金属ナイチライド層５の一部が露出するまでエッ
チバックする。この時、導電層６と高融点金属ナイトラ
イド層５とのエッチングレート比は、 導電層６：高融点金属ナイトライド層５＝１：１０００
以上 であった。そしてまた、この条件下での絶縁膜のエッチ
レートは、数Å／ｍｉｎであるため、半導体基板１の裏
面は、エッチングされなかった。
【００２３】これより、前記エッチバックの際に用いた
ＣｌＦ3 は、導電層６を高速エッチングする反面、高融
点金属ナイトライド層５に対するエッチング効果が非常
に少ない特性を有していることが判る。従って、前記導
電層６をエッチバックする際に、当該導電層６の下地で
ある高融点金属ナイトライド層５にエッチングが進行す
ることを防止することができる。このため、前記高融点
金属ナイトライド層５の表面にダメージが入ることがな
い。従って、後の工程において、前記高融点金属ナイト
ライド層５上に形成される配線層の（１１１）配向強度
が減少することを防止することができ、前記配線層のエ
レクトロマイグレーション耐性を向上することができ
る。
ＣｌＦ3 は、導電層６を高速エッチングする反面、高融
点金属ナイトライド層５に対するエッチング効果が非常
に少ない特性を有していることが判る。従って、前記導
電層６をエッチバックする際に、当該導電層６の下地で
ある高融点金属ナイトライド層５にエッチングが進行す
ることを防止することができる。このため、前記高融点
金属ナイトライド層５の表面にダメージが入ることがな
い。従って、後の工程において、前記高融点金属ナイト
ライド層５上に形成される配線層の（１１１）配向強度
が減少することを防止することができ、前記配線層のエ
レクトロマイグレーション耐性を向上することができ
る。
【００２４】なお、前記エッチバック工程により露出し
た高融点金属ナイトライド層５上には、前記高融点金属
の塩化物（Ｗ塩化物）や高融点金属のフッ化物（Ｗフッ
化物）からなる残渣７が形成された。次に、図５に示す
工程では、前記図４に示す工程で形成された残渣７に、
Ｈ2プラズマを、ＲＦパワー＝１５０Ｗ、Ｈ2 ＝１００
ｓｃｃｍの条件で曝し、当該残渣７を除去する。
た高融点金属ナイトライド層５上には、前記高融点金属
の塩化物（Ｗ塩化物）や高融点金属のフッ化物（Ｗフッ
化物）からなる残渣７が形成された。次に、図５に示す
工程では、前記図４に示す工程で形成された残渣７に、
Ｈ2プラズマを、ＲＦパワー＝１５０Ｗ、Ｈ2 ＝１００
ｓｃｃｍの条件で曝し、当該残渣７を除去する。
【００２５】次いで、図６に示す工程では、図５に示す
工程で得たウエハに、Ａｒ雰囲気中で、８５０℃で３０
秒間、ランプアニールを行い、前記コンタクト孔３内に
おいて、半導体基板１と接触している高融点金属層４を
シリサイド化し、当該コンタクト孔３の接続部に、高融
点金属シリサイド層８を形成する。このように、コンタ
クト孔３の接続部に高融点金属シリサイド層８を形成す
ることで、良好なオーミックコンタクトを行うことがで
きる。
工程で得たウエハに、Ａｒ雰囲気中で、８５０℃で３０
秒間、ランプアニールを行い、前記コンタクト孔３内に
おいて、半導体基板１と接触している高融点金属層４を
シリサイド化し、当該コンタクト孔３の接続部に、高融
点金属シリサイド層８を形成する。このように、コンタ
クト孔３の接続部に高融点金属シリサイド層８を形成す
ることで、良好なオーミックコンタクトを行うことがで
きる。
【００２６】次に、図７に示す工程では、図６に示す工
程で得たウエハの全面に、Ａｌ合金（Ｃｕを０．５重量
％含有）を、スパッタリング法により堆積し、配線層９
を形成する。その後、前記配線層９をパターニングする
等、所望の工程を行い、半導体装置を完成する。
程で得たウエハの全面に、Ａｌ合金（Ｃｕを０．５重量
％含有）を、スパッタリング法により堆積し、配線層９
を形成する。その後、前記配線層９をパターニングする
等、所望の工程を行い、半導体装置を完成する。
【００２７】次に、比較として、実施例１の図１ないし
図３に示す工程を行った後、図４に示す工程で、従来の
ＳＦ6 ガスを用い、基板温度＝２００℃、０．１Ｔｏｒ
ｒの条件で前記導電層６をエッチバックし、その後、図
５ないし図７に示す工程を行い、半導体装置を作製した
（従来品１）。次に、本実施例に係る半導体装置（発明
品１）と従来品１について、配線のエレクトロマイグレ
ーション耐性試験を以下の条件で行った。
図３に示す工程を行った後、図４に示す工程で、従来の
ＳＦ6 ガスを用い、基板温度＝２００℃、０．１Ｔｏｒ
ｒの条件で前記導電層６をエッチバックし、その後、図
５ないし図７に示す工程を行い、半導体装置を作製した
（従来品１）。次に、本実施例に係る半導体装置（発明
品１）と従来品１について、配線のエレクトロマイグレ
ーション耐性試験を以下の条件で行った。
【００２８】発明品１及び従来品１の配線に、同じ量の
電流を通電し、断線した時間を以て配線のエレクトロマ
イグレーション耐性とした。この結果、発明品１は、従
来品１に比べ、２倍以上のエレクトロマイグレーション
耐性を示したことが確認された。なお、本実施例では、
図２に示す工程で、高融点金属ナイトライド層５として
ＴｉＮ層を形成したが、これに限らず、ハフニウムナイ
トライド（ＨｆＮ）、ジルコミウムナイトライド（Ｚｒ
Ｎ）等、後の工程で形成する導電層６の下地となり得る
と共に、バリアメタル効果を有すれば、他の種類の高融
点金属ナイトライド層を形成してもよい。
電流を通電し、断線した時間を以て配線のエレクトロマ
イグレーション耐性とした。この結果、発明品１は、従
来品１に比べ、２倍以上のエレクトロマイグレーション
耐性を示したことが確認された。なお、本実施例では、
図２に示す工程で、高融点金属ナイトライド層５として
ＴｉＮ層を形成したが、これに限らず、ハフニウムナイ
トライド（ＨｆＮ）、ジルコミウムナイトライド（Ｚｒ
Ｎ）等、後の工程で形成する導電層６の下地となり得る
と共に、バリアメタル効果を有すれば、他の種類の高融
点金属ナイトライド層を形成してもよい。
【００２９】また、本実施例では、図２に示す工程で、
高融点金属層４としてＴｉ層を形成したが、これに限ら
ず、当該高融点金属層４をナイトライド化して得られる
高融点金属ナイトライド層に、バリアメタル効果及び下
地効果を有することができれば、ハフニウム（Ｈｆ）、
ジルコニウム（Ｚｒ）等、他の種類の高融点金属層を形
成してもよい。
高融点金属層４としてＴｉ層を形成したが、これに限ら
ず、当該高融点金属層４をナイトライド化して得られる
高融点金属ナイトライド層に、バリアメタル効果及び下
地効果を有することができれば、ハフニウム（Ｈｆ）、
ジルコニウム（Ｚｒ）等、他の種類の高融点金属層を形
成してもよい。
【００３０】そしてまた、本実施例では、図３に示す工
程で、導電層６としてＷ層を形成したが、これに限ら
ず、モリブデン（Ｍｏ）、タンタル（Ｔａ）等、他の高
融点金属層を形成してもよい。また、前記導電層６とし
て多結晶シリコン層を形成してもよく、この場合は、当
該多結晶シリコン層に、低抵抗化するための不純物を導
入してもよい。
程で、導電層６としてＷ層を形成したが、これに限ら
ず、モリブデン（Ｍｏ）、タンタル（Ｔａ）等、他の高
融点金属層を形成してもよい。また、前記導電層６とし
て多結晶シリコン層を形成してもよく、この場合は、当
該多結晶シリコン層に、低抵抗化するための不純物を導
入してもよい。
【００３１】そしてまた、本実施例では、図４に示す工
程で、高融点金属ナイトライド層５上に残渣７が残った
が、前記エッチバックを高温・低圧で行うことで、残渣
７の発生を抑制することができる。そして、この場合
は、図５に示す工程で行った残渣７の除去工程を省略す
ることができる。そして、本実施例では、図６に示す工
程で、シリサイド化のための熱処理として、Ａｒ雰囲気
中で、８５０℃で３０秒間、ランプアニールを行った
が、これに限らず、前記熱処理は、他の方法により行っ
てもよい。
程で、高融点金属ナイトライド層５上に残渣７が残った
が、前記エッチバックを高温・低圧で行うことで、残渣
７の発生を抑制することができる。そして、この場合
は、図５に示す工程で行った残渣７の除去工程を省略す
ることができる。そして、本実施例では、図６に示す工
程で、シリサイド化のための熱処理として、Ａｒ雰囲気
中で、８５０℃で３０秒間、ランプアニールを行った
が、これに限らず、前記熱処理は、他の方法により行っ
てもよい。
【００３２】さらにまた、本実施例では、半導体基板１
とその上に形成される上層配線とを接続するコンタクト
孔３の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔（ビアホー
ル）の埋め込みにも応用可能であることは勿論である。 （実施例２）次に、本発明に係る実施例２について、図
面を参照して説明する。
とその上に形成される上層配線とを接続するコンタクト
孔３の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔（ビアホー
ル）の埋め込みにも応用可能であることは勿論である。 （実施例２）次に、本発明に係る実施例２について、図
面を参照して説明する。
【００３３】図８ないし図１３は、本発明の実施例２に
係る半導体装置の製造工程の一部を示す部分断面図であ
る。図８に示す工程では、所望の処理が行われた半導体
基板１上に、膜厚が１００００Å程度の絶縁膜２を形成
し、当該絶縁膜２に、選択的にコンタクト孔３を開口す
る。
係る半導体装置の製造工程の一部を示す部分断面図であ
る。図８に示す工程では、所望の処理が行われた半導体
基板１上に、膜厚が１００００Å程度の絶縁膜２を形成
し、当該絶縁膜２に、選択的にコンタクト孔３を開口す
る。
【００３４】次に、図９に示す工程では、スパッタリン
グ法により、図８に示す工程で得たウエハの全面に、Ｔ
ｉを２００Å程度の膜厚で堆積し、Ｔｉからなる第１の
高融点金属層１４を形成する。次いで、前記第１の高融
点金属層１４に、Ｎ2 及びＡｒを、Ｎ2 ：Ａｒ＝８：１
のガス流量比で供給した反応性スパッタリング法を行
い、ＴｉＮを２００Å程度の膜厚で堆積し、第１の高融
点金属層１４上にＴｉＮからなる高融点金属ナイトライ
ド層５を形成する。
グ法により、図８に示す工程で得たウエハの全面に、Ｔ
ｉを２００Å程度の膜厚で堆積し、Ｔｉからなる第１の
高融点金属層１４を形成する。次いで、前記第１の高融
点金属層１４に、Ｎ2 及びＡｒを、Ｎ2 ：Ａｒ＝８：１
のガス流量比で供給した反応性スパッタリング法を行
い、ＴｉＮを２００Å程度の膜厚で堆積し、第１の高融
点金属層１４上にＴｉＮからなる高融点金属ナイトライ
ド層５を形成する。
【００３５】次に、前記高融点金属ナイトライド層５上
に、膜厚が５００Å程度の多結晶シリコン層１１を形成
する。次いで、図１０に示す工程では、図９に示す工程
で得たウエハをＨＦ水溶液（ＨＦを０．５重量％含有）
に２〜３分間浸漬した後、水洗し、前記多結晶シリコン
層１１上に形成された自然酸化膜を除去する。
に、膜厚が５００Å程度の多結晶シリコン層１１を形成
する。次いで、図１０に示す工程では、図９に示す工程
で得たウエハをＨＦ水溶液（ＨＦを０．５重量％含有）
に２〜３分間浸漬した後、水洗し、前記多結晶シリコン
層１１上に形成された自然酸化膜を除去する。
【００３６】次に、前記自然酸化膜が除去されたウエハ
に、４５０℃以下、８０Ｔｏｒｒの雰囲気で、ＷＦ6 を
５ｓｃｃｍ程度、３０秒間供給し、前記多結晶シリコン
層１１の上層とＷＦ6 との間で還元反応を起こさせ、当
該多結晶シリコン層１１の上層のみに、１００Å程度の
薄い膜厚でＷ膜を形成する。次いで、前記薄いＷ膜が形
成されたウエハに、ＷＦ6 、ＳｉＨ4 、Ｈ2 、Ｎ2及び
Ａｒを用いたＣＶＤ法を行い、前記薄いＷ膜上に１００
００Å程度の膜厚でＷ膜を堆積する。このようにして、
前記多結晶シリコン層１１上に、Ｗからなる第２の高融
点金属層１５を形成した。
に、４５０℃以下、８０Ｔｏｒｒの雰囲気で、ＷＦ6 を
５ｓｃｃｍ程度、３０秒間供給し、前記多結晶シリコン
層１１の上層とＷＦ6 との間で還元反応を起こさせ、当
該多結晶シリコン層１１の上層のみに、１００Å程度の
薄い膜厚でＷ膜を形成する。次いで、前記薄いＷ膜が形
成されたウエハに、ＷＦ6 、ＳｉＨ4 、Ｈ2 、Ｎ2及び
Ａｒを用いたＣＶＤ法を行い、前記薄いＷ膜上に１００
００Å程度の膜厚でＷ膜を堆積する。このようにして、
前記多結晶シリコン層１１上に、Ｗからなる第２の高融
点金属層１５を形成した。
【００３７】次に、図１１に示す工程では、図１０に示
す工程で得たウエハに、エッチングガスとしてＳＦ6 、
Ａｒを使用し、２００℃、０．１Ｔｏｒｒの条件で、反
応性イオンエッチングを行い、前記高融点金属ナイチラ
イド層５の一部が露出するまで、前記第２の高融点金属
層１５及び多結晶シリコン層１１をエッチバックする。
す工程で得たウエハに、エッチングガスとしてＳＦ6 、
Ａｒを使用し、２００℃、０．１Ｔｏｒｒの条件で、反
応性イオンエッチングを行い、前記高融点金属ナイチラ
イド層５の一部が露出するまで、前記第２の高融点金属
層１５及び多結晶シリコン層１１をエッチバックする。
【００３８】ここで、前記多結晶シリコン層１１は、前
記エッチバックを行う際に、第２の高融点金属層１５及
び高融点金属ナイトライド層５に比べ、非常にエッチン
グされ易い特性を有している。従って、前記第２の高融
点金属層１５と高融点金属ナイトライド層５との間に、
多結晶シリコン層１１が存在させることで、前記エッチ
バック時に、前記コンタクト孔３内に埋め込まれた第２
の高融点金属層１５がオーバーエッチングされることを
抑制することができる。このため、前記コンタクト孔３
部での平坦度を向上することができる。
記エッチバックを行う際に、第２の高融点金属層１５及
び高融点金属ナイトライド層５に比べ、非常にエッチン
グされ易い特性を有している。従って、前記第２の高融
点金属層１５と高融点金属ナイトライド層５との間に、
多結晶シリコン層１１が存在させることで、前記エッチ
バック時に、前記コンタクト孔３内に埋め込まれた第２
の高融点金属層１５がオーバーエッチングされることを
抑制することができる。このため、前記コンタクト孔３
部での平坦度を向上することができる。
【００３９】また、前記高融点金属ナイトライド層５に
エッチングが進行することを抑制することもできるた
め、前記エッチバックにより高融点金属ナイトライド層
５の表面にダメージが入ることがない。従って、後の工
程で、前記高融点金属ナイトライド層５上に形成する配
線層のエレクトロマイグレーション耐性を向上すること
ができる。
エッチングが進行することを抑制することもできるた
め、前記エッチバックにより高融点金属ナイトライド層
５の表面にダメージが入ることがない。従って、後の工
程で、前記高融点金属ナイトライド層５上に形成する配
線層のエレクトロマイグレーション耐性を向上すること
ができる。
【００４０】さらに、前記高融点金属ナイトライド層５
上には、直接第２の高融点金属層１５が形成されていな
いため、当該第２の高融点金属層１５をエッチバックす
る際に、前記高融点金属ナイトライド層５上に高融点金
属の残渣が残ることがない。従って、従来からこの残渣
に起因して発生していた種々の問題を解決することがで
きる。
上には、直接第２の高融点金属層１５が形成されていな
いため、当該第２の高融点金属層１５をエッチバックす
る際に、前記高融点金属ナイトライド層５上に高融点金
属の残渣が残ることがない。従って、従来からこの残渣
に起因して発生していた種々の問題を解決することがで
きる。
【００４１】なお、前記エッチバックにおける第２の高
融点金属層１５と多結晶シリコン層１１とのエッチング
レート比は、 第２の高融点金属層１５：多結晶シリコン層１１＝１：
３ であった。また、高融点金属ナイトライド層５と多結晶
シリコン層１１とのエッチングレート比は、 高融点金属ナイトライド層５：多結晶シリコン層１１＝
１：５ であった。
融点金属層１５と多結晶シリコン層１１とのエッチング
レート比は、 第２の高融点金属層１５：多結晶シリコン層１１＝１：
３ であった。また、高融点金属ナイトライド層５と多結晶
シリコン層１１とのエッチングレート比は、 高融点金属ナイトライド層５：多結晶シリコン層１１＝
１：５ であった。
【００４２】次に、図１２に示す工程では、図１１に示
す工程で得たウエハに、Ａｒ雰囲気中で、８５０℃で３
０秒間、ランプアニールを行い、前記コンタクト孔３内
において、半導体基板１と接触している高融点金属層４
をシリサイド化し、当該コンタクト孔３の接続部に、高
融点金属シリサイド層８を形成する。このように、コン
タクト孔３の接続部に高融点金属シリサイド層８を形成
することで、良好なオーミックコンタクトを行うことが
できる。
す工程で得たウエハに、Ａｒ雰囲気中で、８５０℃で３
０秒間、ランプアニールを行い、前記コンタクト孔３内
において、半導体基板１と接触している高融点金属層４
をシリサイド化し、当該コンタクト孔３の接続部に、高
融点金属シリサイド層８を形成する。このように、コン
タクト孔３の接続部に高融点金属シリサイド層８を形成
することで、良好なオーミックコンタクトを行うことが
できる。
【００４３】また、これと同時に、前記多結晶シリコン
層１１と第２の高融点金属層１５との接触部分をシリサ
イド化し、前記高融点金属ナイトライド層５と第２の高
融点金属層１５との間に、高融点金属シリサイド層１６
を形成した。このように、前記コンタクト孔３の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層５と多結晶シリコン層１１との間のシリサイド化を同
時に行うことで、工程数を増やすことなく、コンタクト
孔３内の抵抗を低抵抗化することができた。
層１１と第２の高融点金属層１５との接触部分をシリサ
イド化し、前記高融点金属ナイトライド層５と第２の高
融点金属層１５との間に、高融点金属シリサイド層１６
を形成した。このように、前記コンタクト孔３の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層５と多結晶シリコン層１１との間のシリサイド化を同
時に行うことで、工程数を増やすことなく、コンタクト
孔３内の抵抗を低抵抗化することができた。
【００４４】次いで、図１３に示す工程では、図１２に
示す工程で得たウエハの全面に、膜厚が８０００Å程度
のＡｌ合金（Ｃｕを０．５重量％含有）を、スパッタリ
ング法により堆積し、配線層９を形成する。その後、前
記配線層９をパターニングする等、所望の工程を行い、
半導体装置を完成する。
示す工程で得たウエハの全面に、膜厚が８０００Å程度
のＡｌ合金（Ｃｕを０．５重量％含有）を、スパッタリ
ング法により堆積し、配線層９を形成する。その後、前
記配線層９をパターニングする等、所望の工程を行い、
半導体装置を完成する。
【００４５】次に、比較として、実施例２の図９に示す
工程で多結晶シリコン層１１を形成せずに、実施例２と
同様の工程を行い、半導体装置を作製した（従来品
２）。次に、本実施例に係る半導体装置（発明品２）と
従来品２について、配線のエレクトロマイグレーション
耐性試験を、実施例１と同様の方法で以下の条件で行っ
た。
工程で多結晶シリコン層１１を形成せずに、実施例２と
同様の工程を行い、半導体装置を作製した（従来品
２）。次に、本実施例に係る半導体装置（発明品２）と
従来品２について、配線のエレクトロマイグレーション
耐性試験を、実施例１と同様の方法で以下の条件で行っ
た。
【００４６】この結果、発明品２は、従来品２に比べ、
２０％以上のエレクトロマイグレーション耐性を示した
ことが確認された。なお、本実施例では、図９に示す工
程で、高融点金属ナイトライド層５としてＴｉＮ層を形
成したが、これに限らず、ハフニウムナイトライド（Ｈ
ｆＮ）、ジルコミウムナイトライド（ＺｒＮ）等、後の
工程で形成する導電層６の下地となり得ると共に、バリ
アメタル効果を有すれば、他の種類の高融点金属ナイト
ライド層を形成してもよい。
２０％以上のエレクトロマイグレーション耐性を示した
ことが確認された。なお、本実施例では、図９に示す工
程で、高融点金属ナイトライド層５としてＴｉＮ層を形
成したが、これに限らず、ハフニウムナイトライド（Ｈ
ｆＮ）、ジルコミウムナイトライド（ＺｒＮ）等、後の
工程で形成する導電層６の下地となり得ると共に、バリ
アメタル効果を有すれば、他の種類の高融点金属ナイト
ライド層を形成してもよい。
【００４７】また、本実施例では、図９に示す工程で、
第１の高融点金属層１４としてＴｉ層を形成したが、こ
れに限らず、当該第１の高融点金属層１４をナイトライ
ド化して得られる高融点金属ナイトライド層に、バリア
メタル効果及び下地効果を有することができれば、ハフ
ニウム（Ｈｆ）、ジルコニウム（Ｚｒ）等、他の種類の
高融点金属層を形成してもよい。
第１の高融点金属層１４としてＴｉ層を形成したが、こ
れに限らず、当該第１の高融点金属層１４をナイトライ
ド化して得られる高融点金属ナイトライド層に、バリア
メタル効果及び下地効果を有することができれば、ハフ
ニウム（Ｈｆ）、ジルコニウム（Ｚｒ）等、他の種類の
高融点金属層を形成してもよい。
【００４８】そして、本実施例では、図９に示す工程で
形成した多結晶シリコン層１１に、低抵抗化のための不
純物導入を行わなかったが、これに限らず、前記多結晶
シリコン層１１に、例えば、リン（Ｐ）等の不純物をイ
オン注入し、当該多結晶シリコン層１１を低抵抗化して
もよい。そして、この場合は、図１２に示す工程で行っ
た熱処理をそれ以前の工程で行ってもよい。
形成した多結晶シリコン層１１に、低抵抗化のための不
純物導入を行わなかったが、これに限らず、前記多結晶
シリコン層１１に、例えば、リン（Ｐ）等の不純物をイ
オン注入し、当該多結晶シリコン層１１を低抵抗化して
もよい。そして、この場合は、図１２に示す工程で行っ
た熱処理をそれ以前の工程で行ってもよい。
【００４９】そしてまた、本実施例では、図１０に示す
工程で、第２の高融点金属層１５として、Ｗ層を形成し
たが、これに限らず、モリブデン（Ｍｏ）、タンタル
（Ｔａ）等、他の高融点金属層を形成してもよい。そし
て、本実施例では、図１２に示す工程で、シリサイド化
のための熱処理として、Ａｒ雰囲気中で、８５０℃で３
０秒間、ランプアニールを行ったが、これに限らず、前
記熱処理は、他の方法により行ってもよい。
工程で、第２の高融点金属層１５として、Ｗ層を形成し
たが、これに限らず、モリブデン（Ｍｏ）、タンタル
（Ｔａ）等、他の高融点金属層を形成してもよい。そし
て、本実施例では、図１２に示す工程で、シリサイド化
のための熱処理として、Ａｒ雰囲気中で、８５０℃で３
０秒間、ランプアニールを行ったが、これに限らず、前
記熱処理は、他の方法により行ってもよい。
【００５０】さらにまた、本実施例では、半導体基板１
とその上に形成される上層配線とを接続するコンタクト
孔３の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔（ビアホー
ル）の埋め込みにも応用可能であることは勿論である。
とその上に形成される上層配線とを接続するコンタクト
孔３の埋め込みについて説明したが、これに限らず、下
層配線と上層配線とを接続するコンタクト孔（ビアホー
ル）の埋め込みにも応用可能であることは勿論である。
【００５１】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、コンタクト孔が開口されたウエハの全面
に、基板側から順に、高融点金属層、高融点金属ナイト
ライド層を形成した後、当該高融点金属ナイトライド層
上に導電層を形成して前記コンタクト孔内を埋め込みを
行った後、三フッ化塩素ガス（ＣｌＦ3 ）を用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックするため、当該高融点金属ナイトラ
イド層にダメージを与えることなく、コンタクト孔の埋
め込みを行うことができる。この結果、コンタクト孔を
介して下層配線や半導体基板と接続する上層配線のエレ
クトロマイグレーション耐性を向上し、配線の歩留りを
向上した半導体装置の製造方法を提供することができ
る。
明によれば、コンタクト孔が開口されたウエハの全面
に、基板側から順に、高融点金属層、高融点金属ナイト
ライド層を形成した後、当該高融点金属ナイトライド層
上に導電層を形成して前記コンタクト孔内を埋め込みを
行った後、三フッ化塩素ガス（ＣｌＦ3 ）を用い、前記
高融点金属ナイトライド層の一部が露出するまで前記導
電層をエッチバックするため、当該高融点金属ナイトラ
イド層にダメージを与えることなく、コンタクト孔の埋
め込みを行うことができる。この結果、コンタクト孔を
介して下層配線や半導体基板と接続する上層配線のエレ
クトロマイグレーション耐性を向上し、配線の歩留りを
向上した半導体装置の製造方法を提供することができ
る。
【００５２】また、請求項２に記載の発明によれば、コ
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第１の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第２の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第２の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、コン
タクト孔内に埋め込まれた第２の高融点金属をオーバー
エッチングすることがなく、コンタクト孔部での平坦度
を向上することができる。さらに、前記エッチバックに
おいて、前記高融点金属ナイトライド層の表面にダメー
ジを与えることなく、当該コンタクト孔の埋め込みを行
うことができる。
ンタクト孔が開口されたウエハの全面に、基板側から順
に、第１の高融点金属層、高融点金属ナイトライド層、
多結晶シリコン層を形成した後、当該多結晶シリコン層
上に第２の高融点金属層を形成して前記コンタクト孔内
を埋め込みを行った後、前記第２の高融点金属層及び多
結晶シリコン層を前記高融点金属ナイトライド層の一部
が露出するまで、連続してエッチバックするため、コン
タクト孔内に埋め込まれた第２の高融点金属をオーバー
エッチングすることがなく、コンタクト孔部での平坦度
を向上することができる。さらに、前記エッチバックに
おいて、前記高融点金属ナイトライド層の表面にダメー
ジを与えることなく、当該コンタクト孔の埋め込みを行
うことができる。
【００５３】さらにまた、前記高融点金属ナイトライド
層上には、直接第２の高融点金属層が形成されていない
ため、当該高融点金属層をエッチバックする際に、当該
高融点金属ナイトライド層上に、高融点金属の残渣が残
ることがない。そしてまた、前記コンタクト孔の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層と多結晶シリコン層との間のシリサイド化を同時に行
うことで、工程数を増やすことなく、コンタクト孔内の
抵抗を低抵抗化することができる。
層上には、直接第２の高融点金属層が形成されていない
ため、当該高融点金属層をエッチバックする際に、当該
高融点金属ナイトライド層上に、高融点金属の残渣が残
ることがない。そしてまた、前記コンタクト孔の接続部
におけるシリサイド化と、前記高融点金属ナイトライド
層と多結晶シリコン層との間のシリサイド化を同時に行
うことで、工程数を増やすことなく、コンタクト孔内の
抵抗を低抵抗化することができる。
【００５４】この結果、コンタクト孔を介して下層配線
や半導体基板と接続する上層配線のエレクトロマイグレ
ーション耐性を向上し、配線の歩留りを向上した半導体
装置の製造方法を提供することができる。
や半導体基板と接続する上層配線のエレクトロマイグレ
ーション耐性を向上し、配線の歩留りを向上した半導体
装置の製造方法を提供することができる。
【図１】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図２】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図３】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図４】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図５】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図６】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図７】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図８】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図９】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
【図１０】本発明の実施例２にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
【図１１】本発明の実施例２にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
【図１２】本発明の実施例２にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
【図１３】本発明の実施例２にかかる半導体装置の製造
工程の一部を示す部分断面図である。
工程の一部を示す部分断面図である。
１ 半導体基板 ２ 絶縁膜 ３ コンタクト孔 ４ 高融点金属層 ５ 高融点金属ナイトライド層 ６ 導電層 ７ 残渣 ８ 高融点金属シリサイド層 ９ 配線層 １１ 多結晶シリコン層 １４ 第１の高融点金属層 １５ 第２の高融点金属層 １６ 高融点金属シリサイド層
Claims (2)
- 【請求項１】 半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、 前記コンタクト孔が開口されたウエハの全面に高融点金
属層を形成する第１工程と、前記高融点金属層上に高融
点金属ナイトライド層を形成する第２工程と、前記高融
点金属ナイトライド層上に導電層を形成し、前記コンタ
クト孔内を埋め込む第３工程と、三フッ化塩素ガスを用
い、前記高融点金属ナイトライド層の一部が露出するま
で前記導電層をエッチバックする第４工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板または下層配線上に形成した
絶縁膜にコンタクト孔を開口し、当該コンタクト孔を介
して前記半導体基板または下層配線と接続する上層配線
を形成する半導体装置の製造方法において、 前記コンタクト孔が開口されたウエハの全面に第１の高
融点金属層を形成する第１工程と、前記第１の高融点金
属層上に高融点金属ナイトライド層を形成する第２工程
と、前記高融点金属ナイトライド層上に多結晶シリコン
層を形成する第３工程と、前記多結晶シリコン層上に第
２の高融点金属層を形成し、前記コンタクト孔内を埋め
込む第４工程と、前記第２の高融点金属層及び多結晶シ
リコン層を前記高融点金属ナイトライド層の一部が露出
するまで、連続してエッチバックする第４工程と、前記
コンタクト孔の接続部におけるシリサイド化と、前記高
融点金属ナイトライド層と多結晶シリコン層とのシリサ
イド化を同時に行う第５工程と、を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16300793A JPH0774243A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16300793A JPH0774243A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774243A true JPH0774243A (ja) | 1995-03-17 |
Family
ID=15765428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16300793A Pending JPH0774243A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846886A (en) * | 1996-03-01 | 1998-12-08 | Kabushiki Kaisha Toshiba | Metal film etching method |
| JP2005197710A (ja) * | 2003-12-30 | 2005-07-21 | Anam Semiconductor Ltd | 半導体装置製造方法 |
-
1993
- 1993-06-30 JP JP16300793A patent/JPH0774243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846886A (en) * | 1996-03-01 | 1998-12-08 | Kabushiki Kaisha Toshiba | Metal film etching method |
| JP2005197710A (ja) * | 2003-12-30 | 2005-07-21 | Anam Semiconductor Ltd | 半導体装置製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5322812A (en) | Improved method of fabricating antifuses in an integrated circuit device and resulting structure | |
| JP5103914B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH0869980A (ja) | 半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JPH05129231A (ja) | 電極配線 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH0774243A (ja) | 半導体装置の製造方法 | |
| JP2007251135A (ja) | 半導体装置およびその製造方法 | |
| JP3890722B2 (ja) | 半導体装置の銅配線 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| JPH05206081A (ja) | ドライエッチング方法 | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH1154507A (ja) | 半導体装置の製造方法 | |
| JP2000164706A (ja) | 半導体装置の製造方法 | |
| JP2001093893A (ja) | 半導体装置におけるタングステンプラグの形成方法 | |
| JPH11219953A (ja) | 銅配線の製造方法 | |
| KR20000066420A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| JP3018602B2 (ja) | ドライエッチング方法 | |
| JPH0729851A (ja) | 半導体装置の製造方法 |