JP2685679B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JP2685679B2 JP2685679B2 JP3331020A JP33102091A JP2685679B2 JP 2685679 B2 JP2685679 B2 JP 2685679B2 JP 3331020 A JP3331020 A JP 3331020A JP 33102091 A JP33102091 A JP 33102091A JP 2685679 B2 JP2685679 B2 JP 2685679B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- silicide
- titanium
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 50
- 239000010937 tungsten Substances 0.000 claims description 50
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 25
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 22
- 229910052719 titanium Inorganic materials 0.000 claims description 22
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 20
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 20
- 229910017052 cobalt Inorganic materials 0.000 claims description 18
- 239000010941 cobalt Substances 0.000 claims description 18
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052750 molybdenum Inorganic materials 0.000 claims description 16
- 239000011733 molybdenum Substances 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 5
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 100
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000000137 annealing Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- HEGVYZJCELUPOJ-UHFFFAOYSA-N [N].[O].[Ti] Chemical compound [N].[O].[Ti] HEGVYZJCELUPOJ-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PFSXARRIPPWGNC-UHFFFAOYSA-J hexafluorotitanium(2-);hydron Chemical compound [H+].[H+].[F-].[F-].[F-].[F-].[F-].[F-].[Ti+4] PFSXARRIPPWGNC-UHFFFAOYSA-J 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002667 nucleating agent Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005293 physical law Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シリコン半導体物質上
に導電領域、特に該半導体物質との電気的接点を有する
半導体装置の製造方法に関する。ここに、「シリコン半
導体物質」及び「シリコン」とは、単結晶シリコン並び
に非単結晶シリコン（例えば、無定形又は多結晶シリコ
ン）を意味する。
に導電領域、特に該半導体物質との電気的接点を有する
半導体装置の製造方法に関する。ここに、「シリコン半
導体物質」及び「シリコン」とは、単結晶シリコン並び
に非単結晶シリコン（例えば、無定形又は多結晶シリコ
ン）を意味する。
【０００２】
【従来の技術】従来、シリコン半導体装置の製造分野で
は、低接触抵抗或いは高電気伝導性相互接触を与えるた
め、予め拡散処理又はインプラント処理された半導体領
域との接点、並びにポリシリコンとの接点を形成する際
に、チタン及びコバルトの珪化物等の貴金属珪化物が使
用されてきた。チタン及びコバルトは、シリコンとの接
触抵抗が小さいという理由のため、好適な金属とされて
いる。珪化チタン及び珪化コバルトの電気抵抗は、貴金
属及び耐熱金属の珪化物の中では最も小さい。さらに、
これらの珪化物は、シリコン上に自動的に形成されてい
る。すなわち、これらの珪化物は、予め定められた化学
的性質を有する位置に形成されるのであり、これにより
遮蔽手段が不要となる。さらに、珪化チタンは、シリコ
ン上に酸化物層が存在する場合であっても、シリコン上
のチタン蒸着層の上に略４０オングストロームまでの厚
さに形成され、これにより、酸化物を除去する別途の工
程（例えばスパッタエッチング）が不要となる。
は、低接触抵抗或いは高電気伝導性相互接触を与えるた
め、予め拡散処理又はインプラント処理された半導体領
域との接点、並びにポリシリコンとの接点を形成する際
に、チタン及びコバルトの珪化物等の貴金属珪化物が使
用されてきた。チタン及びコバルトは、シリコンとの接
触抵抗が小さいという理由のため、好適な金属とされて
いる。珪化チタン及び珪化コバルトの電気抵抗は、貴金
属及び耐熱金属の珪化物の中では最も小さい。さらに、
これらの珪化物は、シリコン上に自動的に形成されてい
る。すなわち、これらの珪化物は、予め定められた化学
的性質を有する位置に形成されるのであり、これにより
遮蔽手段が不要となる。さらに、珪化チタンは、シリコ
ン上に酸化物層が存在する場合であっても、シリコン上
のチタン蒸着層の上に略４０オングストロームまでの厚
さに形成され、これにより、酸化物を除去する別途の工
程（例えばスパッタエッチング）が不要となる。
【０００３】また、タングステン、モリブデン等の耐熱
金属も、電気接点用開口又は分流開口のための充填物と
して電気抵抗が小さく、また、好適な性質を有するとい
う理由から、多くの関心を集めている。相互接続を形成
させるためにタングステンの化学気相蒸着法（ＣＶＤ）
を利用するのは、良い方法である。また、ＣＶＤにより
選択蒸着されたタングステン及びモリブデンも、拡散バ
リヤ、相互接続抵抗を減少させるためのポリシリコン分
流器、並びに多層金属化工程における相互接続に使用す
ることができる。
金属も、電気接点用開口又は分流開口のための充填物と
して電気抵抗が小さく、また、好適な性質を有するとい
う理由から、多くの関心を集めている。相互接続を形成
させるためにタングステンの化学気相蒸着法（ＣＶＤ）
を利用するのは、良い方法である。また、ＣＶＤにより
選択蒸着されたタングステン及びモリブデンも、拡散バ
リヤ、相互接続抵抗を減少させるためのポリシリコン分
流器、並びに多層金属化工程における相互接続に使用す
ることができる。
【０００４】エルワンガー等によるＶＳＬＩ申請様式２
のためのタングステン及び他の耐熱金属３８５〜３９４
頁には、単結晶シリコン生成物上におけるタングステン
の選択的成長はトンネル効果を有する構造を形成するこ
とが報告されている。かかる欠陥構造により生ずる信頼
性の問題を解決しようとする試みには、予め珪化物が形
成された領域上にタングステンを成長させることがあ
る。その際、珪化物を使用すると、電気抵抗の小さな接
点が形成される。
のためのタングステン及び他の耐熱金属３８５〜３９４
頁には、単結晶シリコン生成物上におけるタングステン
の選択的成長はトンネル効果を有する構造を形成するこ
とが報告されている。かかる欠陥構造により生ずる信頼
性の問題を解決しようとする試みには、予め珪化物が形
成された領域上にタングステンを成長させることがあ
る。その際、珪化物を使用すると、電気抵抗の小さな接
点が形成される。
【０００５】これら両者の利点を合わせ有するものとす
るためには、珪化チタン及び珪化コバルトを形成をＣＶ
Ｄ−タングステン層の形成と同時に行う単一工程とする
ことが極めて望ましい。しかしながら、この単一工程と
するためには、幾つかの問題点を解決しなければならな
い。ＣＶＤ−タングステン層の形成には、ふっ素を使用
する必要があるため、蒸着した物質が下層の珪化物と相
互作用して、接点抵抗及び信頼性等の電気的性質を損な
うおそれがある。
るためには、珪化チタン及び珪化コバルトを形成をＣＶ
Ｄ−タングステン層の形成と同時に行う単一工程とする
ことが極めて望ましい。しかしながら、この単一工程と
するためには、幾つかの問題点を解決しなければならな
い。ＣＶＤ−タングステン層の形成には、ふっ素を使用
する必要があるため、蒸着した物質が下層の珪化物と相
互作用して、接点抵抗及び信頼性等の電気的性質を損な
うおそれがある。
【０００６】ブロードベント等によるエレクトロケミカ
ル・ソサィアティ１３３、１７１５頁には、珪化チタン
は出発ガスとして六ふっ化タングステンを使用するＣＶ
Ｄ−タングステン法と同時に形成できないことが報告さ
れている。ふっ素及びチタンは反応性が高いため電気抵
抗の大きな非揮発性六ふっ化チタン層を形成し、それに
より接触抵抗を高くなる。これに対し、珪化コバルト上
のＣＶＤ−タングステン層の形成は、珪化物からの珪素
を消費して六ふっ化タングステンの還元を経て進行す
る。ファン・デル・プッテ等による応用物理論文集、４
９（２５）の１７２３〜１７２５頁には、珪化コバルト
中の局部侵入領域の形成は、珪素−珪化物界面端部下方
での六ふっ化タングステンの侵入を伴うＣＶＤ−タング
ステン層の形成の結果であると報告されている。従っ
て、ＣＶＤ法に伴う蒸気相での好ましくない反応性から
みれば、これらの珪化物では、上記両方の工程を同時に
行うことは実現不可能と思われる。
ル・ソサィアティ１３３、１７１５頁には、珪化チタン
は出発ガスとして六ふっ化タングステンを使用するＣＶ
Ｄ−タングステン法と同時に形成できないことが報告さ
れている。ふっ素及びチタンは反応性が高いため電気抵
抗の大きな非揮発性六ふっ化チタン層を形成し、それに
より接触抵抗を高くなる。これに対し、珪化コバルト上
のＣＶＤ−タングステン層の形成は、珪化物からの珪素
を消費して六ふっ化タングステンの還元を経て進行す
る。ファン・デル・プッテ等による応用物理論文集、４
９（２５）の１７２３〜１７２５頁には、珪化コバルト
中の局部侵入領域の形成は、珪素−珪化物界面端部下方
での六ふっ化タングステンの侵入を伴うＣＶＤ−タング
ステン層の形成の結果であると報告されている。従っ
て、ＣＶＤ法に伴う蒸気相での好ましくない反応性から
みれば、これらの珪化物では、上記両方の工程を同時に
行うことは実現不可能と思われる。
【０００７】エルワンガーの上記文献には、ＣＶＤ−タ
ングステン層の酸化珪素との接合を主たるテーマとする
ＣＶＤ−タングステン法が包括的に報告されており、種
々の接着層を有するこのタングステン蒸着法が珪化チタ
ンに対して及ぼす接触抵抗への影響が記載されている。
記載されている組み合わせの１つとして、珪化チタンと
ＣＶＤ−タングステン被覆層との間に珪化タングステン
接着層を配置することがある。この珪化タングステン接
着層は、シラン（ＳｉＨ4 ）、六ふっ化タングステン及
び水素の混合物を使用するＣＶＤ法によって形成される
ものであり、シランは成長速度を促進させるために供給
されるものである。シラン成分の存在はしかしながら、
下層にあるチタン層中にふっ素が侵入するのを抑える効
果があると報告されている。しかしながら、かかる蒸着
法は、径が１ミクロンの接触レベルでの接合を達成でき
ないという意味においてあまり成功したとは言えない。
ングステン層の酸化珪素との接合を主たるテーマとする
ＣＶＤ−タングステン法が包括的に報告されており、種
々の接着層を有するこのタングステン蒸着法が珪化チタ
ンに対して及ぼす接触抵抗への影響が記載されている。
記載されている組み合わせの１つとして、珪化チタンと
ＣＶＤ−タングステン被覆層との間に珪化タングステン
接着層を配置することがある。この珪化タングステン接
着層は、シラン（ＳｉＨ4 ）、六ふっ化タングステン及
び水素の混合物を使用するＣＶＤ法によって形成される
ものであり、シランは成長速度を促進させるために供給
されるものである。シラン成分の存在はしかしながら、
下層にあるチタン層中にふっ素が侵入するのを抑える効
果があると報告されている。しかしながら、かかる蒸着
法は、径が１ミクロンの接触レベルでの接合を達成でき
ないという意味においてあまり成功したとは言えない。
【０００８】
【発明が解決しようとする課題】本発明の目的は、珪素
との接点を形成するための金属珪化物の使用と接点用開
口を充填する導電性物質の使用とを、珪素に接触してい
る珪化物を損傷することがないように信頼できる単一プ
ロセスに変更することができる方法を提供することであ
る。本発明の別の目的は、特にサブミクロン領域での信
頼でき且つ低電気抵抗の接点を有する半導体装置を製造
する方法を提供することである。本発明のさらに別の目
的は、信頼でき且つ低電気抵抗の接点及び接続を有する
シリコン半導体装置を提供することである。
との接点を形成するための金属珪化物の使用と接点用開
口を充填する導電性物質の使用とを、珪素に接触してい
る珪化物を損傷することがないように信頼できる単一プ
ロセスに変更することができる方法を提供することであ
る。本発明の別の目的は、特にサブミクロン領域での信
頼でき且つ低電気抵抗の接点を有する半導体装置を製造
する方法を提供することである。本発明のさらに別の目
的は、信頼でき且つ低電気抵抗の接点及び接続を有する
シリコン半導体装置を提供することである。
【０００９】したがって、本発明によって、シリコン基
板上に導電構造体が設けられた半導体デバイスを製造す
る方法であって、半導体基板上に、チタニウム層または
コバルト層を蒸着させ、半導体基板上の前記チタニウム
層または前記コバルト層上に、タングステン層またはモ
リブデン層を物理的に蒸着させ、半導体基板をアニール
して、前記チタニウム層または前記コバルト層および前
記タングステン層または前記モリブデン層を、それぞ
れ、半導体本体のシリコンと反応させることにより、珪
化チタニウム層または珪化コバルト層および珪化タング
ステン層または珪化モリブデン層を同時に形成し、フッ
素を含む蒸気から、前記珪化タングステン層または前記
珪化モリブデン層上に、タングステン層またはモリブデ
ン層を蒸着することを特徴とする半導体デバイスの製造
方法が提供される。
板上に導電構造体が設けられた半導体デバイスを製造す
る方法であって、半導体基板上に、チタニウム層または
コバルト層を蒸着させ、半導体基板上の前記チタニウム
層または前記コバルト層上に、タングステン層またはモ
リブデン層を物理的に蒸着させ、半導体基板をアニール
して、前記チタニウム層または前記コバルト層および前
記タングステン層または前記モリブデン層を、それぞ
れ、半導体本体のシリコンと反応させることにより、珪
化チタニウム層または珪化コバルト層および珪化タング
ステン層または珪化モリブデン層を同時に形成し、フッ
素を含む蒸気から、前記珪化タングステン層または前記
珪化モリブデン層上に、タングステン層またはモリブデ
ン層を蒸着することを特徴とする半導体デバイスの製造
方法が提供される。
【００１０】使用材料は、次の条件を満足するように選
定される。すなわち、各層はシリコンとの十分な電気的
接続を与えること、各層は次の層に対して十分な接着作
用を及ぼすこと、特定の工程において使用される物質及
び関連した層の形成自体は前の層の導電性を損なうよう
な相互作用を示してはならないことである。例え、第３
の層における、ＣＶＤ−タングステン又はＣＶＤ−モリ
ブデンの使用は、好適にはふっ素成分を伴う。従って、
第２の珪化物層は、下層の第１の層と上層のＣＶＤ−タ
ングステン層の両者に対して十分接着するとともに、ふ
っ素化合物による劣化から第１の珪化物層を保護するも
のでなければならない。
定される。すなわち、各層はシリコンとの十分な電気的
接続を与えること、各層は次の層に対して十分な接着作
用を及ぼすこと、特定の工程において使用される物質及
び関連した層の形成自体は前の層の導電性を損なうよう
な相互作用を示してはならないことである。例え、第３
の層における、ＣＶＤ−タングステン又はＣＶＤ−モリ
ブデンの使用は、好適にはふっ素成分を伴う。従って、
第２の珪化物層は、下層の第１の層と上層のＣＶＤ−タ
ングステン層の両者に対して十分接着するとともに、ふ
っ素化合物による劣化から第１の珪化物層を保護するも
のでなければならない。
【００１１】さらに、本発明による方法の特定の実施態
様は、第１の層の形成がチタン、コバルトのうち少なく
とも一種の蒸着を含み、その際、第２の層の形成はモリ
ブデン、タングステンのうち少なくとも一種の物理気相
蒸着を含み、第３の層の形成はタングステン、モリブデ
ンのうち少なくとも一種の化学気相蒸着を含む。スパッ
タリング又は真空蒸着等のモリブデン又はタングステン
の物理的蒸着は、次の焼きなまし工程で発生する関連し
た珪化物が核化剤層とてし作用するという理由により、
ＣＶＤ−タングステン及びＣＶＤ−モリブデンの形成と
両立しうるものである。タングステン珪化物法と併用で
きるという観点からみれば、タングステンのスパッタリ
ングが好ましい。
様は、第１の層の形成がチタン、コバルトのうち少なく
とも一種の蒸着を含み、その際、第２の層の形成はモリ
ブデン、タングステンのうち少なくとも一種の物理気相
蒸着を含み、第３の層の形成はタングステン、モリブデ
ンのうち少なくとも一種の化学気相蒸着を含む。スパッ
タリング又は真空蒸着等のモリブデン又はタングステン
の物理的蒸着は、次の焼きなまし工程で発生する関連し
た珪化物が核化剤層とてし作用するという理由により、
ＣＶＤ−タングステン及びＣＶＤ−モリブデンの形成と
両立しうるものである。タングステン珪化物法と併用で
きるという観点からみれば、タングステンのスパッタリ
ングが好ましい。
【００１２】エルワンガーの方法における被覆ＣＶＤ−
タングステン法が、酸化物に対する接着促進層を形成す
る際に、特に、下にある珪化チタン層に対するふっ素に
よる損傷を軽減するための一種の緩和剤として作用する
シランを使用する、ＣＶＤ−タングステン−珪化物法を
採用している点に留意すべきである。これに対し、本発
明の方法は、当初から、第１の層を損傷するおそれのあ
るいかなる物質も第２の層の形成工程において使用しな
いものである。
タングステン法が、酸化物に対する接着促進層を形成す
る際に、特に、下にある珪化チタン層に対するふっ素に
よる損傷を軽減するための一種の緩和剤として作用する
シランを使用する、ＣＶＤ−タングステン−珪化物法を
採用している点に留意すべきである。これに対し、本発
明の方法は、当初から、第１の層を損傷するおそれのあ
るいかなる物質も第２の層の形成工程において使用しな
いものである。
【００１３】さらに、エルワンガーは、酸化物又は他の
誘電体材料に対するタングステン被覆層の接着が種々の
材料及び操作パラメータを選定するための重要な判断基
準となっている被覆ＣＶＤ−タングステン法を採用して
いる。本発明の好適な態様では、ＣＶＤ法は金属が誘電
体材料上に蒸着されない選択的タイプのものである。こ
の選択的タイプの方法は、全体として異なる層材料と操
作パラメータとを使用するものである。
誘電体材料に対するタングステン被覆層の接着が種々の
材料及び操作パラメータを選定するための重要な判断基
準となっている被覆ＣＶＤ−タングステン法を採用して
いる。本発明の好適な態様では、ＣＶＤ法は金属が誘電
体材料上に蒸着されない選択的タイプのものである。こ
の選択的タイプの方法は、全体として異なる層材料と操
作パラメータとを使用するものである。
【００１４】さらに、エルワンガーは、径が１ミクロン
の接続レベルでは接着性が失われることを報告してお
り、この現象をそのＣＶＤ−タングステン法において成
長する珪化タングステンの接着性のためであるとしてい
るのに対して、本発明の実施態様では、第２の層がタン
グステンの物理蒸着及びそれに続く焼きなまし工程によ
って形成される。
の接続レベルでは接着性が失われることを報告してお
り、この現象をそのＣＶＤ−タングステン法において成
長する珪化タングステンの接着性のためであるとしてい
るのに対して、本発明の実施態様では、第２の層がタン
グステンの物理蒸着及びそれに続く焼きなまし工程によ
って形成される。
【００１５】図１乃至図７は、本発明の前提となる方法
の一連の工程を示すものである。図１は、Ｎ−チャネル
電界効果トランジスタのソース領域およびドレイン領域
となるＮ−ドープ領域１２、１４、環状の熱成長酸化物
領域１６、トランジスタのゲートとなるポリシリコン部
材２２から基板１０を電気的に絶縁する誘電体層２０な
らびに酸化物側面スペーサ２４、２６を含有するシリコ
ン半導体装置のＰ−型基板１０の一部断面を示してい
る。代表的には、装置寸法は約１ミクロン以下である。
本発明をわかりやすくするために、ドレイン、ソースお
よびゲート用接点は、基板領域を保護するため、その表
面上に相互にずらして配置されていることに留意すべき
である。また、各図は、Ｎ−チャネル電界効果型装置を
示しているが、本発明は、Ｐ−チャネル電界効果型装置
およびバイポーラ型装置にも適用することができる。
の一連の工程を示すものである。図１は、Ｎ−チャネル
電界効果トランジスタのソース領域およびドレイン領域
となるＮ−ドープ領域１２、１４、環状の熱成長酸化物
領域１６、トランジスタのゲートとなるポリシリコン部
材２２から基板１０を電気的に絶縁する誘電体層２０な
らびに酸化物側面スペーサ２４、２６を含有するシリコ
ン半導体装置のＰ−型基板１０の一部断面を示してい
る。代表的には、装置寸法は約１ミクロン以下である。
本発明をわかりやすくするために、ドレイン、ソースお
よびゲート用接点は、基板領域を保護するため、その表
面上に相互にずらして配置されていることに留意すべき
である。また、各図は、Ｎ−チャネル電界効果型装置を
示しているが、本発明は、Ｐ−チャネル電界効果型装置
およびバイポーラ型装置にも適用することができる。
【００１６】チタン層は、好適にはアルゴン雰囲気中で
のスパッタリング又は真空蒸着により、図１の構造体の
頂部に形成される。チタン層を形成する他の方法とし
て、ＣＶＤ法がある。この層の厚さは、典型的には１０
０〜１０００オングストロームの範囲内にある。窒素含
有雰囲気中、温度６００°Ｃでの急速（１〜１２０秒）
焼きなまし工程が実施される。この急速焼きなましによ
り、シリコン上にあるチタンが高電気抵抗の珪化チタン
からなる下層とチタン−窒素−酸素化合物からなる上層
とを形成するが、酸化物上にあるチタンは該酸化物とは
反応しない。酸化物上にあるチタンはチタン−窒素−酸
素化合物を生成するにとどまる。急速焼きなましではな
く通常の焼きなまし工程の場合には、窒素含有雰囲気
中、５００〜７００°Ｃの温度で、約１５分〜１時間実
施される。
のスパッタリング又は真空蒸着により、図１の構造体の
頂部に形成される。チタン層を形成する他の方法とし
て、ＣＶＤ法がある。この層の厚さは、典型的には１０
０〜１０００オングストロームの範囲内にある。窒素含
有雰囲気中、温度６００°Ｃでの急速（１〜１２０秒）
焼きなまし工程が実施される。この急速焼きなましによ
り、シリコン上にあるチタンが高電気抵抗の珪化チタン
からなる下層とチタン−窒素−酸素化合物からなる上層
とを形成するが、酸化物上にあるチタンは該酸化物とは
反応しない。酸化物上にあるチタンはチタン−窒素−酸
素化合物を生成するにとどまる。急速焼きなましではな
く通常の焼きなまし工程の場合には、窒素含有雰囲気
中、５００〜７００°Ｃの温度で、約１５分〜１時間実
施される。
【００１７】チタン−窒素−酸素化合物を選択的に剥離
することにより、シリコン上に高電気抵抗の珪化チタン
の自動形成領域が残る。高電気抵抗の珪化チタンを低高
電気抵抗の珪化チタンに変換するため、第２の焼きなま
しが、例えば窒素又はアルゴンを含有するが酸素を含有
しない雰囲気中で、約７００〜９００°Ｃの温度で、実
施される。その結果が図２に示されており、ここでは、
低電気抵抗の珪化チタン層２８、３０、３２がシリコン
領域１２、１４、２２を被覆している。
することにより、シリコン上に高電気抵抗の珪化チタン
の自動形成領域が残る。高電気抵抗の珪化チタンを低高
電気抵抗の珪化チタンに変換するため、第２の焼きなま
しが、例えば窒素又はアルゴンを含有するが酸素を含有
しない雰囲気中で、約７００〜９００°Ｃの温度で、実
施される。その結果が図２に示されており、ここでは、
低電気抵抗の珪化チタン層２８、３０、３２がシリコン
領域１２、１４、２２を被覆している。
【００１８】次いで、例えば酸化珪素層、燐珪酸塩ガラ
ス層（ＰＳＧ）、ホウ素珪酸塩ガラス層（ＢＳＧ）、ホ
ウ素ドープ燐珪酸塩ガラス層（ＢＰＳＧ）、プラズマ酸
化物層又はプラズマ窒化珪素層等の電気絶縁層が基板上
に形成される。この誘電体層の厚さは、典型的には３０
００〜１００００オングストロームである。必要なら
ば、前記誘電体層は種々の方法によりプレナ化されても
よい。ＰＳＧ−、ＢＳＧ−又はＢＰＳＧ−層の場合、ガ
ラスを流動化させてプレナ化させるため、熱焼きなまし
を行うことができる。他の技術には、フォトレジストエ
ッチバックプレナ化、紡糸ガラス（ＳＯＧ）プレナ化及
び機械研磨によるプレナ化がある。
ス層（ＰＳＧ）、ホウ素珪酸塩ガラス層（ＢＳＧ）、ホ
ウ素ドープ燐珪酸塩ガラス層（ＢＰＳＧ）、プラズマ酸
化物層又はプラズマ窒化珪素層等の電気絶縁層が基板上
に形成される。この誘電体層の厚さは、典型的には３０
００〜１００００オングストロームである。必要なら
ば、前記誘電体層は種々の方法によりプレナ化されても
よい。ＰＳＧ−、ＢＳＧ−又はＢＰＳＧ−層の場合、ガ
ラスを流動化させてプレナ化させるため、熱焼きなまし
を行うことができる。他の技術には、フォトレジストエ
ッチバックプレナ化、紡糸ガラス（ＳＯＧ）プレナ化及
び機械研磨によるプレナ化がある。
【００１９】この誘電体層には、典型的には遮蔽材とし
てフォトレジストを使用するエッチングにより、接点用
開口が形成される。しかる後、例えばスパッタリングに
より、基板をタングステン層で被覆する。このタングス
テン層の厚さは、典型的には１００〜１０００オングス
トロームである。珪化チタンは、その上への金属蒸着に
先立って通常使用されるふっ化水素系溶液中では極めて
急速にエッチングされることに留意しなければならな
い。従って、希薄ＨＦ溶液中への通常の侵漬法は採用で
きない。その代わり、必要ならば、モリブデン蒸着に先
立って、スパッタエッチングを実施することができる。
図３では、酸化物層３４並びに珪化チタン層２８、３
０、３２が接点用開口の底部でタングステン層３６によ
り被覆されている。
てフォトレジストを使用するエッチングにより、接点用
開口が形成される。しかる後、例えばスパッタリングに
より、基板をタングステン層で被覆する。このタングス
テン層の厚さは、典型的には１００〜１０００オングス
トロームである。珪化チタンは、その上への金属蒸着に
先立って通常使用されるふっ化水素系溶液中では極めて
急速にエッチングされることに留意しなければならな
い。従って、希薄ＨＦ溶液中への通常の侵漬法は採用で
きない。その代わり、必要ならば、モリブデン蒸着に先
立って、スパッタエッチングを実施することができる。
図３では、酸化物層３４並びに珪化チタン層２８、３
０、３２が接点用開口の底部でタングステン層３６によ
り被覆されている。
【００２０】次いで、焼きなましにより珪化タングステ
ンが形成され、それにより、珪化チタン層２８、３０、
３２の頂部に珪化タングステン層が形成され、また酸化
物層３４上に未反応タングステン層が形成される。シリ
コン及びタングステンからの珪化タングステンの生成
は、間に配置された珪化チタンにより促進される。何故
ならば、タングステン／シリコン界面での珪化タングス
テンの直接生成が、薄い酸化珪素層が存在すると遅延さ
れるからである。この薄い酸化珪素は、チタンにより速
やかに還元される。また、珪化チタンの存在は、シリコ
ン基板からシリコンを除去し、珪化タングステンを生成
するのに必要なエネルギを減少させる。
ンが形成され、それにより、珪化チタン層２８、３０、
３２の頂部に珪化タングステン層が形成され、また酸化
物層３４上に未反応タングステン層が形成される。シリ
コン及びタングステンからの珪化タングステンの生成
は、間に配置された珪化チタンにより促進される。何故
ならば、タングステン／シリコン界面での珪化タングス
テンの直接生成が、薄い酸化珪素層が存在すると遅延さ
れるからである。この薄い酸化珪素は、チタンにより速
やかに還元される。また、珪化チタンの存在は、シリコ
ン基板からシリコンを除去し、珪化タングステンを生成
するのに必要なエネルギを減少させる。
【００２１】焼きなまし工程中に珪化タングステンが生
成される温度は、ほぼ６００〜９００°Ｃである。６０
０°Ｃよりもかなり低い温度では、珪化タングステンは
生成されず、９００°Ｃよりも高い温度では、シリコ
ン、チタン及びタングステンの混合、並びにタングステ
ンと酸化物との混合が生ずる。酸化物層３４を被覆して
いるタングステンは、例えば選択的エッチング溶液を使
用して選択的に除去される。この結果は図４に示されて
おり、ここでは、珪化タングステン層３７、３８、４０
が珪化チタン層２８、３０、３２をそれぞれ被覆してい
る。
成される温度は、ほぼ６００〜９００°Ｃである。６０
０°Ｃよりもかなり低い温度では、珪化タングステンは
生成されず、９００°Ｃよりも高い温度では、シリコ
ン、チタン及びタングステンの混合、並びにタングステ
ンと酸化物との混合が生ずる。酸化物層３４を被覆して
いるタングステンは、例えば選択的エッチング溶液を使
用して選択的に除去される。この結果は図４に示されて
おり、ここでは、珪化タングステン層３７、３８、４０
が珪化チタン層２８、３０、３２をそれぞれ被覆してい
る。
【００２２】次いで、タングステンの選択的ＣＶＤが行
われ、それにより、珪化タングステン層３７、３８、４
０の頂部にタングステンが生成する。このタングステン
のＣＶＤには、タングステン源として、六ふっ化タング
ステン／水素又は六ふっ化タングステン／アルゴンが使
用される。好適な蒸着温度は２００〜７００°Ｃであ
り、蒸着圧力は実質的に０．０１〜１００トールであ
り、蒸着時間は実質的に１分〜４時間である。
われ、それにより、珪化タングステン層３７、３８、４
０の頂部にタングステンが生成する。このタングステン
のＣＶＤには、タングステン源として、六ふっ化タング
ステン／水素又は六ふっ化タングステン／アルゴンが使
用される。好適な蒸着温度は２００〜７００°Ｃであ
り、蒸着圧力は実質的に０．０１〜１００トールであ
り、蒸着時間は実質的に１分〜４時間である。
【００２３】上述のように、不揮発性ふっ化物は生成さ
れない。接点用開口をタングステンで充填した結果が図
５に示されている。ここでは、タングステン層４２、４
４、４６が珪化タングステン層３７、３８、４０の頂部
をそれぞれ被覆している。図示した例では、ポリシリコ
ンへの接点用開口は、ドープ領域１２、１４への接点用
開口よりも浅い。その結果、タングステン層４６には酸
化物層３４を被覆する外側に成長した部分を有する。こ
の部分は、高さに差があることが許されない場合には、
通常のレジストエッチバック法により除去してもよい。
レジストエッチバック後の結果は、図６に示されてい
る。
れない。接点用開口をタングステンで充填した結果が図
５に示されている。ここでは、タングステン層４２、４
４、４６が珪化タングステン層３７、３８、４０の頂部
をそれぞれ被覆している。図示した例では、ポリシリコ
ンへの接点用開口は、ドープ領域１２、１４への接点用
開口よりも浅い。その結果、タングステン層４６には酸
化物層３４を被覆する外側に成長した部分を有する。こ
の部分は、高さに差があることが許されない場合には、
通常のレジストエッチバック法により除去してもよい。
レジストエッチバック後の結果は、図６に示されてい
る。
【００２４】最後に、図７は、タングステン層４２、４
４、４６にそれぞれ接続している相互接続部材４８、５
０、５２の全体を示している。相互接続部材４８、５
０、５２は、例えばアルミニウム又はアルミニウム合金
の蒸着によって形成される。その主な合金成分は、シリ
コン、銅、チタン及びタングステンである。また、前記
相互接続部材は、銅又は金等の良導電性物質を使用して
も良い。
４、４６にそれぞれ接続している相互接続部材４８、５
０、５２の全体を示している。相互接続部材４８、５
０、５２は、例えばアルミニウム又はアルミニウム合金
の蒸着によって形成される。その主な合金成分は、シリ
コン、銅、チタン及びタングステンである。また、前記
相互接続部材は、銅又は金等の良導電性物質を使用して
も良い。
【００２５】上述の例の顕著な特徴として、ＣＤＶ法に
よる珪化チタン、珪化タングステン及び選択的タングス
テン充填物の全てが自動的に形成される。さらに、自動
的に形成された珪化チタンは、単結晶シリコン及び多結
晶シリコンからなる相互接続部材の電気抵抗を下げる主
要な機能を果たしている。上述のように、珪化チタンは
電気抵抗を減少させる。
よる珪化チタン、珪化タングステン及び選択的タングス
テン充填物の全てが自動的に形成される。さらに、自動
的に形成された珪化チタンは、単結晶シリコン及び多結
晶シリコンからなる相互接続部材の電気抵抗を下げる主
要な機能を果たしている。上述のように、珪化チタンは
電気抵抗を減少させる。
【００２６】本発明は、珪化チタニウム層または珪化コ
バルト層および珪化タングステン層または珪化モリブデ
ン層を同時に形成する点に特徴を有しており、使用材料
および実施される工程の順序に関して、種々の変更を加
えることができる。
バルト層および珪化タングステン層または珪化モリブデ
ン層を同時に形成する点に特徴を有しており、使用材料
および実施される工程の順序に関して、種々の変更を加
えることができる。
【００２７】上述のように、第１の層の珪化チタンの代
わりに、珪化コバルトを形成してもよく、この場合に
も、珪化チタンの形成の場合と実質的に同様の焼きなま
し温度および層厚さを適用することができる。
わりに、珪化コバルトを形成してもよく、この場合に
も、珪化チタンの形成の場合と実質的に同様の焼きなま
し温度および層厚さを適用することができる。
【００２８】また、第２の層の珪化タングステンの代わ
りに、物理蒸着されたモリブデンを使用して、第２の層
を形成することができる。
りに、物理蒸着されたモリブデンを使用して、第２の層
を形成することができる。
【００２９】珪化モリブデンを生成する際の焼きなまし
温度は５００〜８００°Ｃである。５００°Ｃ以下で
は、珪化物が生成されず、８００°Ｃ以上では、シリコ
ン、チタンまたはコバルトとモリブデンの好ましくない
混合が生ずる。
温度は５００〜８００°Ｃである。５００°Ｃ以下で
は、珪化物が生成されず、８００°Ｃ以上では、シリコ
ン、チタンまたはコバルトとモリブデンの好ましくない
混合が生ずる。
【００３０】第３の層にタングステンを使用するＣＶＤ
法に代えて、モリブデンを使用するＣＶＤ法を採用する
ことができる。その蒸着温度は、実質的に２００〜５０
０゜Ｃである。典型的には、蒸着時間は約５分〜１時間
であり、蒸着圧力は、０．１〜１０トールである。
法に代えて、モリブデンを使用するＣＶＤ法を採用する
ことができる。その蒸着温度は、実質的に２００〜５０
０゜Ｃである。典型的には、蒸着時間は約５分〜１時間
であり、蒸着圧力は、０．１〜１０トールである。
【００３１】また、各工程の順序を変更してもよい。最
初に、第１の層をシリコン上に形成し、接点用開口を有
する誘電体層を第１の層の上に形成して、第２の層と
し、最後に、第３の層を形成する。
初に、第１の層をシリコン上に形成し、接点用開口を有
する誘電体層を第１の層の上に形成して、第２の層と
し、最後に、第３の層を形成する。
【００３２】前記記述は、（垂直）接点の形成に関連し
て例示したが、これらは水平な相互接続の形成にも適用
することができることに留意すべきである。しかしなが
ら、相互接続（いわゆる分流）のためには、図示した構
成は、珪化チタンを低電気抵抗の珪化物に変換するため
の第２の焼きなましを省略することによって、簡略化す
ることができる。何故ならば、本発明による層状構造に
よって形成される相互接続では、最も電気抵抗の低いの
が第３の層であり、最も電気抵抗の高いのが第１または
第２の層である、３つの抵抗が並列に配置された電気的
構成をなしているからである。分流構造においては、第
１の層のための付加的な焼きなまし工程は、全体の電気
抵抗を減少させるには実質的に寄与しないであろう。
て例示したが、これらは水平な相互接続の形成にも適用
することができることに留意すべきである。しかしなが
ら、相互接続（いわゆる分流）のためには、図示した構
成は、珪化チタンを低電気抵抗の珪化物に変換するため
の第２の焼きなましを省略することによって、簡略化す
ることができる。何故ならば、本発明による層状構造に
よって形成される相互接続では、最も電気抵抗の低いの
が第３の層であり、最も電気抵抗の高いのが第１または
第２の層である、３つの抵抗が並列に配置された電気的
構成をなしているからである。分流構造においては、第
１の層のための付加的な焼きなまし工程は、全体の電気
抵抗を減少させるには実質的に寄与しないであろう。
【００３３】図は金属化工程に関する自動的方法を示し
ているが、本発明による方法は、自動的方法に限定され
るものではない。また、図は電界効果トランジスタの構
成に関する例を示しているが、本発明による方法はあら
ゆる種類のシリコン半導体装置の接点用開口の充填物の
形成に適用することができるものである。
ているが、本発明による方法は、自動的方法に限定され
るものではない。また、図は電界効果トランジスタの構
成に関する例を示しているが、本発明による方法はあら
ゆる種類のシリコン半導体装置の接点用開口の充填物の
形成に適用することができるものである。
【図１】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
【図２】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
【図３】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
【図４】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
【図５】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
【図６】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
【図７】本発明による方法の一連の工程のうち１つを示
した図である。
した図である。
Claims (1)
- 【請求項１】 シリコン基板上に導電構造体が設けられ
た半導体デバイスを製造する方法において、 （１）半導体基板上に、チタニウム層またはコバルト層
を蒸着させ、 （２）半導体基板上の前記チタニウム層または前記コバ
ルト層上に、タングステン層またはモリブデン層を物理
的に蒸着させ、 （３）半導体基板をアニールして、前記チタニウム層ま
たは前記コバルト層および前記タングステン層または前
記モリブデン層を、それぞれ、半導体本体のシリコンと
反応させることにより、珪化チタニウム層または珪化コ
バルト層および珪化タングステン層または珪化モリブデ
ン層を同時に形成し、 （４）フッ素を含む蒸気から、前記珪化タングステン層
または前記珪化モリブデン層上に、タングステン層また
はモリブデン層を蒸着することを特徴とする半導体デバ
イスの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63010590A | 1990-12-19 | 1990-12-19 | |
| US07/630105 | 1990-12-19 | ||
| US7/630105 | 1990-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152450A JPH05152450A (ja) | 1993-06-18 |
| JP2685679B2 true JP2685679B2 (ja) | 1997-12-03 |
Family
ID=24525788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331020A Expired - Lifetime JP2685679B2 (ja) | 1990-12-19 | 1991-12-16 | 半導体デバイスの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5646070A (ja) |
| EP (1) | EP0491433A3 (ja) |
| JP (1) | JP2685679B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252088A (ja) * | 1993-02-25 | 1994-09-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
| JP2751859B2 (ja) * | 1995-03-15 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US7701059B1 (en) * | 1997-08-21 | 2010-04-20 | Micron Technology, Inc. | Low resistance metal silicide local interconnects and a method of making |
| US6255150B1 (en) * | 1997-10-23 | 2001-07-03 | Texas Instruments Incorporated | Use of crystalline SiOx barriers for Si-based resonant tunneling diodes |
| KR100257075B1 (ko) * | 1998-01-13 | 2000-05-15 | 김영환 | 반도체 소자 및 그의 제조방법 |
| US6303504B1 (en) | 1998-02-26 | 2001-10-16 | Vlsi Technology, Inc. | Method of improving process robustness of nickel salicide in semiconductors |
| US6156649A (en) * | 1998-04-14 | 2000-12-05 | Advanced Micro Devices, Inc. | Method of forming uniform sheet resistivity salicide |
| US6110811A (en) * | 1998-06-11 | 2000-08-29 | Chartered Semiconductor Manufacturing Ltd. | Selective CVD TiSi2 deposition with TiSi2 liner |
| TW502337B (en) | 2001-04-20 | 2002-09-11 | Promos Technologies Inc | Method for reducing WSix grain and its structure |
| US6969678B1 (en) * | 2003-11-03 | 2005-11-29 | Advanced Micro Devices, Inc. | Multi-silicide in integrated circuit technology |
| KR100550345B1 (ko) * | 2004-10-11 | 2006-02-08 | 삼성전자주식회사 | 반도체 장치의 실리사이드막 형성방법 |
| US7229920B2 (en) * | 2005-01-11 | 2007-06-12 | United Microelectronics Corp. | Method of fabricating metal silicide layer |
| US7985668B1 (en) * | 2010-11-17 | 2011-07-26 | Globalfoundries Inc. | Method for forming a metal silicide having a lower potential for containing material defects |
| US8652914B2 (en) | 2011-03-03 | 2014-02-18 | International Business Machines Corporation | Two-step silicide formation |
| RU2610055C1 (ru) * | 2015-11-30 | 2017-02-07 | Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО Чеченский государственный университет) | Способ изготовления полупроводникового прибора |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130825A (ja) * | 1983-12-19 | 1985-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61166075A (ja) * | 1985-01-17 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPS61296764A (ja) * | 1985-06-25 | 1986-12-27 | Mitsubishi Electric Corp | 金属電極配線膜を有する半導体装置 |
| US4818723A (en) * | 1985-11-27 | 1989-04-04 | Advanced Micro Devices, Inc. | Silicide contact plug formation technique |
| JPS6358943A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 電極・配線膜の構造 |
| US4966865A (en) * | 1987-02-05 | 1990-10-30 | Texas Instruments Incorporated | Method for planarization of a semiconductor device prior to metallization |
| JPH0666456B2 (ja) * | 1987-08-27 | 1994-08-24 | 日本電気株式会社 | コンタクト接続構造 |
| JPS6459954A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Semiconductor integrated circuit |
| FR2624304B1 (fr) * | 1987-12-04 | 1990-05-04 | Philips Nv | Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium |
| JP2582596B2 (ja) * | 1987-12-17 | 1997-02-19 | 富士通株式会社 | 半導体装置の製造方法 |
| NL8800221A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| EP0704883A3 (en) * | 1988-02-11 | 1997-07-09 | Sgs Thomson Microelectronics | Refractory metal silicide cap, to protect multi-layer polycide structures |
| JPH01286447A (ja) * | 1988-05-13 | 1989-11-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH01298765A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH01321656A (ja) * | 1988-06-23 | 1989-12-27 | Fujitsu Ltd | 半導体装置 |
| JPH0756866B2 (ja) * | 1988-10-17 | 1995-06-14 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| US4954214A (en) * | 1989-01-05 | 1990-09-04 | Northern Telecom Limited | Method for making interconnect structures for VLSI devices |
| JP2543192B2 (ja) * | 1989-07-10 | 1996-10-16 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
| US5023201A (en) * | 1990-08-30 | 1991-06-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
-
1991
- 1991-12-12 EP EP19910203261 patent/EP0491433A3/en not_active Ceased
- 1991-12-16 JP JP3331020A patent/JP2685679B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-06 US US08/400,778 patent/US5646070A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0491433A3 (en) | 1992-09-02 |
| EP0491433A2 (en) | 1992-06-24 |
| JPH05152450A (ja) | 1993-06-18 |
| US5646070A (en) | 1997-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685679B2 (ja) | 半導体デバイスの製造方法 | |
| US5614437A (en) | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors | |
| JP3704427B2 (ja) | 半導体装置の銅金属配線形成方法 | |
| US7154178B2 (en) | Multilayer diffusion barrier for copper interconnections | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| KR100315963B1 (ko) | 낮은 콘택 저항과 낮은 접합 누설을 갖는 금속 배선 콘택구조체 및 그 제조 방법 | |
| TWI587393B (zh) | 無障蔽單相互連體 | |
| US6913997B2 (en) | Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices | |
| US6716753B1 (en) | Method for forming a self-passivated copper interconnect structure | |
| US20010053602A1 (en) | Method for manufacturing a copper interconnection in semiconductor memory device | |
| US20070042596A1 (en) | Method of forming an interconnect structure for a semiconductor device | |
| US20060246714A1 (en) | Method of forming a conductive contact | |
| JPH1098011A (ja) | 半導体装置及びその製造方法 | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| EP1412976B1 (en) | Boron-doped titanium nitride layer for high aspect ratio semiconductor devices | |
| US5795796A (en) | Method of fabricating metal line structure | |
| JP2004031866A (ja) | 半導体集積回路装置 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| JPH05251384A (ja) | 半導体装置及びその製造方法 | |
| JPH11297824A (ja) | 半導体装置及びその製造方法 | |
| JPH05175346A (ja) | 配線およびその形成方法 |