JPH05102154A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05102154A JPH05102154A JP25822791A JP25822791A JPH05102154A JP H05102154 A JPH05102154 A JP H05102154A JP 25822791 A JP25822791 A JP 25822791A JP 25822791 A JP25822791 A JP 25822791A JP H05102154 A JPH05102154 A JP H05102154A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- tin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 Ａｇ金属系配線中のＡｇ原子が層間絶縁膜側
に拡散するのを防止できる配線構造の半導体装置を得ん
とするものである。 【構成】 シリコン基板１１上にＳｉＯ2膜１２を形成
し、その上に順次Ｔｉ膜１３，下部ＴｉＮ膜１４，Ａｇ
膜１５，上部ＴｉＮ膜１６を積層し、これらを所定の配
線幅寸法となるように、パターニングし、これらの側壁
及び上面に、保護膜としてのＴｉＮ層１８を被着させ
る。このため、低抵抗且つエレクトロマイグレーション
耐性を有する配線が実現出来、特性劣化を防止した信頼
性の高いデバイスを得ることが出来る。
に拡散するのを防止できる配線構造の半導体装置を得ん
とするものである。 【構成】 シリコン基板１１上にＳｉＯ2膜１２を形成
し、その上に順次Ｔｉ膜１３，下部ＴｉＮ膜１４，Ａｇ
膜１５，上部ＴｉＮ膜１６を積層し、これらを所定の配
線幅寸法となるように、パターニングし、これらの側壁
及び上面に、保護膜としてのＴｉＮ層１８を被着させ
る。このため、低抵抗且つエレクトロマイグレーション
耐性を有する配線が実現出来、特性劣化を防止した信頼
性の高いデバイスを得ることが出来る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板上にＡｇ
金属系配線を備える半導体装置に関する。
金属系配線を備える半導体装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
ＬＳＩの高集積化に伴い電極配線は微細化傾向にある。
電極配線材料としてはアルミニウム（Ａｌ）あるいはＡ
ｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金が使用されて
いるが線幅が減少するにつれてエレクトロマイグレーシ
ョンや、ストレスマイグレーションに対する信頼性を保
証することが難しくなってきている。これまで用いられ
てきたＡｌ合金配線は０．３μｍ以下の配線になると、
上記の問題から信頼性を確保する点で限界であると考え
られている。そこでＡｌに代わる配線材料としてエレク
トロマイグレーション耐性の高いＷ，Ｍｏなどの高融点
金属の導入が検討されている。しかしながら、その電気
抵抗はバルクでＡｌの２倍以上と高く薄膜ではさらに高
くなるため、デバイスの高速化に不利である。
ＬＳＩの高集積化に伴い電極配線は微細化傾向にある。
電極配線材料としてはアルミニウム（Ａｌ）あるいはＡ
ｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ等のＡｌ合金が使用されて
いるが線幅が減少するにつれてエレクトロマイグレーシ
ョンや、ストレスマイグレーションに対する信頼性を保
証することが難しくなってきている。これまで用いられ
てきたＡｌ合金配線は０．３μｍ以下の配線になると、
上記の問題から信頼性を確保する点で限界であると考え
られている。そこでＡｌに代わる配線材料としてエレク
トロマイグレーション耐性の高いＷ，Ｍｏなどの高融点
金属の導入が検討されている。しかしながら、その電気
抵抗はバルクでＡｌの２倍以上と高く薄膜ではさらに高
くなるため、デバイスの高速化に不利である。
【０００３】次世代，超ＬＳＩにおいてはエレクトロマ
イグレーションやストレスマイグレーションに対する耐
性が高く、低抵抗な材料が要求される。このような状況
のなかでＡｌに代わる配線材料としてＡｇが好適である
と考えた。Ａｇは金属の中で最も抵抗が低い材料（抵抗
率：１．６３μΩｃｍ）でありデバイスの高速化には最
適である。さらに、エレクトロマイグレーションに関し
ても、Ａｇ配線はＡｌ−１％Ｓｉ配線に比べて断線に至
る平均寿命時間（ＭＴＦ：Ｍｅａｎｔｉｍｅｔｏ ｆａ
ｉｌｕｒｅ）が２オーダー以上長い。
イグレーションやストレスマイグレーションに対する耐
性が高く、低抵抗な材料が要求される。このような状況
のなかでＡｌに代わる配線材料としてＡｇが好適である
と考えた。Ａｇは金属の中で最も抵抗が低い材料（抵抗
率：１．６３μΩｃｍ）でありデバイスの高速化には最
適である。さらに、エレクトロマイグレーションに関し
ても、Ａｇ配線はＡｌ−１％Ｓｉ配線に比べて断線に至
る平均寿命時間（ＭＴＦ：Ｍｅａｎｔｉｍｅｔｏ ｆａ
ｉｌｕｒｅ）が２オーダー以上長い。
【０００４】このように低抵抗で高いエレクトロマイグ
レーション耐性を備えたＡｇ配線がこれまでＬＳＩの配
線材料に用いられなかった理由の一つは、ウェハープロ
セスで行なわれる熱処理によってＳｉＯ2，ＰＳＧ等の
絶縁膜中にＡｇが容易に拡散してしまうためであった。
Ａｇが絶縁膜層に拡散すると、隣接するＡｇ配線間に微
少リーク電流を生じたり、絶縁膜を通してＡｇ原子がＳ
ｉ基板へ拡散し素子特性を劣化させるという問題が生じ
る。この問題を解決するために、Ａｇの絶縁膜中への拡
散を生じさせないような配線構造が要求されている。
レーション耐性を備えたＡｇ配線がこれまでＬＳＩの配
線材料に用いられなかった理由の一つは、ウェハープロ
セスで行なわれる熱処理によってＳｉＯ2，ＰＳＧ等の
絶縁膜中にＡｇが容易に拡散してしまうためであった。
Ａｇが絶縁膜層に拡散すると、隣接するＡｇ配線間に微
少リーク電流を生じたり、絶縁膜を通してＡｇ原子がＳ
ｉ基板へ拡散し素子特性を劣化させるという問題が生じ
る。この問題を解決するために、Ａｇの絶縁膜中への拡
散を生じさせないような配線構造が要求されている。
【０００５】本発明は、このような問題点に着目して創
案されたものであって、Ａｇ金属系配線から層間絶縁膜
への拡散の無い、素子特性の良好な半導体装置を得んと
するものである。
案されたものであって、Ａｇ金属系配線から層間絶縁膜
への拡散の無い、素子特性の良好な半導体装置を得んと
するものである。
【０００６】
【課題を解決するための手段】そこで、本発明は、半導
体基板上に拡散防止層を介して選択的に形成されたＡｇ
金属系配線を有する半導体装置において、前記Ａｇ金属
系配線の上面及び側面に接する、高融点金属及び高融点
金属の導電性化合物から選ばれる少なくとも一種からな
る保護膜を形成したことを、その解決手段としている。
体基板上に拡散防止層を介して選択的に形成されたＡｇ
金属系配線を有する半導体装置において、前記Ａｇ金属
系配線の上面及び側面に接する、高融点金属及び高融点
金属の導電性化合物から選ばれる少なくとも一種からな
る保護膜を形成したことを、その解決手段としている。
【０００７】
【作用】Ａｇ金属系配線は、半導体基板との間に拡散防
止層が介在されているため、Ａｇが半導体基板のｐ，ｎ
型領域に侵入することが阻止され、デバイス特性の劣化
が防止される。また、導電性を有する保護膜をＡｇ金属
系配線の上面及び側面に覆ったことにより、層間絶縁膜
中にＡｇが拡散するのが防止されているため、Ａｇ金属
系配線間のリークを未然に防止してデバイスの誤動作が
回避される。
止層が介在されているため、Ａｇが半導体基板のｐ，ｎ
型領域に侵入することが阻止され、デバイス特性の劣化
が防止される。また、導電性を有する保護膜をＡｇ金属
系配線の上面及び側面に覆ったことにより、層間絶縁膜
中にＡｇが拡散するのが防止されているため、Ａｇ金属
系配線間のリークを未然に防止してデバイスの誤動作が
回避される。
【０００８】Ａｇは耐酸化性が良く、電気伝導度が高い
ので超ＬＳＩの配線材料として好適であり、また、Ａｇ
のエレクトロマイグレーション特性は融点から以下の様
に予測される。
ので超ＬＳＩの配線材料として好適であり、また、Ａｇ
のエレクトロマイグレーション特性は融点から以下の様
に予測される。
【０００９】Ａｇ配線のエレクトロマイグレーション耐
性一般にエレクトロマイグレーションによる寿命時間は
以下の式で表される。
性一般にエレクトロマイグレーションによる寿命時間は
以下の式で表される。
【００１０】 ｔ50＝Ａ・ｅｘｐ（Ｑe／ＫＴ） …（１） ここで、Ｑeはエレクトロマイグレーションに関する活
性化エネルギー，Ｋはボルツマン定数，Ｔは絶対温度で
ある。
性化エネルギー，Ｋはボルツマン定数，Ｔは絶対温度で
ある。
【００１１】一方、薄膜では物質の移動は粒界拡散によ
って支配されるためにＱeはそのプロセスの活性化エネ
ルギーＱbにほぼ等しいと考えられる。そして、拡散の
活性化エネルギーはその物質の融点Ｔmと相関がある。
すなわち、 Ｑe≒Ｑ6≒７．４×１０-4Ｔm …（２） 式（１），（２）を組み合わせて、１，２の物質のｔ50
の比は、
って支配されるためにＱeはそのプロセスの活性化エネ
ルギーＱbにほぼ等しいと考えられる。そして、拡散の
活性化エネルギーはその物質の融点Ｔmと相関がある。
すなわち、 Ｑe≒Ｑ6≒７．４×１０-4Ｔm …（２） 式（１），（２）を組み合わせて、１，２の物質のｔ50
の比は、
【００１２】
【数１】
【００１３】（３）式により（ｔ50）1が既知であれ
ば、２の物質のエレクトロマイグレーション特性が融点
より予測が可能である。
ば、２の物質のエレクトロマイグレーション特性が融点
より予測が可能である。
【００１４】既に結果が得られているＡｌ−１％Ｓｉ配
線のＭＴＦを用いてＡｇ配線のＭＴＦを予測すると以下
の様になる。
線のＭＴＦを用いてＡｇ配線のＭＴＦを予測すると以下
の様になる。
【００１５】○Ａｌ−１％配線のエレクトロマイグレー
ション試験結果 融点：９２３（Ｋ） ＭＴＦ：１００時間 試験温度：２５０℃ 電流密度：１×１０6Ａ／ｃｍ2 ○Ａｇ配線のエレクトロマイグレーション予測 融点：１２３４（Ｋ）
ション試験結果 融点：９２３（Ｋ） ＭＴＦ：１００時間 試験温度：２５０℃ 電流密度：１×１０6Ａ／ｃｍ2 ○Ａｇ配線のエレクトロマイグレーション予測 融点：１２３４（Ｋ）
【００１６】
【数２】
【００１７】すなわち、Ａｇ配線のエレクトロマイグレ
ーションによる寿命時間はＡｌ−Ｓｉ配線に比べて２オ
ーダー以上長いことが予測される。
ーションによる寿命時間はＡｌ−Ｓｉ配線に比べて２オ
ーダー以上長いことが予測される。
【００１８】エレクトロマイグレーション耐性に優れ、
低抵抗なＡｇ配線であるが、問題はＡｇ原子がＳｉＯ2
・ＰＳＧ等の絶縁膜中に容易に拡散してしまうことであ
る。
低抵抗なＡｇ配線であるが、問題はＡｇ原子がＳｉＯ2
・ＰＳＧ等の絶縁膜中に容易に拡散してしまうことであ
る。
【００１９】図８にＭｃＢｒａｙｅｒ他によって報告さ
れた（Ｊ．Ｃ．ＭｏＢｒａｙｅｒｅｔ．ａｌ Ｊ．Ｅｌ
ｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．Ｖｏｌ．１３３Ｎｏ．６
ｐｐ１２４２（１９８６））ＢＴＳ試験（ＭＯＳ構造試
料に適当な温度・電界を印加して放置する試験：Ｂｉａ
ｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）による、
Ａｇ，ＣｕのＳｉＯ2中の拡散量のアレニウスプロット
を示す。同図において縦軸はＳｉＯ2／Ｓｉの界面にパ
イルアップした原子量であり、拡散の程度を表してい
る。図より、２７５℃から５００℃の温度範囲において
ＡｇはＣｕよりもＳｉＯ2中に拡散しやすことがわか
る。また、この報告によれば拡散係数および活性化エネ
ルギーは以下のように示される。
れた（Ｊ．Ｃ．ＭｏＢｒａｙｅｒｅｔ．ａｌ Ｊ．Ｅｌ
ｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．Ｖｏｌ．１３３Ｎｏ．６
ｐｐ１２４２（１９８６））ＢＴＳ試験（ＭＯＳ構造試
料に適当な温度・電界を印加して放置する試験：Ｂｉａ
ｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）による、
Ａｇ，ＣｕのＳｉＯ2中の拡散量のアレニウスプロット
を示す。同図において縦軸はＳｉＯ2／Ｓｉの界面にパ
イルアップした原子量であり、拡散の程度を表してい
る。図より、２７５℃から５００℃の温度範囲において
ＡｇはＣｕよりもＳｉＯ2中に拡散しやすことがわか
る。また、この報告によれば拡散係数および活性化エネ
ルギーは以下のように示される。
【００２０】 元素 ＳｉＯ2中の拡散係数 温度 活性化エネルギー Ａｇ ４．５×１０-5ｃｍ2／ｓｅｃ ３００℃ １．２４ｅＶ すなわち、ＡｇはＳｉＯ2への拡散速度が速く、このた
めデバイス特性を劣化させること無くＡｇ配線上に直
接、層間絶縁膜・カバー膜となるＳｉＯ2膜を形成する
ことは出来ない。この問題はＰＳＧ膜を用いた場合でも
同様に生じる。
めデバイス特性を劣化させること無くＡｇ配線上に直
接、層間絶縁膜・カバー膜となるＳｉＯ2膜を形成する
ことは出来ない。この問題はＰＳＧ膜を用いた場合でも
同様に生じる。
【００２１】上記問題を解決するためには、本発明で提
案するところの保護膜でＡｇ配線の上部及び側面を囲む
ような構造を採れば良い。保護膜としてはＴｉ，Ｚｒ，
Ｈｆ，Ｗ及びそれらの窒化物・炭化物・ホウ化物、及び
ＴｉＷ，ＴｉＯＮのいずれか、あるいはこれらの膜を含
む積層構造膜（例えばＴｉＮ／Ｗ）から選ばれる。これ
らの保護膜は熱的安定であり緻密な結晶構造を有してい
るため、Ａｇの拡散バリアメタルとして効果がある。こ
の反応防止膜でＡｇ配線の上部及び側面を囲む構造とす
ることで、４００℃〜５００℃のアニール中に生じるＡ
ｇの絶縁膜中への拡散は阻止出来る。Ａｇの絶縁膜への
拡散を阻止することによって、配線間のリーク電流は生
ぜず、デバイスの誤動作は生じない。また、ＳｉＯ2あ
るいはＰＳＧ膜を通してＡｇ原子がＳｉ基板に形成した
ｐ，ｎ型領域に拡散することは無くなりデバイス特性は
劣化しない。
案するところの保護膜でＡｇ配線の上部及び側面を囲む
ような構造を採れば良い。保護膜としてはＴｉ，Ｚｒ，
Ｈｆ，Ｗ及びそれらの窒化物・炭化物・ホウ化物、及び
ＴｉＷ，ＴｉＯＮのいずれか、あるいはこれらの膜を含
む積層構造膜（例えばＴｉＮ／Ｗ）から選ばれる。これ
らの保護膜は熱的安定であり緻密な結晶構造を有してい
るため、Ａｇの拡散バリアメタルとして効果がある。こ
の反応防止膜でＡｇ配線の上部及び側面を囲む構造とす
ることで、４００℃〜５００℃のアニール中に生じるＡ
ｇの絶縁膜中への拡散は阻止出来る。Ａｇの絶縁膜への
拡散を阻止することによって、配線間のリーク電流は生
ぜず、デバイスの誤動作は生じない。また、ＳｉＯ2あ
るいはＰＳＧ膜を通してＡｇ原子がＳｉ基板に形成した
ｐ，ｎ型領域に拡散することは無くなりデバイス特性は
劣化しない。
【００２２】
【実施例】以下、本発明に係る半導体装置の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
【００２３】（実施例１）以下に図１〜図６を用いて本
発明の実施例１を説明する。図１において、所定の素子
を形成したシリコン基板１１にＳｉＯ2膜１２を形成
し、コンタクトホール（図示省略）を開孔した後、ＤＣ
マグネトロンスパッタ法でＴｉ膜１３，下部ＴｉＮ膜１
４，Ａｇ膜１５，上部ＴｉＮ膜１６をこの順に連続して
形成する。Ｔｉ膜１３はＳｉ基板とオーミック接触を取
るために必要であり、また下部ＴｉＮ膜１４，上部Ｔｉ
Ｎ膜１６はＡｇの拡散バリア層として用いる。ＤＣマグ
ネトロンスパッタ装置は、マルチチャンバスパッタ装置
を用いる。Ｔｉ膜１３，下部ＴｉＮ膜１４，Ａｇ膜１
５，上部ＴｉＮ膜１６のスパッタ条件を以下に示す。
発明の実施例１を説明する。図１において、所定の素子
を形成したシリコン基板１１にＳｉＯ2膜１２を形成
し、コンタクトホール（図示省略）を開孔した後、ＤＣ
マグネトロンスパッタ法でＴｉ膜１３，下部ＴｉＮ膜１
４，Ａｇ膜１５，上部ＴｉＮ膜１６をこの順に連続して
形成する。Ｔｉ膜１３はＳｉ基板とオーミック接触を取
るために必要であり、また下部ＴｉＮ膜１４，上部Ｔｉ
Ｎ膜１６はＡｇの拡散バリア層として用いる。ＤＣマグ
ネトロンスパッタ装置は、マルチチャンバスパッタ装置
を用いる。Ｔｉ膜１３，下部ＴｉＮ膜１４，Ａｇ膜１
５，上部ＴｉＮ膜１６のスパッタ条件を以下に示す。
【００２４】 Ｔｉ： ガス＝Ａｒ圧力＝５ｍＴｏｒｒ ＤＣ電力
＝５Ｋｗ 基板温度＝１５０℃ 膜厚＝３００Å 下部ＴｉＮ：ガス＝Ａｒ−６０％Ｎ2 圧力＝５ｍＴｏ
ｒｒ ＤＣ電力＝７Ｋｗ 基板温度＝１５０℃ 膜厚＝７００Å Ａｇ： ガス＝Ａｒ 圧力＝５ｍＴｏｒｒ ＤＣ電
力＝１０Ｋｗ 基板温度＝３００℃ 膜厚＝４０００Å 上部ＴｉＮ：ガス＝Ａｒ−６０％Ｎ2 圧力＝５ｍＴｏ
ｒｒ ＤＣ電力＝７Ｋｗ 基板温度＝１５０℃ 膜厚＝７００Å なお、それぞれの膜厚・成膜条件は推奨値を示したもの
である。次に通常のフォトリソグラフィー技術でＡｇ膜
１５上に所望のレジストパターン１７を形成する。
＝５Ｋｗ 基板温度＝１５０℃ 膜厚＝３００Å 下部ＴｉＮ：ガス＝Ａｒ−６０％Ｎ2 圧力＝５ｍＴｏ
ｒｒ ＤＣ電力＝７Ｋｗ 基板温度＝１５０℃ 膜厚＝７００Å Ａｇ： ガス＝Ａｒ 圧力＝５ｍＴｏｒｒ ＤＣ電
力＝１０Ｋｗ 基板温度＝３００℃ 膜厚＝４０００Å 上部ＴｉＮ：ガス＝Ａｒ−６０％Ｎ2 圧力＝５ｍＴｏ
ｒｒ ＤＣ電力＝７Ｋｗ 基板温度＝１５０℃ 膜厚＝７００Å なお、それぞれの膜厚・成膜条件は推奨値を示したもの
である。次に通常のフォトリソグラフィー技術でＡｇ膜
１５上に所望のレジストパターン１７を形成する。
【００２５】次に配線加工を行うが、ここでは次に述べ
る３段階のエッチング方法を適用する。
る３段階のエッチング方法を適用する。
【００２６】初めに反応性イオンエッチング法（ＲＩ
Ｅ）により上部ＴｉＮ１６をエッチングする。次に、第
２段階としてＡｇ層１５をＡｒガスを用いたイオンビー
ムエッチング法でエッチングする。更に第３段階として
下部ＴｉＮ膜１４，Ｔｉ膜１３，をＲＩＥでエッチング
する。以下にこれらのエッチング条件をまとめて示す。
Ｅ）により上部ＴｉＮ１６をエッチングする。次に、第
２段階としてＡｇ層１５をＡｒガスを用いたイオンビー
ムエッチング法でエッチングする。更に第３段階として
下部ＴｉＮ膜１４，Ｔｉ膜１３，をＲＩＥでエッチング
する。以下にこれらのエッチング条件をまとめて示す。
【００２７】（第１段階） 上部ＴｉＮ膜１６の反応性イオンエッチング ガス＝ＢＣｌ3＋Ｃｌ2（６０／９０ＳＣＣＭ） ＲＦパワー＝４００Ｗ 圧力＝４０ｍＴｏｒｒ （第２段階） Ａｇ膜１５のイオンビームエッチング ガス＝Ａｒ（４０ＳＣＣＭ） 圧力＝０．１ｍＴｏｒｒ 電圧＝１ＫＶ（ＤＣ） イオンビーム濃度＝１×１０-5Ａ／ｃｍ2 エッチングレート＝５０ｎｍ／ｍｉｎ （第３段階） 下部ＴｉＮ膜１４とＴｉ膜１３の反応性イオンエッチン
グ ガス＝ＢＣｌ3＋Ｃｌ2（６０／９０ＳＣＣＭ） ＲＦパワー４００Ｗ 圧力＝４０ｍＴｏｒｒ 上記した３段階のエッチング後、図２に示すような形状
になる。続いてダウンフロー方式のレジストアッシング
を行うと図３に示すようにな形状になる。この時のアッ
シング条件を以下に示す。
グ ガス＝ＢＣｌ3＋Ｃｌ2（６０／９０ＳＣＣＭ） ＲＦパワー４００Ｗ 圧力＝４０ｍＴｏｒｒ 上記した３段階のエッチング後、図２に示すような形状
になる。続いてダウンフロー方式のレジストアッシング
を行うと図３に示すようにな形状になる。この時のアッ
シング条件を以下に示す。
【００２８】 ガス＝Ｏ2（３００ＳＣＣＭ） 圧力＝２Ｔｏｒｒ マイクロ波パワー＝４００Ｗ その後、図４に示すように、再びＴｉＮ層１８を７００
Åの厚さでＤＣマグネトロンスパッタリング法によりウ
ェーハ全面に形成する。この時の成膜条件は、下部Ｔｉ
Ｎ膜１４の形成条件と同じである。
Åの厚さでＤＣマグネトロンスパッタリング法によりウ
ェーハ全面に形成する。この時の成膜条件は、下部Ｔｉ
Ｎ膜１４の形成条件と同じである。
【００２９】次に、ＲＩＥによる異方性エッチングでＴ
ｉＮ層１８をエッチングする。すると、底面のＴｉＮが
エッチングされて消失した時、側面のＴｉＮ層１８は約
７００Åの厚さで残る。また、Ａｇ膜１５上のＴｉＮも
エッチング前のＴｉＮトータル膜厚が１４００Åあるた
め約７００Å残る。すなわち、図５に示すような加工状
態となる。この時のエッチング条件を以下に示す。
ｉＮ層１８をエッチングする。すると、底面のＴｉＮが
エッチングされて消失した時、側面のＴｉＮ層１８は約
７００Åの厚さで残る。また、Ａｇ膜１５上のＴｉＮも
エッチング前のＴｉＮトータル膜厚が１４００Åあるた
め約７００Å残る。すなわち、図５に示すような加工状
態となる。この時のエッチング条件を以下に示す。
【００３０】 （ＴｉＮの反応性イオンエッチング） ガス＝ＢＣｌ3＋Ｃｌ2（６０／８０ＳＣＣＭ） ＲＦパワー＝３００Ｗ 圧力＝３０ｍＴｏｒｒ 以上の工程を経てＡｇ配線をＴｉＮで完全に覆った配線
構造が得られる。
構造が得られる。
【００３１】更に、層間絶縁膜層としてＰＳＧ膜１９を
プラズマＣＶＤ法で７０００Å形成する（図６）。一例
としてプラズマＣＶＤを用いたＰＳＧ膜１９の形成条件
を以下に示す。
プラズマＣＶＤ法で７０００Å形成する（図６）。一例
としてプラズマＣＶＤを用いたＰＳＧ膜１９の形成条件
を以下に示す。
【００３２】 ガス＝ＳｉＨ4／ＰＨ3／Ｏ2／Ｎ2（８０／７／１０００
／３２０００ＳＣＣＭ） ＲＦパワー＝５００Ｗ 圧力＝常圧 その後、窒素雰囲気で４００℃，６０分のシンターを行
う。シンター後もＡｇの拡散はＴｉＮ膜で阻止されるた
め素子特性を劣化させることはない。本発明によってＡ
ｇ配線のデバイス適用が可能になり、エレクトロマイグ
レーション耐性の高い、低抵抗なデバイスが実現でき
る。
／３２０００ＳＣＣＭ） ＲＦパワー＝５００Ｗ 圧力＝常圧 その後、窒素雰囲気で４００℃，６０分のシンターを行
う。シンター後もＡｇの拡散はＴｉＮ膜で阻止されるた
め素子特性を劣化させることはない。本発明によってＡ
ｇ配線のデバイス適用が可能になり、エレクトロマイグ
レーション耐性の高い、低抵抗なデバイスが実現でき
る。
【００３３】（実施例２）以下に図７を参照して本実施
例を説明する。先ず実施例１と同様の手順でＡｇ／Ｔｉ
Ｎ／Ｔｉ積層配線を形成する。実施例１ではＡｇ膜の上
にＴｉＮ膜を形成したが本実施例では必要ではない。す
なわち図７Ａに示すような断面形状を得る。図において
シリコン基板２１，ＳｉＯ2膜２２，Ｔｉ膜２３（膜厚
３００Å），ＴｉＮ膜２４（膜厚７００Å），Ａｇ膜２
５（膜厚４０００Å）を示す。次に、ホットウォールタ
イプの減圧ＣＶＤ装置でＡｇ膜２５の表面にタングステ
ン（Ｗ）膜２６を選択的に形成する。この時の条件は以
下に示す。
例を説明する。先ず実施例１と同様の手順でＡｇ／Ｔｉ
Ｎ／Ｔｉ積層配線を形成する。実施例１ではＡｇ膜の上
にＴｉＮ膜を形成したが本実施例では必要ではない。す
なわち図７Ａに示すような断面形状を得る。図において
シリコン基板２１，ＳｉＯ2膜２２，Ｔｉ膜２３（膜厚
３００Å），ＴｉＮ膜２４（膜厚７００Å），Ａｇ膜２
５（膜厚４０００Å）を示す。次に、ホットウォールタ
イプの減圧ＣＶＤ装置でＡｇ膜２５の表面にタングステ
ン（Ｗ）膜２６を選択的に形成する。この時の条件は以
下に示す。
【００３４】 減圧ＣＶＤ選択成長Ｗ条件： ガス＝ＷＦ6（１５ＳＣＣＭ）／Ｈ2（１０００ＳＣＣ
Ｍ） 温度＝２５０℃ 圧力＝２００ｍＴｏｒｒ 上記条件でＡｇ膜２５上にＷ膜２６を７００Åの厚さに
成長する。この際、Ｔｉ膜２３，ＴｉＮ膜２４上にもＷ
膜２５は成長するため、図７Ｂに示すような構造にな
る。更に、プラズマＣＶＤ法でＰＳＧ膜２７を形成す
る。形成条件は実施例１と同様である。その後、窒素雰
囲気で４００℃，６０分のシンターを行う。シンター後
もＡｇ原子のＰＳＧへの拡散はＷ２５で阻止されるため
素子特性を劣化させることはない。本構造によってＡｇ
配線のデバイス適用が可能になり、エレクトロマイグレ
ーション耐性の高い、低抵抗なデバイスが実現でき工業
的に見て非常に有用である。
Ｍ） 温度＝２５０℃ 圧力＝２００ｍＴｏｒｒ 上記条件でＡｇ膜２５上にＷ膜２６を７００Åの厚さに
成長する。この際、Ｔｉ膜２３，ＴｉＮ膜２４上にもＷ
膜２５は成長するため、図７Ｂに示すような構造にな
る。更に、プラズマＣＶＤ法でＰＳＧ膜２７を形成す
る。形成条件は実施例１と同様である。その後、窒素雰
囲気で４００℃，６０分のシンターを行う。シンター後
もＡｇ原子のＰＳＧへの拡散はＷ２５で阻止されるため
素子特性を劣化させることはない。本構造によってＡｇ
配線のデバイス適用が可能になり、エレクトロマイグレ
ーション耐性の高い、低抵抗なデバイスが実現でき工業
的に見て非常に有用である。
【００３５】以上、各実施例について説明したが、本発
明は、これらに限定されるものではなく、構成の要旨に
付随する各種の設計変更が可能である。
明は、これらに限定されるものではなく、構成の要旨に
付随する各種の設計変更が可能である。
【００３６】例えば、上記実施例においては、Ａｇ金属
系配線としてＡｇ膜を用いたが、Ａｇの合金膜を用いて
も勿論よい。
系配線としてＡｇ膜を用いたが、Ａｇの合金膜を用いて
も勿論よい。
【００３７】また、上記実施例においては、保護膜とし
て、ＴｉＮ層１８や、Ｗ膜２５を用いたが、Ｔｉ，Ｚ
ｒ，Ｈｆ，Ｗ等の高融点金属、及びこれらの窒化物，炭
化物，ホウ化物及びＴｉＷ，ＴｉＯＮ等の高融点金属の
導電性化合物のうちから少なくとも一種から成る保護膜
を用いても同様の効果が得られる。
て、ＴｉＮ層１８や、Ｗ膜２５を用いたが、Ｔｉ，Ｚ
ｒ，Ｈｆ，Ｗ等の高融点金属、及びこれらの窒化物，炭
化物，ホウ化物及びＴｉＷ，ＴｉＯＮ等の高融点金属の
導電性化合物のうちから少なくとも一種から成る保護膜
を用いても同様の効果が得られる。
【００３８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、Ａｇ金属系配線から層間絶縁膜側へＡｇが拡
散することがなく、配間リーク等のデバイス特性劣化を
防止する効果を有する。
によれば、Ａｇ金属系配線から層間絶縁膜側へＡｇが拡
散することがなく、配間リーク等のデバイス特性劣化を
防止する効果を有する。
【００３９】また、半導体基板中のｐ，ｎ型領域にＡｇ
原子が侵入しないため、上記効果に加えてデバイス特性
の劣化を確実に防止する効果がある。
原子が侵入しないため、上記効果に加えてデバイス特性
の劣化を確実に防止する効果がある。
【００４０】さらに、Ａｇ金属系配線の実現が可能にな
り、特に、０．３μｍ以下の配線幅を持つ超ＬＳＩにお
いて従来のＡｌ配線技術では得られなかった低抵抗でエ
レクトロマイグレーション耐性の高い配線構造が得られ
る。
り、特に、０．３μｍ以下の配線幅を持つ超ＬＳＩにお
いて従来のＡｌ配線技術では得られなかった低抵抗でエ
レクトロマイグレーション耐性の高い配線構造が得られ
る。
【００４１】また、Ａｇ金属系配線の保護膜は導電性を
有するため、多層配線構造においてコンタクトを取るこ
とが容易となる効果を有する。
有するため、多層配線構造においてコンタクトを取るこ
とが容易となる効果を有する。
【図１】本発明の実施例１の各工程を示す断面図。
【図２】本発明の実施例１の各工程を示す断面図。
【図３】本発明の実施例１の各工程を示す断面図。
【図４】本発明の実施例１の各工程を示す断面図。
【図５】本発明の実施例１の各工程を示す断面図。
【図６】本発明の実施例１の各工程を示す断面図。
【図７】Ａ，Ｂ，Ｃは本発明の実施例２の各工程を示す
断面図。
断面図。
【図８】Ａｇ及びＣｕのＳｉＯ2中の拡散量のアレニウ
スプロットを示すグラフ。
スプロットを示すグラフ。
１１…シリコン基板、１２…ＳｉＯ2膜、１３…Ｔｉ
膜、１４…下部Ｔｉ膜、１５…Ａｇ膜、１６…上部Ｔｉ
膜、１８…ＴｉＮ層（保護膜）。
膜、１４…下部Ｔｉ膜、１５…Ａｇ膜、１６…上部Ｔｉ
膜、１８…ＴｉＮ層（保護膜）。
Claims (2)
- 【請求項１】 半導体基板上に拡散防止層を介して選択
的に形成されたＡｇ金属系配線を有する半導体装置にお
いて、 前記Ａｇ金属系配線の上面及び側面に接する、高融点金
属及び高融点金属の導電性化合物から選ばれる少なくと
も一種からなる保護膜を形成したことを特徴とする半導
体装置。 - 【請求項２】 半導体基板上に拡散防止層を介して選択
的に形成されたＡｇ金属系配線を有する半導体装置にお
いて、 前記Ａｇ金属系配線の上面及び側面に接する、高融点金
属及び高融点金属の導電性化合物から選ばれる少なくと
も一種からなる保護膜を形成し、その上に層間絶縁膜を
全面に形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25822791A JPH05102154A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25822791A JPH05102154A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102154A true JPH05102154A (ja) | 1993-04-23 |
Family
ID=17317287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25822791A Pending JPH05102154A (ja) | 1991-10-07 | 1991-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102154A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003036037A (ja) * | 2001-07-23 | 2003-02-07 | Pioneer Electronic Corp | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| JP2005108644A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 有機ｅｌ素子 |
| JP2006351671A (ja) * | 2005-06-14 | 2006-12-28 | Alps Electric Co Ltd | 配線基板 |
| WO2012039294A1 (ja) * | 2010-09-21 | 2012-03-29 | 三井金属鉱業株式会社 | 電極箔および有機デバイス |
-
1991
- 1991-10-07 JP JP25822791A patent/JPH05102154A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003036037A (ja) * | 2001-07-23 | 2003-02-07 | Pioneer Electronic Corp | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| JP4620298B2 (ja) * | 2001-07-23 | 2011-01-26 | パイオニア株式会社 | 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板 |
| JP2005108644A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 有機ｅｌ素子 |
| JP2006351671A (ja) * | 2005-06-14 | 2006-12-28 | Alps Electric Co Ltd | 配線基板 |
| JP4613103B2 (ja) * | 2005-06-14 | 2011-01-12 | アルプス電気株式会社 | 配線基板 |
| WO2012039294A1 (ja) * | 2010-09-21 | 2012-03-29 | 三井金属鉱業株式会社 | 電極箔および有機デバイス |
| JP2012069286A (ja) * | 2010-09-21 | 2012-04-05 | Mitsui Mining & Smelting Co Ltd | 電極箔および有機デバイス |
| US8586976B2 (en) | 2010-09-21 | 2013-11-19 | Mitsui Mining & Smelting Co., Ltd. | Electrode foil and organic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| JP3729882B2 (ja) | アルミニウムコンタクト形成方法 | |
| US4988423A (en) | Method for fabricating interconnection structure | |
| JP4346866B2 (ja) | ＴａＮ材料のバリア層を含む構造 | |
| US5552341A (en) | Semiconductor device and method for manufacturing the same | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| US6255212B1 (en) | Method of making a void-free aluminum film | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JP2985692B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| US5393703A (en) | Process for forming a conductive layer for semiconductor devices | |
| US6020254A (en) | Method of fabricating semiconductor devices with contact holes | |
| US5700718A (en) | Method for increased metal interconnect reliability in situ formation of titanium aluminide | |
| US5286676A (en) | Methods of making integrated circuit barrier structures | |
| EP0421735A2 (en) | Method of Manufacturing a Semiconductor Device | |
| US20040046266A1 (en) | Method of manufacturing semiconductor device | |
| US5909635A (en) | Cladding of an interconnect for improved electromigration performance | |
| JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
| US6111318A (en) | Semiconductor device comprising Cu--Ta and method for forming the semiconductor device | |
| CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH05102148A (ja) | 半導体装置 | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| Pauleau | Interconnect materials | |
| JP2004289009A (ja) | 半導体装置の製造方法 | |
| JPH04209572A (ja) | 半導体装置 |