JPH0516188B2 - - Google Patents
Info
- Publication number
- JPH0516188B2 JPH0516188B2 JP58125290A JP12529083A JPH0516188B2 JP H0516188 B2 JPH0516188 B2 JP H0516188B2 JP 58125290 A JP58125290 A JP 58125290A JP 12529083 A JP12529083 A JP 12529083A JP H0516188 B2 JPH0516188 B2 JP H0516188B2
- Authority
- JP
- Japan
- Prior art keywords
- basic cell
- wiring
- basic
- channel transistors
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003491 array Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、マスタ・スライス方式を適用して製
造される大規模集積回路装置(LSI)を構成する
為のゲート・アレイの改良に関する。
造される大規模集積回路装置(LSI)を構成する
為のゲート・アレイの改良に関する。
従来技術と問題点
マスタ・スライス方式は、一つの半導体チツプ
中に複数のトランジスタや抵抗からなる基本セル
を予め大量に形成したゲート・アレイを作製して
おき、必要品種に応じて配線マスクを作製し、そ
の配線マスクを用いてトランジスタや抵抗間を接
続する加工を施して所望の動作をするLSIを完成
させるものである。
中に複数のトランジスタや抵抗からなる基本セル
を予め大量に形成したゲート・アレイを作製して
おき、必要品種に応じて配線マスクを作製し、そ
の配線マスクを用いてトランジスタや抵抗間を接
続する加工を施して所望の動作をするLSIを完成
させるものである。
第1図はマスタ・スライス方式を適用して形成
した一般的なゲート・アレイのパターンを表わす
要部平面図である。
した一般的なゲート・アレイのパターンを表わす
要部平面図である。
図から判るように、チツプの周辺部にパツド
PDの領域と入力/出力(I/O)用セルIOCの
為のバルク・パターンの領域とが存在し、その内
側に基本セルを縦方向に連ねて形成した基本セル
列BL1,BL2……BLnが間隔をおいて並べられ
ている。尚、基本セル列間は配線領域となる。
PDの領域と入力/出力(I/O)用セルIOCの
為のバルク・パターンの領域とが存在し、その内
側に基本セルを縦方向に連ねて形成した基本セル
列BL1,BL2……BLnが間隔をおいて並べられ
ている。尚、基本セル列間は配線領域となる。
第2図は前記基本セル列を構成している基本セ
ルの要部等価回路図である。
ルの要部等価回路図である。
図に於いて、QP1及びQP2はpチヤネル・ト
ランジスタ、QN1及びQN2はnチヤネル・ト
ランジスタをそれぞれ示している。
ランジスタ、QN1及びQN2はnチヤネル・ト
ランジスタをそれぞれ示している。
第3図は第2図に示した基本セルの回路構成を
具現化した所謂バルク・パターンを表わす要部平
面図であり、第1図に関して説明した部分と同部
分は同記号で指示してある。
具現化した所謂バルク・パターンを表わす要部平
面図であり、第1図に関して説明した部分と同部
分は同記号で指示してある。
図に於いて、1はp型不純物拡散領域、2はn
型不純物拡散領域、3G1及び3G2は多結晶シ
リコン・ゲート電極、4CNはn型基板コンタク
ト・パターン、4CPはp型基板コンタクト・パ
ターンをそれぞれ示している。尚、p型不純物拡
散領域1はpチヤネル・トランジスタQP1及び
QP2のソース領域或いはドレイン領域を構成す
るものであり、そして、n型不純物拡散領域2は
nチヤネル・トランジスタQN1及びQN2のソ
ース領域或いはドレイン領域を構成するものであ
る。
型不純物拡散領域、3G1及び3G2は多結晶シ
リコン・ゲート電極、4CNはn型基板コンタク
ト・パターン、4CPはp型基板コンタクト・パ
ターンをそれぞれ示している。尚、p型不純物拡
散領域1はpチヤネル・トランジスタQP1及び
QP2のソース領域或いはドレイン領域を構成す
るものであり、そして、n型不純物拡散領域2は
nチヤネル・トランジスタQN1及びQN2のソ
ース領域或いはドレイン領域を構成するものであ
る。
さて、前記説明した基本セルを用いて回路を構
成するには、第4図に見られるように、或る基本
セル列BLに於いて縦に並ぶ基本セルBCのうちの
所要個を以て記号UCで指示してあるユニツト・
セルと呼ばれる小規模な回路、例えば2入力
NAND、2入力NOR、フリツプ・フロツプ回路
などを構成し、それ等を基本セル列間に在る配線
領域にアルミニウム(Al)配線を2層に亙り形
成すること依り接続して完成するものである。
成するには、第4図に見られるように、或る基本
セル列BLに於いて縦に並ぶ基本セルBCのうちの
所要個を以て記号UCで指示してあるユニツト・
セルと呼ばれる小規模な回路、例えば2入力
NAND、2入力NOR、フリツプ・フロツプ回路
などを構成し、それ等を基本セル列間に在る配線
領域にアルミニウム(Al)配線を2層に亙り形
成すること依り接続して完成するものである。
前記したように、基本セル列間に在る配線領域
にAl配線を形成する場合には、基本セル列の長
手方向(縦方向)に沿う方向には第1層目のAl
配線を、それに直交する方向(横方向)には第2
層目のAl配線をそれぞれ形成するようにし、そ
して、配線が折れ曲るような場合には第1層目
Al配線と第2層目Al配線とのコンタクト・ホー
ルを使用する。
にAl配線を形成する場合には、基本セル列の長
手方向(縦方向)に沿う方向には第1層目のAl
配線を、それに直交する方向(横方向)には第2
層目のAl配線をそれぞれ形成するようにし、そ
して、配線が折れ曲るような場合には第1層目
Al配線と第2層目Al配線とのコンタクト・ホー
ルを使用する。
このように、第1層目Al配線と第2層目Al配
線とを利用して形成される配線は、一定間隔で区
切られた仮想の格子上に在るようにしている。
線とを利用して形成される配線は、一定間隔で区
切られた仮想の格子上に在るようにしている。
第5図は前記配線を構成を説明する為の要部平
面図であり、第1図乃至第4図に関して説明した
部分と同部分は同記号で指示してある。
面図であり、第1図乃至第4図に関して説明した
部分と同部分は同記号で指示してある。
図に於いて、LAは第1層目のAl配線、LBは
第2層目のAl配線、NBは第2層目のAl配線LB
と第1層目のAl配線LAとのコンタクト部分(二
重丸:◎)をそれぞれ示している。
第2層目のAl配線、NBは第2層目のAl配線LB
と第1層目のAl配線LAとのコンタクト部分(二
重丸:◎)をそれぞれ示している。
図では、基本セル列B1及びBL2間に格子状
の線が見られる。然し乍ら、これは仮想のもので
あつて、実際に存在するわけではない。この仮想
の格子状態が縦方向に9本あると考えた場合、第
1層目のAl配線LAは9本形成することができる
ことを意味し、その場合、基本セル列の間が9チ
ヤネルあると称している。尚、これは横方向につ
いても全く同様である。
の線が見られる。然し乍ら、これは仮想のもので
あつて、実際に存在するわけではない。この仮想
の格子状態が縦方向に9本あると考えた場合、第
1層目のAl配線LAは9本形成することができる
ことを意味し、その場合、基本セル列の間が9チ
ヤネルあると称している。尚、これは横方向につ
いても全く同様である。
ところで、前記したような従来技術に依つた場
合、基本セル列間の配線領域に形成される配線が
邪魔になつて、横方向にユニツト・セルを延伸、
即ち、複数の基本セル列に亙りユニツト・セルを
形成することが困難である。従つて、どうしても
第4図に見られるように縦長のユニツト・セルに
ならざるを得ないが、若し、ユニツト・セルとし
て縦方向のみならず横方向にも大きさの自由度を
持たせることができればLSIの構成が極めて容易
になる。
合、基本セル列間の配線領域に形成される配線が
邪魔になつて、横方向にユニツト・セルを延伸、
即ち、複数の基本セル列に亙りユニツト・セルを
形成することが困難である。従つて、どうしても
第4図に見られるように縦長のユニツト・セルに
ならざるを得ないが、若し、ユニツト・セルとし
て縦方向のみならず横方向にも大きさの自由度を
持たせることができればLSIの構成が極めて容易
になる。
発明の目的
本発明は、マスタ・スライス方式を適用して製
造されるLSIを構成する為のゲート・アレイとし
て、ユニツト・セルの形状を他の配線に影響を与
えることなく縦方向及び横方向に自由に延伸させ
得るようにし、しかも、場合に依つてはユニツ
ト・セルに於ける遅延時間を小さくすることが可
能であるようにするものである。
造されるLSIを構成する為のゲート・アレイとし
て、ユニツト・セルの形状を他の配線に影響を与
えることなく縦方向及び横方向に自由に延伸させ
得るようにし、しかも、場合に依つてはユニツ
ト・セルに於ける遅延時間を小さくすることが可
能であるようにするものである。
発明の構成
本発明のゲート・アレイでは、ソース領域或い
はドレイン領域を共有しゲート長が縦方向になる
ように配設された2個のpチヤネル・トランジス
タからなるpチヤネル・トランジスタ領域及びソ
ース領域或いはドレイン領域を共有しゲート長が
縦方向になるように配設された2個のnチヤネ
ル・トランジスタからなるnチヤネル・トランジ
スタ領域を有し且つ前記2個ずつのpチヤネル・
トランジスタ及びnチヤネル・トランジスタのう
ち1個のpチヤネル・トランジスタと1個のnチ
ヤネル・トランジスタの各ゲートを共通接続する
と共に残りのpチヤネル・トランジスタ及びnチ
ヤネル・トランジスタの各ゲートを共通接続して
なる通常型基本セルを前記pチヤネル・トランジ
スタ領域とnチヤネル・トランジスタ領域が横方
向に並ぶ状態にして縦長に配設することに依り構
成された基本セル列が間隔をおいて配列され、該
間隔内には前記基本セルと同じ構成を有し各トラ
ンジスタのゲート幅方向に延伸されて前記通常型
基本セルよりも大型化された基本セルを前記通常
型基本セルと対応づけて同じく縦長に配設するこ
とに依り構成された大型基本セル列が配列された
構造を採つている。これに依り、基本セルを接続
してユニツト・セルを構成する場合には、縦方向
は勿論のこと、横方向にも自由に展張することが
可能となり、LSIを製造する際の自由度は飛躍的
に増大し、また、前記大型基本セルをユニツト・
セル内で出力側に多数の負荷が接続されている回
路に適用するとユニツト・セル全体の遅延時間は
小さくすることができる。
はドレイン領域を共有しゲート長が縦方向になる
ように配設された2個のpチヤネル・トランジス
タからなるpチヤネル・トランジスタ領域及びソ
ース領域或いはドレイン領域を共有しゲート長が
縦方向になるように配設された2個のnチヤネ
ル・トランジスタからなるnチヤネル・トランジ
スタ領域を有し且つ前記2個ずつのpチヤネル・
トランジスタ及びnチヤネル・トランジスタのう
ち1個のpチヤネル・トランジスタと1個のnチ
ヤネル・トランジスタの各ゲートを共通接続する
と共に残りのpチヤネル・トランジスタ及びnチ
ヤネル・トランジスタの各ゲートを共通接続して
なる通常型基本セルを前記pチヤネル・トランジ
スタ領域とnチヤネル・トランジスタ領域が横方
向に並ぶ状態にして縦長に配設することに依り構
成された基本セル列が間隔をおいて配列され、該
間隔内には前記基本セルと同じ構成を有し各トラ
ンジスタのゲート幅方向に延伸されて前記通常型
基本セルよりも大型化された基本セルを前記通常
型基本セルと対応づけて同じく縦長に配設するこ
とに依り構成された大型基本セル列が配列された
構造を採つている。これに依り、基本セルを接続
してユニツト・セルを構成する場合には、縦方向
は勿論のこと、横方向にも自由に展張することが
可能となり、LSIを製造する際の自由度は飛躍的
に増大し、また、前記大型基本セルをユニツト・
セル内で出力側に多数の負荷が接続されている回
路に適用するとユニツト・セル全体の遅延時間は
小さくすることができる。
発明の実施例
第6図は本発明一実施例のバルク・パターンの
要部平面図であり、第1図乃至第5図に関して説
明した部分と同部分は同記号で指示してある。
要部平面図であり、第1図乃至第5図に関して説
明した部分と同部分は同記号で指示してある。
図から明らかなように、通常型の基本セル列
BL1とBL2との間の配線領域にはゲート幅方向
に伸長して大型化した基本セルからなる大型基本
セル列BLLが配列されている。
BL1とBL2との間の配線領域にはゲート幅方向
に伸長して大型化した基本セルからなる大型基本
セル列BLLが配列されている。
この大型基本セル列BLLを構成する大型基本
セルの構造は第3図に示した通常型の基本セルと
同じてあり、唯、ゲート幅方向に引き伸ばされて
いるだけである。従つて、ゲート長方向の寸法は
通常型の基本セルと変らない。
セルの構造は第3図に示した通常型の基本セルと
同じてあり、唯、ゲート幅方向に引き伸ばされて
いるだけである。従つて、ゲート長方向の寸法は
通常型の基本セルと変らない。
第7図は第6図に見られるゲート・アレイを用
いて構成したインバータ回路の要部等価回路図で
ある。
いて構成したインバータ回路の要部等価回路図で
ある。
図に於いて、INV1,INV2,INV3はイン
バータ、Aは入力信号、Xは出力信号をそれぞれ
表わしている。
バータ、Aは入力信号、Xは出力信号をそれぞれ
表わしている。
第8図は第7図に示した回路構成を具現化した
バルク・パターンを表わす要部平面図であり、第
1図乃至第7図に関して説明した部分と同部分は
同記号で指示してある。
バルク・パターンを表わす要部平面図であり、第
1図乃至第7図に関して説明した部分と同部分は
同記号で指示してある。
図に於いて、BC1は通常型基本セル列BL1に
属する基本セル、BC2は通常型基本セル列BL2
に属する基本セル、BCLは大型基本セル列BLL
に属する基本セル、NAは第1層目のAl配線LA
と半導体基板とのコンタクト部分(白丸:○)、
R1,R2,R3はインバータ回路を構成する為
のAl配設LAが存在する領域をそれぞれ表わして
いる。
属する基本セル、BC2は通常型基本セル列BL2
に属する基本セル、BCLは大型基本セル列BLL
に属する基本セル、NAは第1層目のAl配線LA
と半導体基板とのコンタクト部分(白丸:○)、
R1,R2,R3はインバータ回路を構成する為
のAl配設LAが存在する領域をそれぞれ表わして
いる。
第8図から明らかなように、この回路には第1
層目のAl配線LAが全く形成されていない部分が
存在する。即ち、領域R1とR2の間の領域S
1、領域R2とR3との間の領域S2であり、こ
れは第9図を参照すると一層明らかになる。
層目のAl配線LAが全く形成されていない部分が
存在する。即ち、領域R1とR2の間の領域S
1、領域R2とR3との間の領域S2であり、こ
れは第9図を参照すると一層明らかになる。
第9図は第6図と同様なバルク・パターンを表
わす要部平面図であるが、破線のハツチングを施
し且つ記号R1,R2,R3を付した部分が第8
図に於ける領域R1,R2,R3に対応し、従つ
て、S1及びS2は第8図に於ける領域S1及び
S2に対応する。
わす要部平面図であるが、破線のハツチングを施
し且つ記号R1,R2,R3を付した部分が第8
図に於ける領域R1,R2,R3に対応し、従つ
て、S1及びS2は第8図に於ける領域S1及び
S2に対応する。
前記領域S1及びS2が他の配線を形成する領
域として使用することができることは云うまでも
ない。
域として使用することができることは云うまでも
ない。
第10図は第9図と同様なバルク・パターンを
表わす要部平面図であるが、これは、通常型基本
セル列BL1の一部と大型基本セル列BLLの一部
のみを使用することも可能であることを表わして
いる。
表わす要部平面図であるが、これは、通常型基本
セル列BL1の一部と大型基本セル列BLLの一部
のみを使用することも可能であることを表わして
いる。
第11図は大型基本セルBCLを出力側の負荷
が重い2入力NORに適用した場合の要可回路図
であり、第1図乃至第10図に関して説明した部
分と同部分は同記号で指示してある。
が重い2入力NORに適用した場合の要可回路図
であり、第1図乃至第10図に関して説明した部
分と同部分は同記号で指示してある。
図に於いて、A1及びA2は入力信号をそれぞ
れ示している。
れ示している。
図示のように、大型基本セルBCLをユニツ
ト・セル内で出力側に多くの負荷が接続されてい
る部分に適用することに依つてユニツト・セル全
体を遅延時間を小さくすることができる。
ト・セル内で出力側に多くの負荷が接続されてい
る部分に適用することに依つてユニツト・セル全
体を遅延時間を小さくすることができる。
第12図は第11図に示した回路に於ける大型
基本セルBCLのバルク・パターンを表わす要部
平面図であり、第1図乃至第11図に関して説明
した部分と同部分は同記号で指示してある。
基本セルBCLのバルク・パターンを表わす要部
平面図であり、第1図乃至第11図に関して説明
した部分と同部分は同記号で指示してある。
図に於いて、VDDは正側電源レベルを表わして
いる。
いる。
この図からも、他の配線領域として使用できる
領域S1及びS2の存在が明らかである。
領域S1及びS2の存在が明らかである。
一般に、CMOS回路の出力側に配線が接続さ
れている場合、配線の長さに応じてCMOS回路
が動作するに要する時間(遅延時間)が急激に増
加する。回路を構成する場合、遅延時間が大きく
なることは好ましくない。従つて、長い配線が避
けられそうにない場合、駆動能力が大きいバツフ
ア回路を挿入することが行なわれている。現用の
ブロツク・バツフア回路は通常型基本セルを11個
も使用してしまうので、ブロツク・バツフア回路
を多数使用する必要がある場合は本来の回路に適
用し得る基本セルの数が激減する。このような場
合に、本発明に於ける大型基本セルを用いると有
効である。
れている場合、配線の長さに応じてCMOS回路
が動作するに要する時間(遅延時間)が急激に増
加する。回路を構成する場合、遅延時間が大きく
なることは好ましくない。従つて、長い配線が避
けられそうにない場合、駆動能力が大きいバツフ
ア回路を挿入することが行なわれている。現用の
ブロツク・バツフア回路は通常型基本セルを11個
も使用してしまうので、ブロツク・バツフア回路
を多数使用する必要がある場合は本来の回路に適
用し得る基本セルの数が激減する。このような場
合に、本発明に於ける大型基本セルを用いると有
効である。
第12図に見られるように、他の配線領域に使
用出来る領域S1,S2が従来の基本セル列間の
配線領域に匹敵する程度に採つてあれば、他の配
線の邪魔をすることなく、何列もの基本セル列に
亙りユニツト・セルを延伸して形成することが可
能になる。これは、回路で配線の代用をしている
ことに相当し、しかも、ユニツト・セルの形状
も、従来の縦方向に加え、横方向の自由度を持つ
ことになるから、大規模集積回路を構成する際に
は相互配線の面から極めて有効である。
用出来る領域S1,S2が従来の基本セル列間の
配線領域に匹敵する程度に採つてあれば、他の配
線の邪魔をすることなく、何列もの基本セル列に
亙りユニツト・セルを延伸して形成することが可
能になる。これは、回路で配線の代用をしている
ことに相当し、しかも、ユニツト・セルの形状
も、従来の縦方向に加え、横方向の自由度を持つ
ことになるから、大規模集積回路を構成する際に
は相互配線の面から極めて有効である。
種々の実施例について説明したが、本発明のゲ
ート・アレイは、通常型基本セル列のみを使用し
て大型基本セル列を配線領域として使用すること
に依り従来と全く同様なレイアウトにすることが
できるし、また、その逆に、大型基本セル列のみ
を使用することも可能である。また、前記実施例
では、大型基本セルの構成として、図の左側にp
チヤネル・トランジスタ領域を、右側にnチヤネ
ル・トランジスタ領域をそれぞれ配設したものを
例示したが、これは、位置を反対にしても全く同
様に使用することができる。
ート・アレイは、通常型基本セル列のみを使用し
て大型基本セル列を配線領域として使用すること
に依り従来と全く同様なレイアウトにすることが
できるし、また、その逆に、大型基本セル列のみ
を使用することも可能である。また、前記実施例
では、大型基本セルの構成として、図の左側にp
チヤネル・トランジスタ領域を、右側にnチヤネ
ル・トランジスタ領域をそれぞれ配設したものを
例示したが、これは、位置を反対にしても全く同
様に使用することができる。
現在、基本セルの幅と基本セル列間の幅の比は
例えば3:7である。このような場合、大型基本
セルの幅を通常型基本セルに於けるそれの7/3倍
にすれば従来の基本セル列の間に丁度収まるので
好都合である。
例えば3:7である。このような場合、大型基本
セルの幅を通常型基本セルに於けるそれの7/3倍
にすれば従来の基本セル列の間に丁度収まるので
好都合である。
発明の効果
本発明のゲート・アレイに於いては、従来の通
常型基本セル列間の配線領域に大型基本セル列を
配列した構成になつていて、該大型基本セル列上
には、基本セル列間を結ぶ配線以外の他の配線を
通過させる領域が存在している為、該他の配線に
影響を与えることなく、ユニツト・セルを縦方向
に云うまでもなく、横方向にも自由に延伸して形
成することができ、LSIの製造には極めて有効で
ある。また、ユニツト・セル内に於ける重い負荷
が結合される回路に前記大型基本セルを適用する
ことに依り、ユニツト・セル全体の遅延時間を少
なくすることが可能になる。
常型基本セル列間の配線領域に大型基本セル列を
配列した構成になつていて、該大型基本セル列上
には、基本セル列間を結ぶ配線以外の他の配線を
通過させる領域が存在している為、該他の配線に
影響を与えることなく、ユニツト・セルを縦方向
に云うまでもなく、横方向にも自由に延伸して形
成することができ、LSIの製造には極めて有効で
ある。また、ユニツト・セル内に於ける重い負荷
が結合される回路に前記大型基本セルを適用する
ことに依り、ユニツト・セル全体の遅延時間を少
なくすることが可能になる。
第1図はゲート・アレイの要部平面図、第2図
は従来の基本セルの要部等価回路図、第3図は第
2図の基本セルのバルク・パターンを表わす要部
平面図、第4図はユニツト・セルを説明する為の
バルク・パターンを表わす要部平面図、第5図は
配線の関係を説明する為のバルク・パターンを表
わす要部平面図、第6図は本発明一実施例を表わ
すバルク・パターンの要部平面図、第7図はゲー
ト・アレイを用いて構成するインバータ回路を表
わす回路図、第8図は第7図に見られる回路を具
現化したバルク・パターンの要部平面図、第9図
は他の配線領域として使用できる領域の存在を説
明する為のバルク・パターンを表わす要部平面
図、第10図は基本セル列の選択的使用を説明す
る為のバルク・パターンを表わす要部平面図、第
11図は本発明に於ける大型基本セルを重負荷の
回路に適用した場合を説明する為の要部回路図、
第12図は第11図に於ける大型基本セルの部分
を具現化したバルク・パターンを表わす要部平面
図である。 図に於いて、PDはパツド、IOCは入力/出力
用セル、BL,BL1,BL2……BLnは基本セル
列、QP1及びQP2はpチヤネル・トランジス
タ、QN1及びQN2はnチヤネル・トランジス
タ、1はp型不純物拡散領域、2はn型不純物拡
散領域、3G1及び3G2は多結晶シリコン・ゲ
ート電極、4CNはn型基板コンタクト・パター
ン、4CPはp型基板コンタクト・パターン、
BC,BC1,BC2は通常型基本セル、UCはユニ
ツト・セル、LAは第1層目Al配線、LBは第2
層目Al配線、NAは第1層目のAl配線と半導体基
板とのコンタクト部分、NBは第2層目のAl配線
LBと第1層目のAl配線LAとのコンタクト部分、
INV1,INV2,INV3はインバータ、A,A
1,A2は入力信号、Xは出力信号、BCLは大
型基本セル、R1,R2,R3はAl配線LAが存
在する領域、S1,S2は他の配線を形成し得る
領域、BLLは大型基本セル列、VDDは正側電源レ
ベルである。
は従来の基本セルの要部等価回路図、第3図は第
2図の基本セルのバルク・パターンを表わす要部
平面図、第4図はユニツト・セルを説明する為の
バルク・パターンを表わす要部平面図、第5図は
配線の関係を説明する為のバルク・パターンを表
わす要部平面図、第6図は本発明一実施例を表わ
すバルク・パターンの要部平面図、第7図はゲー
ト・アレイを用いて構成するインバータ回路を表
わす回路図、第8図は第7図に見られる回路を具
現化したバルク・パターンの要部平面図、第9図
は他の配線領域として使用できる領域の存在を説
明する為のバルク・パターンを表わす要部平面
図、第10図は基本セル列の選択的使用を説明す
る為のバルク・パターンを表わす要部平面図、第
11図は本発明に於ける大型基本セルを重負荷の
回路に適用した場合を説明する為の要部回路図、
第12図は第11図に於ける大型基本セルの部分
を具現化したバルク・パターンを表わす要部平面
図である。 図に於いて、PDはパツド、IOCは入力/出力
用セル、BL,BL1,BL2……BLnは基本セル
列、QP1及びQP2はpチヤネル・トランジス
タ、QN1及びQN2はnチヤネル・トランジス
タ、1はp型不純物拡散領域、2はn型不純物拡
散領域、3G1及び3G2は多結晶シリコン・ゲ
ート電極、4CNはn型基板コンタクト・パター
ン、4CPはp型基板コンタクト・パターン、
BC,BC1,BC2は通常型基本セル、UCはユニ
ツト・セル、LAは第1層目Al配線、LBは第2
層目Al配線、NAは第1層目のAl配線と半導体基
板とのコンタクト部分、NBは第2層目のAl配線
LBと第1層目のAl配線LAとのコンタクト部分、
INV1,INV2,INV3はインバータ、A,A
1,A2は入力信号、Xは出力信号、BCLは大
型基本セル、R1,R2,R3はAl配線LAが存
在する領域、S1,S2は他の配線を形成し得る
領域、BLLは大型基本セル列、VDDは正側電源レ
ベルである。
Claims (1)
- 1 ソース領域或いはドレイン領域を共有しゲー
ト長が縦方向になるように配設された2個のpチ
ヤネル・トランジスタからなるpチヤネル・トラ
ンジスタ領域及びソース領域或いはドレイン領域
を共有しゲート長が縦方向になるよう配設された
2個のnチヤネル・トランジスタからなるnチヤ
ネル・トランジスタ領域を有し且つ前記2個ずつ
のpチヤネル・トランジスタ及びnチヤネル・ト
ランジスタのうち1個のpチヤネル・トランジス
タと1個のnチヤネル・トランジスタの各ゲート
を共通接続すると共に残りのpチヤネル・トラン
ジスタ及びnチヤネル・トランジスタの各ゲー
ト・アレイを共通接続してなる通常型基本セルを
前記pチヤネル・トランジスタ領域とnチヤネ
ル・トランジスタ領域が横方向に並ぶ状態にして
縦長に配設することに依り構成された基本セル列
が間隔をおいて配列され、該間隔内には前記基本
セルと同じ構成を有し各トランジスタのゲート幅
方向に延伸されて前記通常型基本セルよりも大型
化された基本セルを前記通常型基本セルと対応づ
けて同じく縦長に配設することに依り構成された
大型基本セル列が配列されてなることを特徴とす
るゲート・アレイ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125290A JPS6017932A (ja) | 1983-07-09 | 1983-07-09 | ゲ−ト・アレイ |
US06/628,316 US4611236A (en) | 1983-07-09 | 1984-07-06 | Masterslice semiconductor device |
DE8484304669T DE3473973D1 (de) | 1983-07-09 | 1984-07-09 | Masterslice semiconductor device |
KR1019840003973A KR890004569B1 (ko) | 1983-07-09 | 1984-07-09 | 마스터 슬라이스형 반도체장치 |
EP84304669A EP0131464B1 (en) | 1983-07-09 | 1984-07-09 | Masterslice semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58125290A JPS6017932A (ja) | 1983-07-09 | 1983-07-09 | ゲ−ト・アレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6017932A JPS6017932A (ja) | 1985-01-29 |
JPH0516188B2 true JPH0516188B2 (ja) | 1993-03-03 |
Family
ID=14906415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58125290A Granted JPS6017932A (ja) | 1983-07-09 | 1983-07-09 | ゲ−ト・アレイ |
Country Status (5)
Country | Link |
---|---|
US (1) | US4611236A (ja) |
EP (1) | EP0131464B1 (ja) |
JP (1) | JPS6017932A (ja) |
KR (1) | KR890004569B1 (ja) |
DE (1) | DE3473973D1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828480B2 (ja) * | 1983-09-30 | 1996-03-21 | 富士通株式会社 | 半導体集積回路装置 |
JP2564787B2 (ja) * | 1983-12-23 | 1996-12-18 | 富士通株式会社 | ゲートアレー大規模集積回路装置及びその製造方法 |
DE3586385T2 (de) * | 1984-10-03 | 1993-01-07 | Fujitsu Ltd | Integrierte gate-matrixstruktur. |
US4700187A (en) * | 1985-12-02 | 1987-10-13 | Concurrent Logic, Inc. | Programmable, asynchronous logic cell and array |
JPS62276852A (ja) * | 1986-05-23 | 1987-12-01 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5019736A (en) * | 1986-11-07 | 1991-05-28 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5089973A (en) * | 1986-11-07 | 1992-02-18 | Apple Computer Inc. | Programmable logic cell and array |
US4918440A (en) * | 1986-11-07 | 1990-04-17 | Furtek Frederick C | Programmable logic cell and array |
US5155389A (en) * | 1986-11-07 | 1992-10-13 | Concurrent Logic, Inc. | Programmable logic cell and array |
JPH0815210B2 (ja) * | 1987-06-04 | 1996-02-14 | 日本電気株式会社 | マスタスライス方式集積回路 |
US5053993A (en) * | 1987-06-08 | 1991-10-01 | Fujitsu Limited | Master slice type semiconductor integrated circuit having sea of gates |
JPS6424443A (en) * | 1987-07-21 | 1989-01-26 | Nec Corp | Gate array |
US4933576A (en) * | 1988-05-13 | 1990-06-12 | Fujitsu Limited | Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit |
US5281835A (en) * | 1989-06-14 | 1994-01-25 | Fujitsu Limited | Semi-custom integrated circuit device |
JP2917434B2 (ja) * | 1989-09-08 | 1999-07-12 | セイコーエプソン株式会社 | マスタースライス集積回路装置 |
US5289021A (en) * | 1990-05-15 | 1994-02-22 | Siarc | Basic cell architecture for mask programmable gate array with 3 or more size transistors |
US5055716A (en) * | 1990-05-15 | 1991-10-08 | Siarc | Basic cell for bicmos gate array |
US5063429A (en) * | 1990-09-17 | 1991-11-05 | Ncr Corporation | High density input/output cell arrangement for integrated circuits |
US5144166A (en) * | 1990-11-02 | 1992-09-01 | Concurrent Logic, Inc. | Programmable logic cell and array |
US5343058A (en) * | 1991-11-18 | 1994-08-30 | Vlsi Technology, Inc. | Gate array bases with flexible routing |
US5489860A (en) * | 1992-10-20 | 1996-02-06 | Fujitsu Limited | Semiconductor circuit having improved layout pattern |
US5308798A (en) * | 1992-11-12 | 1994-05-03 | Vlsi Technology, Inc. | Preplacement method for weighted net placement integrated circuit design layout tools |
JP2912174B2 (ja) * | 1994-12-27 | 1999-06-28 | 日本電気株式会社 | ライブラリ群及びそれを用いた半導体集積回路 |
US5723883A (en) * | 1995-11-14 | 1998-03-03 | In-Chip | Gate array cell architecture and routing scheme |
US6974978B1 (en) * | 1999-03-04 | 2005-12-13 | Intel Corporation | Gate array architecture |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53123684A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4006492A (en) * | 1975-06-23 | 1977-02-01 | International Business Machines Corporation | High density semiconductor chip organization |
US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
DE2643482A1 (de) * | 1976-09-27 | 1978-03-30 | Siemens Ag | Halbleiterplaettchen zur herstellung hochintegrierter bausteine |
JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
JPS60953B2 (ja) * | 1977-12-30 | 1985-01-11 | 富士通株式会社 | 半導体集積回路装置 |
JPS57148363A (en) * | 1981-03-11 | 1982-09-13 | Toshiba Corp | Gate array |
JPS5851536A (ja) * | 1981-09-24 | 1983-03-26 | Ricoh Co Ltd | マスタスライスチツプ |
JPS58122771A (ja) * | 1982-01-14 | 1983-07-21 | Nec Corp | 半導体集積回路装置 |
JPS5911670A (ja) * | 1982-07-12 | 1984-01-21 | Toshiba Corp | 半導体集積回路装置 |
-
1983
- 1983-07-09 JP JP58125290A patent/JPS6017932A/ja active Granted
-
1984
- 1984-07-06 US US06/628,316 patent/US4611236A/en not_active Expired - Lifetime
- 1984-07-09 DE DE8484304669T patent/DE3473973D1/de not_active Expired
- 1984-07-09 KR KR1019840003973A patent/KR890004569B1/ko not_active IP Right Cessation
- 1984-07-09 EP EP84304669A patent/EP0131464B1/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53123684A (en) * | 1977-04-04 | 1978-10-28 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
EP0131464A3 (en) | 1986-01-02 |
EP0131464B1 (en) | 1988-09-07 |
KR890004569B1 (ko) | 1989-11-15 |
KR850000797A (ko) | 1985-03-09 |
US4611236A (en) | 1986-09-09 |
EP0131464A2 (en) | 1985-01-16 |
DE3473973D1 (de) | 1988-10-13 |
JPS6017932A (ja) | 1985-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0516188B2 (ja) | ||
EP0133958B1 (en) | A masterslice semiconductor device | |
US4816887A (en) | CMOS gate array with orthagonal gates | |
JPH09270468A (ja) | Cmos型sramセル及びこれを用いた半導体装置 | |
EP0523967B1 (en) | Transistor arrangement for forming basic cell of master-slice type semiconductor integrated circuit device and master-slice type semiconductor integrated circuit device | |
JPH0434309B2 (ja) | ||
JPH0243349B2 (ja) | ||
JPH06204438A (ja) | 半導体装置 | |
JPH0252428B2 (ja) | ||
JPS60254631A (ja) | 半導体集積回路 | |
JP2821063B2 (ja) | 半導体集積回路装置 | |
JPH0329187B2 (ja) | ||
JP3075930B2 (ja) | 半導体メモリ装置 | |
JPH0326548B2 (ja) | ||
JPH0371789B2 (ja) | ||
JPS61107741A (ja) | 半導体集積回路装置 | |
JP3277339B2 (ja) | 半導体集積回路装置 | |
JPH02177456A (ja) | ゲートアレイの基本セル | |
JPH0230163A (ja) | マスタスライス型半導体集積回路装置およびその製造方法 | |
JPS59150446A (ja) | 半導体集積回路装置 | |
JPH0815258B2 (ja) | プログラム可能なcmosロジツクアレイ | |
JPH01152642A (ja) | 半導体集積回路 | |
JPH0531310B2 (ja) | ||
JPH03145762A (ja) | マスタースライス集積回路 | |
JPH0828481B2 (ja) | ゲ−トアレイマスタスライス集積回路装置 |