JPH05145007A - 回路構成要素用の相互連結パツケージ - Google Patents
回路構成要素用の相互連結パツケージInfo
- Publication number
- JPH05145007A JPH05145007A JP3326650A JP32665091A JPH05145007A JP H05145007 A JPH05145007 A JP H05145007A JP 3326650 A JP3326650 A JP 3326650A JP 32665091 A JP32665091 A JP 32665091A JP H05145007 A JPH05145007 A JP H05145007A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- chip
- package
- interconnect
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 集積回路チップのユニット化を図るパッケー
ジを提供する。 【構成】 相互連結部材28は、回路構成要素15から
出入りする伝達電流と信号用の最低1つの表面上の相互
連結伝達ライン31を備える。パッケージがモノリシッ
ク・マイクロ波集積回路(MMIC)18から構成され
る場合、ミリメートル波の導波管がパッケージを通過し
てMMIC18から出入りするRF信号を伝達するため
に使用される。MMICは補助部材13内の孔に配置さ
れ、相互連結部材28がMMICの全域に配置される。
相互連結部材28上のRF相互連結伝達ライン31は、
MMIC上のRFコンタクト・パッド22,23に直
接、または電磁気的に連結される。DC相互連結伝達ラ
インは、集積回路上のDCコンタクト・パッドに直接連
結される。補助部材と相互連結部材の使用は、その上に
渡り線と周辺の回路構成要素を含む相互連結伝達ネット
ワークを配置する合計3つのレベルを提供する。
ジを提供する。 【構成】 相互連結部材28は、回路構成要素15から
出入りする伝達電流と信号用の最低1つの表面上の相互
連結伝達ライン31を備える。パッケージがモノリシッ
ク・マイクロ波集積回路(MMIC)18から構成され
る場合、ミリメートル波の導波管がパッケージを通過し
てMMIC18から出入りするRF信号を伝達するため
に使用される。MMICは補助部材13内の孔に配置さ
れ、相互連結部材28がMMICの全域に配置される。
相互連結部材28上のRF相互連結伝達ライン31は、
MMIC上のRFコンタクト・パッド22,23に直
接、または電磁気的に連結される。DC相互連結伝達ラ
インは、集積回路上のDCコンタクト・パッドに直接連
結される。補助部材と相互連結部材の使用は、その上に
渡り線と周辺の回路構成要素を含む相互連結伝達ネット
ワークを配置する合計3つのレベルを提供する。
Description
【0001】
【産業上の利用分野】本発明は、回路構成要素のパッケ
ージ、特に、集積回路チップのような回路構成要素のコ
ンタクト・パッドと相互連結部を形成することに関す
る。
ージ、特に、集積回路チップのような回路構成要素のコ
ンタクト・パッドと相互連結部を形成することに関す
る。
【0002】
【従来の技術】集積回路チップと他の回路構成要素は、
相互に、そしてコンパクト・モジュール内の他の回路、
ユニット、とパッケージに連結される。例えば、チップ
の型内部の種々のモノリシック・マイクロ波集積回路
(MMIC)は、マイクロ波とミリメートル波の周波数
において操作できるユニットを提供するためにパッケー
ジ化される。ガリウムヒ素のMMICで特にミリ波帯域
で使用されるものは、チップとの連結部、特にRF連結
部の性能が特に重要であった。すなわち、MMICと伝
達手段間の良好な電気インピーダンス連結を提供するた
めに、相互連結部は一貫して形成されなければならな
い。そして、連結部自体は確実でなければならない。各
MMICチップは、アンプ、コンバータ、または機能と
集積のレベルに基づいた発振器回路のような種々のマイ
クロ波、またはミリメートル波の回路から構成してもよ
い。DC及びRF信号と電流の両方の共有領域のため
に、MMICチップは一方の面上、特色として最上部の
周囲、にコンタクト・パッドを備え、そしてコンタクト
・パッドは、チップ内の回路の様々な部分へ内部伝導ラ
インによって連結されている。チップ内部の回路間のR
F連結部の場合では、導波管伝達ラインを形成するた
め、ストリップ伝送回路、または共面の導波管のどちら
かが使用される。内部ストリップ伝送回路伝達ラインを
使用するチップは特色として、伝達ラインに向かい合う
関連で、チップの裏面上に伝導アース面を備えている。
相互に、そしてコンパクト・モジュール内の他の回路、
ユニット、とパッケージに連結される。例えば、チップ
の型内部の種々のモノリシック・マイクロ波集積回路
(MMIC)は、マイクロ波とミリメートル波の周波数
において操作できるユニットを提供するためにパッケー
ジ化される。ガリウムヒ素のMMICで特にミリ波帯域
で使用されるものは、チップとの連結部、特にRF連結
部の性能が特に重要であった。すなわち、MMICと伝
達手段間の良好な電気インピーダンス連結を提供するた
めに、相互連結部は一貫して形成されなければならな
い。そして、連結部自体は確実でなければならない。各
MMICチップは、アンプ、コンバータ、または機能と
集積のレベルに基づいた発振器回路のような種々のマイ
クロ波、またはミリメートル波の回路から構成してもよ
い。DC及びRF信号と電流の両方の共有領域のため
に、MMICチップは一方の面上、特色として最上部の
周囲、にコンタクト・パッドを備え、そしてコンタクト
・パッドは、チップ内の回路の様々な部分へ内部伝導ラ
インによって連結されている。チップ内部の回路間のR
F連結部の場合では、導波管伝達ラインを形成するた
め、ストリップ伝送回路、または共面の導波管のどちら
かが使用される。内部ストリップ伝送回路伝達ラインを
使用するチップは特色として、伝達ラインに向かい合う
関連で、チップの裏面上に伝導アース面を備えている。
【0003】従来のMMICパッケージは特色として、
1つ以上のMMICを補助するように設計されたマザー
ボード(motherboard)とも呼ばれるチップ担体を使用す
る。チップ担体は、一方の面上に伝導アース面と、MM
ICの間とMMICとパッケージの入力/出力ターミナ
ル間にDC及びRF相互連結部を提供する反対側の面上
に配置された薄膜メタライゼーション・パターンを備え
る。RF相互連結部は、ストリップ伝送回路または共面
の組立といった技術を使用して導波管伝達ラインとして
役立つ。このような従来のMMICパッケージにおいて
は、MMICチップはチップ担体表面上、特色として担
体の表面の凹部内、に嵌められ、チップ表面上のコンタ
クト・パッドとチップ担体上の相互連結メタライゼーシ
ョン間の相互連結部は、ワイヤーまたはリボンを貼りつ
けることによって形成される。従来のMMICパッケー
ジの一部においては、より長い相互連結部は、極小同軸
ケーブルによって形成される。ワッフル・ラインとして
知られる他のパッケージ化方法において、チップ担体
は、ワッフル形状の表面(二次元の溝が金属に刻まれ
た)を備える金属から形成される。この金属の表面は、
アース面として作用し、平らな範囲は、チップと他の回
路構成要素が嵌められた位置にもたらされる。DC及び
RF相互連結部は、チップ・コンタクト・パッドに絶縁
されたワイヤーを接着することによって作られる。RF
信号を伝達するワイヤーは、ワッフル・ラインの溝にプ
レスされ、同軸ケーブルの外部コンダクターと同様の被
膜を提供するために、ワッフル・ラインの溝を経由して
転送される。
1つ以上のMMICを補助するように設計されたマザー
ボード(motherboard)とも呼ばれるチップ担体を使用す
る。チップ担体は、一方の面上に伝導アース面と、MM
ICの間とMMICとパッケージの入力/出力ターミナ
ル間にDC及びRF相互連結部を提供する反対側の面上
に配置された薄膜メタライゼーション・パターンを備え
る。RF相互連結部は、ストリップ伝送回路または共面
の組立といった技術を使用して導波管伝達ラインとして
役立つ。このような従来のMMICパッケージにおいて
は、MMICチップはチップ担体表面上、特色として担
体の表面の凹部内、に嵌められ、チップ表面上のコンタ
クト・パッドとチップ担体上の相互連結メタライゼーシ
ョン間の相互連結部は、ワイヤーまたはリボンを貼りつ
けることによって形成される。従来のMMICパッケー
ジの一部においては、より長い相互連結部は、極小同軸
ケーブルによって形成される。ワッフル・ラインとして
知られる他のパッケージ化方法において、チップ担体
は、ワッフル形状の表面(二次元の溝が金属に刻まれ
た)を備える金属から形成される。この金属の表面は、
アース面として作用し、平らな範囲は、チップと他の回
路構成要素が嵌められた位置にもたらされる。DC及び
RF相互連結部は、チップ・コンタクト・パッドに絶縁
されたワイヤーを接着することによって作られる。RF
信号を伝達するワイヤーは、ワッフル・ラインの溝にプ
レスされ、同軸ケーブルの外部コンダクターと同様の被
膜を提供するために、ワッフル・ラインの溝を経由して
転送される。
【0004】低周波またはDC(例えばデジタル・チッ
プ)において操作されるチップ用のパッケージは、MM
ICチップを使用する方法と同様に相互連結方法を使用
するが、導波管伝達が使用されていない場合は、チップ
担体がアース面の表面を備えることを要求できない。
プ)において操作されるチップ用のパッケージは、MM
ICチップを使用する方法と同様に相互連結方法を使用
するが、導波管伝達が使用されていない場合は、チップ
担体がアース面の表面を備えることを要求できない。
【0005】
【発明が解決しようとする課題】前述の従来の相互連結
方法の全てにおいて、ワイヤー、リボン、またはケーブ
ルは、チップ・コンタクト・パッドに接着されなければ
ならない。工程中、各連結部は、手作業によって直接的
に、またはオペレーターによって間接的に貼りつけ機械
を操作して形成されなければならない。相互連結部の製
品のような手作業は、労働の集約と時間がかかり高い産
業コストを要する。かつまた、極端に小さい寸法の部品
を取り扱うので、確実な相互連結を反復して製造するこ
とは困難である。従来のパッケージ化技術の付加的な不
利点は、チップ担体は、DC及びRF相互連結部ネット
ワークとチップ・コンデンサーのような貼りつけられた
周囲の回路構成要素用に、1つのレベルを提供するだけ
であることである。もし、DC及びRF相互連結部の渡
り線が要求された場合、余分のワイヤー接着が使用され
なければならない。その結果、反復して製造する性能を
増し、相互連結部と周囲の構成要素の配置用に1回路レ
ベル以上を提供し、機能のモジュールの生産コストを引
き下げるために、回路構成要素に関する労力集約的パッ
ケージ化技術に対する必要性が生じる。
方法の全てにおいて、ワイヤー、リボン、またはケーブ
ルは、チップ・コンタクト・パッドに接着されなければ
ならない。工程中、各連結部は、手作業によって直接的
に、またはオペレーターによって間接的に貼りつけ機械
を操作して形成されなければならない。相互連結部の製
品のような手作業は、労働の集約と時間がかかり高い産
業コストを要する。かつまた、極端に小さい寸法の部品
を取り扱うので、確実な相互連結を反復して製造するこ
とは困難である。従来のパッケージ化技術の付加的な不
利点は、チップ担体は、DC及びRF相互連結部ネット
ワークとチップ・コンデンサーのような貼りつけられた
周囲の回路構成要素用に、1つのレベルを提供するだけ
であることである。もし、DC及びRF相互連結部の渡
り線が要求された場合、余分のワイヤー接着が使用され
なければならない。その結果、反復して製造する性能を
増し、相互連結部と周囲の構成要素の配置用に1回路レ
ベル以上を提供し、機能のモジュールの生産コストを引
き下げるために、回路構成要素に関する労力集約的パッ
ケージ化技術に対する必要性が生じる。
【0006】
【課題を解決するための手段】本発明の集積回路チップ
を含む回路構成要素用のパッケージ化技術は、確実な相
互連結部の反復して製造する性能を増し、生産コストを
引き下げるために提供される。本発明は、相互連結部と
周囲の回路構成要素に対して1つ以上のレベルを提供す
る。本発明の回路構成要素を出入りする全ての連結部
は、個人の手作業によるはんだ接合されたDC及びRF
連結部とは異なり、単独の工程ステップにおいて同時に
形成される。
を含む回路構成要素用のパッケージ化技術は、確実な相
互連結部の反復して製造する性能を増し、生産コストを
引き下げるために提供される。本発明は、相互連結部と
周囲の回路構成要素に対して1つ以上のレベルを提供す
る。本発明の回路構成要素を出入りする全ての連結部
は、個人の手作業によるはんだ接合されたDC及びRF
連結部とは異なり、単独の工程ステップにおいて同時に
形成される。
【0007】特に本発明は、最上部に1つ以上の相互連
結コンタクト・パッドを備えた最低1個の回路構成要素
用の新しいパッケージを提供する。パッケージは、回路
構成要素を他の回路構成要素またはパッケージ外部の回
路と相互連結させることが可能である。パッケージは、
回路構成要素を補助する補助部材と回路構成要素の上部
に配置された相互連結部材を含む。補助部材は、回路構
成要素用の凹部を備えた担体を含む。回路構成要素は、
相互連結伝達ラインにコンタクト・パッドを連結するた
めの手段に沿っており、相互連結部材は、回路構成要素
を出入りする信号を含む電流伝達用に最低1つの面上に
相互連結伝達ラインを備えている。単独マイクロ波集積
回路(MMIC)のような、RF回路構成要素の場合に
おいて、MMICと相互連結伝達ラインの間のRF連結
部は、直接的電気的接触、または間接的電磁的連結によ
って形成される。低周波とDC回路構成要素は、直接的
電気的連結部によって連結される。
結コンタクト・パッドを備えた最低1個の回路構成要素
用の新しいパッケージを提供する。パッケージは、回路
構成要素を他の回路構成要素またはパッケージ外部の回
路と相互連結させることが可能である。パッケージは、
回路構成要素を補助する補助部材と回路構成要素の上部
に配置された相互連結部材を含む。補助部材は、回路構
成要素用の凹部を備えた担体を含む。回路構成要素は、
相互連結伝達ラインにコンタクト・パッドを連結するた
めの手段に沿っており、相互連結部材は、回路構成要素
を出入りする信号を含む電流伝達用に最低1つの面上に
相互連結伝達ラインを備えている。単独マイクロ波集積
回路(MMIC)のような、RF回路構成要素の場合に
おいて、MMICと相互連結伝達ラインの間のRF連結
部は、直接的電気的接触、または間接的電磁的連結によ
って形成される。低周波とDC回路構成要素は、直接的
電気的連結部によって連結される。
【0008】本発明のパッケージは、相互連結伝達ライ
ンが相互連結部材の一方または両方の面上にプリントさ
れるのを可能にする。また前述のとおり、本発明のパッ
ケージは、向かい合ったコンタクト・パッドが、種々の
方法で連結されるのを可能にする。例えば、DC相互連
結伝達ラインが相互連結部材の裏面上にプリントされる
場合(例えば、表面はチップに面している)、連結はコ
ンタクト・パッド間のソルダー・バンプ(solder bumps)
で完成される(チップ上であれ、補助部材上であれ)。
DC相互連結伝達ラインが相互連結部材の最上部にプリ
ントされた場合(例えば、表面はチップに面していな
い)、連結は相互連結伝達ラインに上の端で、ソルダー
・バンプに下の端で連結した相互連結部材の全体に渡っ
て、金属層で完成される。ソルダー・バンプは、順々
に、チップ、または補助部材上のコンタクト・パッドと
の接触を提供される。同様に、RF相互連結伝達ライン
は相互連結部材の裏面上にプリントされ、連結はコンタ
クト・パッド間のはんだ接合で完成される。付け加える
に、RF相互連結伝達ラインが相互連結部材の裏面、ま
たは最上部のどちらにプリントされても、連結は電磁的
に完成される。相互連結部を形成するためには、回路構
成要素は相互連結部材と一緒に配置され、同時に接着さ
れる。回路構成要素を接着された相互連結部材は、補助
部材の上に配置され、適した場所にはんだ接合される。
ンが相互連結部材の一方または両方の面上にプリントさ
れるのを可能にする。また前述のとおり、本発明のパッ
ケージは、向かい合ったコンタクト・パッドが、種々の
方法で連結されるのを可能にする。例えば、DC相互連
結伝達ラインが相互連結部材の裏面上にプリントされる
場合(例えば、表面はチップに面している)、連結はコ
ンタクト・パッド間のソルダー・バンプ(solder bumps)
で完成される(チップ上であれ、補助部材上であれ)。
DC相互連結伝達ラインが相互連結部材の最上部にプリ
ントされた場合(例えば、表面はチップに面していな
い)、連結は相互連結伝達ラインに上の端で、ソルダー
・バンプに下の端で連結した相互連結部材の全体に渡っ
て、金属層で完成される。ソルダー・バンプは、順々
に、チップ、または補助部材上のコンタクト・パッドと
の接触を提供される。同様に、RF相互連結伝達ライン
は相互連結部材の裏面上にプリントされ、連結はコンタ
クト・パッド間のはんだ接合で完成される。付け加える
に、RF相互連結伝達ラインが相互連結部材の裏面、ま
たは最上部のどちらにプリントされても、連結は電磁的
に完成される。相互連結部を形成するためには、回路構
成要素は相互連結部材と一緒に配置され、同時に接着さ
れる。回路構成要素を接着された相互連結部材は、補助
部材の上に配置され、適した場所にはんだ接合される。
【0009】MMICチップに対して特に添付された本
発明の実施例の1つにおいて、相互連結部材は、MMI
Cチップの最上部に配置された誘電性の相互連結基盤で
ある。相互連結基盤は、片方または両方の面上にプリン
トされたDC及びRF相互連結伝達ラインを備え、RF
相互連結ラインは、補助部材上のパッケージ・アース面
と結合した寸法であり、満足できる回路の性能ために適
切な電気インピーダンスの導波管(ストリップ伝送回路
または共面導波管)を提供するために、不導体はその間
に配置されている。前述の実施例の1つのバリエーショ
ンでは、補助構造は、MMIC用のチップ担体を備え
る。MMIC用のチップ担体は、最上部に不導体をと、
下部にパッケージ・アース面を備える。MMICのチッ
プ・アース面が、大体においてパッケージ・アース面と
面接触するようなパッケージ・アース面に平行なチップ
担体中の1つの共通の凹部に、または幾つかの凹部に、
MMICチップは、配置される。パッケージ・アース面
と誘電性物質の間の連結用ストリップ伝送回路導波管を
形成するために一定の大きさに形作られたRF相互連結
ラインとともに、DC及びRF用の伝導性の相互連結ラ
インは、チップ担体の最上部にプリントされる。チップ
担体と相互連結基盤の上のMMIC内の各伝達ライン
は、コンタクト・パッド内、またはターミナル内におい
て終了する。相互連結基盤上のコンタクト・パッドのパ
ターンをチップ上のコンタクト・パッドのパターンと連
結させることと、チップ担体上のコンタクト・パッドの
パターンを相互連結基盤上のコンタクト・パッドのパタ
ーンに連結させることと、向かい合ったコンタクト・パ
ッド間の連結を提供することによって、チップ・パッケ
ージ内の全てのRF及びDCのバイアスの通り道が完成
される。
発明の実施例の1つにおいて、相互連結部材は、MMI
Cチップの最上部に配置された誘電性の相互連結基盤で
ある。相互連結基盤は、片方または両方の面上にプリン
トされたDC及びRF相互連結伝達ラインを備え、RF
相互連結ラインは、補助部材上のパッケージ・アース面
と結合した寸法であり、満足できる回路の性能ために適
切な電気インピーダンスの導波管(ストリップ伝送回路
または共面導波管)を提供するために、不導体はその間
に配置されている。前述の実施例の1つのバリエーショ
ンでは、補助構造は、MMIC用のチップ担体を備え
る。MMIC用のチップ担体は、最上部に不導体をと、
下部にパッケージ・アース面を備える。MMICのチッ
プ・アース面が、大体においてパッケージ・アース面と
面接触するようなパッケージ・アース面に平行なチップ
担体中の1つの共通の凹部に、または幾つかの凹部に、
MMICチップは、配置される。パッケージ・アース面
と誘電性物質の間の連結用ストリップ伝送回路導波管を
形成するために一定の大きさに形作られたRF相互連結
ラインとともに、DC及びRF用の伝導性の相互連結ラ
インは、チップ担体の最上部にプリントされる。チップ
担体と相互連結基盤の上のMMIC内の各伝達ライン
は、コンタクト・パッド内、またはターミナル内におい
て終了する。相互連結基盤上のコンタクト・パッドのパ
ターンをチップ上のコンタクト・パッドのパターンと連
結させることと、チップ担体上のコンタクト・パッドの
パターンを相互連結基盤上のコンタクト・パッドのパタ
ーンに連結させることと、向かい合ったコンタクト・パ
ッド間の連結を提供することによって、チップ・パッケ
ージ内の全てのRF及びDCのバイアスの通り道が完成
される。
【0010】従って、本発明のパッケージは、回路構成
要素から出入りする全てのDC及びRF相互連結部が単
一の工程ステップで形成できるという技術的な利点を提
供する。同様に、相互連結部材と補助部材の間の全ての
相互連結部は、単一の工程ステップで形成される。本発
明のさらなる利点としては、相互連結部材が、相互連結
ネットワーク用と周辺の回路の要素を嵌めるための2つ
の付加的レベルを提供することである。これはRF及び
DC相互連結ラインが、異なるレベルにおいて渡り線(c
ross-overs)を考慮に入れてパターン化されることを可
能とする。コンデンサー、誘電子、またはフィルター構
造のような受動的回路要素は、薄膜メタライゼーション
として役に立つ表面に直接プリントされる。
要素から出入りする全てのDC及びRF相互連結部が単
一の工程ステップで形成できるという技術的な利点を提
供する。同様に、相互連結部材と補助部材の間の全ての
相互連結部は、単一の工程ステップで形成される。本発
明のさらなる利点としては、相互連結部材が、相互連結
ネットワーク用と周辺の回路の要素を嵌めるための2つ
の付加的レベルを提供することである。これはRF及び
DC相互連結ラインが、異なるレベルにおいて渡り線(c
ross-overs)を考慮に入れてパターン化されることを可
能とする。コンデンサー、誘電子、またはフィルター構
造のような受動的回路要素は、薄膜メタライゼーション
として役に立つ表面に直接プリントされる。
【0011】
【実施例】本発明は図面1〜6を参照することにより、
より良く理解される。使用されている数字は各図に対応
している。本発明は、最上部でコンタクトパッドと相互
連結する回路構成要素用のパッケージを提供し、回路構
成要素を他の回路構成要素やパッケージの外部の回路と
相互連結させるものである。パッケージは、回路構成要
素と回路構成要素上に配置された相互連結部材とを補助
する補助部材を包含する。補助部材は、回路構成要素用
の凹部を備えた担体を包含できる。相互連結部材は、相
互連結伝達ラインにコンパクト・パッドを連結する手段
と一緒に、回路構成要素から出入りする電流(信号も含
む)の伝達用に最低1つの面上の伝達ラインに相互連結
されている。モノリシック・マイクロ波集積回路(MM
IC)のようなRF回路構成要素の場合においては、M
MICと相互連結伝達ライン間のRF連結部は、直接的
電気的接触によってまたは電磁気的連結で間接的に形成
できる。低周波とDC回路構成要素は、直接的電気的連
結部と連結させられる。次に説明する実施例は特にMM
ICチップ用に改造されているが、外のタイプの回路構
成要素に対する相互連結を提供する他の実施例も本発明
の範囲に含まれるのは言うまでもない。
より良く理解される。使用されている数字は各図に対応
している。本発明は、最上部でコンタクトパッドと相互
連結する回路構成要素用のパッケージを提供し、回路構
成要素を他の回路構成要素やパッケージの外部の回路と
相互連結させるものである。パッケージは、回路構成要
素と回路構成要素上に配置された相互連結部材とを補助
する補助部材を包含する。補助部材は、回路構成要素用
の凹部を備えた担体を包含できる。相互連結部材は、相
互連結伝達ラインにコンパクト・パッドを連結する手段
と一緒に、回路構成要素から出入りする電流(信号も含
む)の伝達用に最低1つの面上の伝達ラインに相互連結
されている。モノリシック・マイクロ波集積回路(MM
IC)のようなRF回路構成要素の場合においては、M
MICと相互連結伝達ライン間のRF連結部は、直接的
電気的接触によってまたは電磁気的連結で間接的に形成
できる。低周波とDC回路構成要素は、直接的電気的連
結部と連結させられる。次に説明する実施例は特にMM
ICチップ用に改造されているが、外のタイプの回路構
成要素に対する相互連結を提供する他の実施例も本発明
の範囲に含まれるのは言うまでもない。
【0012】図1は、MMICチップと一方の面上にコ
ンタクト・パッドを備えた他の回路構成要素のための相
互連結パッケージ10の実施例を示す。補助部材または
チップ担体12は、下部部分またはベース13と上部部
分または入出力(I/O)基盤15とパッケージ・アー
ス面14のような上部部分15と下部部分13の間に配
置されたアース手段を備える。I/O基盤15は、パッ
ケージ・アース面14に対して剥き出しに形成された凹
部16を備える。MMIC18は、一方の表面(図中、
下部表面)上にチップ・アース面20を備え、チップ・
アース面20の表面を横切って各チップ・アース面20
がパッケージ・アース面14とおおむね面接触であるよ
うに、凹部16内に保持される。(『上部』、『下
部』、『上方に』、と『下方に』という表現は単に図面
を参照し易いように使用されていて、本実施例を特別な
例として制限することを意図していない。)
ンタクト・パッドを備えた他の回路構成要素のための相
互連結パッケージ10の実施例を示す。補助部材または
チップ担体12は、下部部分またはベース13と上部部
分または入出力(I/O)基盤15とパッケージ・アー
ス面14のような上部部分15と下部部分13の間に配
置されたアース手段を備える。I/O基盤15は、パッ
ケージ・アース面14に対して剥き出しに形成された凹
部16を備える。MMIC18は、一方の表面(図中、
下部表面)上にチップ・アース面20を備え、チップ・
アース面20の表面を横切って各チップ・アース面20
がパッケージ・アース面14とおおむね面接触であるよ
うに、凹部16内に保持される。(『上部』、『下
部』、『上方に』、と『下方に』という表現は単に図面
を参照し易いように使用されていて、本実施例を特別な
例として制限することを意図していない。)
【0013】MMIC18は、コンタクト・パッド2
2、23をチップ・アース面20とは反対側の表面(上
面)に備える。チップ・アース面20は、MMIC18
内に収容された回路の様々な要素に連結されている。コ
ンタクト・パッド23がRF信号用の連結部を提供する
間、コンタクト・パッド22はDC電流と信号用の連結
部を提供する。チップ・アース面20と不導体にはさま
れて(図示せず)、RFコンタクト・パッド23はMM
IC18中の導波管伝達ラインに連結され、MMIC内
のRF信号伝達用のストリップ伝送回路ライン導波管の
特性を示す。同様に、DC及びRF用の様々な入出力相
互連結とターミナル(以降、I/O相互連結と記載)2
4、26は、別々に、入出力基盤15の最上部に配置さ
れる。パッケージ・アース面14と共にこれらI/O相
互連結24、26は、それによってパッケージ10内の
MMIC18が、他の回路、動力供給源、とパッケージ
10の外部と連結される手段を提供する。
2、23をチップ・アース面20とは反対側の表面(上
面)に備える。チップ・アース面20は、MMIC18
内に収容された回路の様々な要素に連結されている。コ
ンタクト・パッド23がRF信号用の連結部を提供する
間、コンタクト・パッド22はDC電流と信号用の連結
部を提供する。チップ・アース面20と不導体にはさま
れて(図示せず)、RFコンタクト・パッド23はMM
IC18中の導波管伝達ラインに連結され、MMIC内
のRF信号伝達用のストリップ伝送回路ライン導波管の
特性を示す。同様に、DC及びRF用の様々な入出力相
互連結とターミナル(以降、I/O相互連結と記載)2
4、26は、別々に、入出力基盤15の最上部に配置さ
れる。パッケージ・アース面14と共にこれらI/O相
互連結24、26は、それによってパッケージ10内の
MMIC18が、他の回路、動力供給源、とパッケージ
10の外部と連結される手段を提供する。
【0014】チップ・コンタクト・パッドがワイヤーま
たはリボンを接着して手作業で作られる従来のチップ相
互連結パッケージと対照的に、本発明の相互連結パッケ
ージ10はシステムを提供し、そのシステムによって相
互連結部は補助部材の最上部に配設された相互連結部材
の手段で形成される。図1の実施例では、相互連結部材
はチップ担体12の最上部に配設された誘電性相互連結
基盤28である。I/O基盤15上のI/O相互連結2
4、26の配置と同様に、DC相互連結伝達ライン30
とRF相互連結伝達ライン31は、相互連結基盤28上
に配置される。これらの相互連結伝達ラインは、コンタ
クト・パッドの各端で終了している。コンタクト・パッ
ドは2種類ある。第1のコンタクト・パッドのセット
は、チップ担体12のI/O基盤15上の向かい合った
I/Oターミナル24、26に連結されている。第2の
コンタクト・パッドのセットは、チップ18の最上部の
向かい合ったコンタクト・パッド22、23に連結され
ている。申し分のない電気インピーダンスの連結を提供
するために、コンタクト・パッドの第1と第2のセット
は異なる形状、またはサイズでなければならない。
たはリボンを接着して手作業で作られる従来のチップ相
互連結パッケージと対照的に、本発明の相互連結パッケ
ージ10はシステムを提供し、そのシステムによって相
互連結部は補助部材の最上部に配設された相互連結部材
の手段で形成される。図1の実施例では、相互連結部材
はチップ担体12の最上部に配設された誘電性相互連結
基盤28である。I/O基盤15上のI/O相互連結2
4、26の配置と同様に、DC相互連結伝達ライン30
とRF相互連結伝達ライン31は、相互連結基盤28上
に配置される。これらの相互連結伝達ラインは、コンタ
クト・パッドの各端で終了している。コンタクト・パッ
ドは2種類ある。第1のコンタクト・パッドのセット
は、チップ担体12のI/O基盤15上の向かい合った
I/Oターミナル24、26に連結されている。第2の
コンタクト・パッドのセットは、チップ18の最上部の
向かい合ったコンタクト・パッド22、23に連結され
ている。申し分のない電気インピーダンスの連結を提供
するために、コンタクト・パッドの第1と第2のセット
は異なる形状、またはサイズでなければならない。
【0015】従来の薄膜写真平版/エッチング技術(thi
n-film photo-lithographic/etching techniques)を使
用して、チップ担体12上のI/O相互連結24、26
と、相互連結基盤28上の相互連結伝達ラインとコンタ
クト・パッド(以降、相互連結伝達ラインと記載)3
0、31は、各自の基盤上になるべくならパターンされ
る。もちろん他の技術も使用される。
n-film photo-lithographic/etching techniques)を使
用して、チップ担体12上のI/O相互連結24、26
と、相互連結基盤28上の相互連結伝達ラインとコンタ
クト・パッド(以降、相互連結伝達ラインと記載)3
0、31は、各自の基盤上になるべくならパターンされ
る。もちろん他の技術も使用される。
【0016】他の実施例では、相互連結基盤28の裏面
上に相互連結伝達ライン30、31は配置される。相互
連結基盤28の裏面は、チップ担体12とMMICチッ
プ18の最上部に面している。向かい合ったRF及びD
Cコンタクト・パッド間の電気的連結部は、ソルダー・
バンプ(図1には図示せず)によって形成される。向か
い合ったRFコンタクト・パッド間の連結部は、後述の
ように、電磁気的に形成される。また別の実施例におい
ては、チップ担体12とMMICチップ18(相互連結
基盤28の最上部)に面さないで相互連結伝達ライン3
0、31は相互連結基盤28の最上部に配置され、また
別の実施例では、相互連結伝達ライン30、31は相互
連結基盤28の裏と表の双方の面上に配置される。最上
部の相互連結伝達ラインがDC連結を形成するために使
用された場合、金属層の孔が、相互連結基盤28を通り
抜けて相互連結基盤28の裏面上のコンタクト・パッド
へ提供される。
上に相互連結伝達ライン30、31は配置される。相互
連結基盤28の裏面は、チップ担体12とMMICチッ
プ18の最上部に面している。向かい合ったRF及びD
Cコンタクト・パッド間の電気的連結部は、ソルダー・
バンプ(図1には図示せず)によって形成される。向か
い合ったRFコンタクト・パッド間の連結部は、後述の
ように、電磁気的に形成される。また別の実施例におい
ては、チップ担体12とMMICチップ18(相互連結
基盤28の最上部)に面さないで相互連結伝達ライン3
0、31は相互連結基盤28の最上部に配置され、また
別の実施例では、相互連結伝達ライン30、31は相互
連結基盤28の裏と表の双方の面上に配置される。最上
部の相互連結伝達ラインがDC連結を形成するために使
用された場合、金属層の孔が、相互連結基盤28を通り
抜けて相互連結基盤28の裏面上のコンタクト・パッド
へ提供される。
【0017】工作過程では、低周波、DC電流、信号
は、I/O基盤15のDCI/O相互連結24に連結さ
れ、DCI/O相互連結24部を通過して相互連結基盤
28上のDC相互連結伝達ライン30との連結部へ、D
C相互連結伝達ラインを通過してMMIC18上のDC
コンタクト・パッドとの連結部へ、と流れる。低周波、
DC電流、信号は、異なるチップ間を同様に伝えられ
る。
は、I/O基盤15のDCI/O相互連結24に連結さ
れ、DCI/O相互連結24部を通過して相互連結基盤
28上のDC相互連結伝達ライン30との連結部へ、D
C相互連結伝達ラインを通過してMMIC18上のDC
コンタクト・パッドとの連結部へ、と流れる。低周波、
DC電流、信号は、異なるチップ間を同様に伝えられ
る。
【0018】I/ORF相互連結26に連結されたRF
信号は、チップ担体12上の導波管によってRF相互連
結伝達ライン31へ伝えられ、次に、相互連結基盤28
上の導波管によってMMICチップ18上のRFコンタ
クト・パッド23へ伝えられる。RF信号も、片方のチ
ップ上のRFコンタクト・パッドを基盤28上の相互連
結伝達ライン31に連結することによって異なるチップ
間を伝えられ、もう一方のチップ上のRFコンタクト・
パッドへ戻る。なるべくなら、チップ担体12上のRF
I/O相互連結26へRF信号が直行するように、基盤
28上に配置されたRF相互連結伝達ライン31は大抵
の信号通路用に短く維持される。他方、相互連結基盤2
8上に配置されたDC相互連結伝達ライン30は、自由
に経路を決められる。このことは、相互連結ネットワー
クと渡り線の設計をより柔軟なものとし、相互連結基盤
28の異なる面上のRF及びDCの相互連結ラインの分
離を可能にする。同様に、相互連結基盤28とI/O基
盤15の最上部の両方を使用することによって、DCと
RFの相互連結ネットワークはの分離は可能である。
信号は、チップ担体12上の導波管によってRF相互連
結伝達ライン31へ伝えられ、次に、相互連結基盤28
上の導波管によってMMICチップ18上のRFコンタ
クト・パッド23へ伝えられる。RF信号も、片方のチ
ップ上のRFコンタクト・パッドを基盤28上の相互連
結伝達ライン31に連結することによって異なるチップ
間を伝えられ、もう一方のチップ上のRFコンタクト・
パッドへ戻る。なるべくなら、チップ担体12上のRF
I/O相互連結26へRF信号が直行するように、基盤
28上に配置されたRF相互連結伝達ライン31は大抵
の信号通路用に短く維持される。他方、相互連結基盤2
8上に配置されたDC相互連結伝達ライン30は、自由
に経路を決められる。このことは、相互連結ネットワー
クと渡り線の設計をより柔軟なものとし、相互連結基盤
28の異なる面上のRF及びDCの相互連結ラインの分
離を可能にする。同様に、相互連結基盤28とI/O基
盤15の最上部の両方を使用することによって、DCと
RFの相互連結ネットワークはの分離は可能である。
【0019】RF信号の申し分のない伝達のために、チ
ップ担体12と相互連結基盤28の間の空間または孔
が、大体において同一規格であることが望ましい。チッ
プ担体12と凹部に配置されたMMICチップ18の上
に大体において同一規格な孔25を提供するために、I
/O基盤15は大体においてMMICチップと同じ厚さ
である。孔25は、ソルダー・バンプ経由または電磁気
的連結部経由のどちらであっても、効率の高い連結部を
提供するために充分小さくなければならない。しかし、
相互連結基盤28の誘電性の原料が、反対にMMICの
性能に影響するほど小さくてもいけない。MMICの性
能への相互連結基盤28の効力を減少させる手助けとし
て、MMICチップ18直上の相互連結基盤28の原料
は薄く、またはまったく省くことができる。孔の幅の画
一性は様々な方法で制御される。望ましい方法は、ハー
ド・ストップまたはスペーサーを相互連結基盤28とチ
ップ担体12の間でこのようなスペーサーが回路の機能
に干渉しない場所に配置させることである。
ップ担体12と相互連結基盤28の間の空間または孔
が、大体において同一規格であることが望ましい。チッ
プ担体12と凹部に配置されたMMICチップ18の上
に大体において同一規格な孔25を提供するために、I
/O基盤15は大体においてMMICチップと同じ厚さ
である。孔25は、ソルダー・バンプ経由または電磁気
的連結部経由のどちらであっても、効率の高い連結部を
提供するために充分小さくなければならない。しかし、
相互連結基盤28の誘電性の原料が、反対にMMICの
性能に影響するほど小さくてもいけない。MMICの性
能への相互連結基盤28の効力を減少させる手助けとし
て、MMICチップ18直上の相互連結基盤28の原料
は薄く、またはまったく省くことができる。孔の幅の画
一性は様々な方法で制御される。望ましい方法は、ハー
ド・ストップまたはスペーサーを相互連結基盤28とチ
ップ担体12の間でこのようなスペーサーが回路の機能
に干渉しない場所に配置させることである。
【0020】図2は、図1の相互連結パッケージ10の
実施例の断面図である。MMIC18はチップ担体12
の凹部16内に保持される。チップ担体12は、ベース
13、I/O基盤15、とパッケージ・アース面14を
包含する。同じく図示された蓋36はシール・リング3
8と共に、MMIC18と誘電性相互連結基盤28を完
全に密閉している。DC及びRFチップ・コンタクト・
パッド22、23、DC及びRF相互連結伝達ライン3
0、31、DC及びRFI/O相互連結24、26もま
た図2の実施例に含まれているが、図示されてはいな
い。向かい合ったDC及びRFコンタクト・パッドの間
のソルダー・バンプ40は図示されている。
実施例の断面図である。MMIC18はチップ担体12
の凹部16内に保持される。チップ担体12は、ベース
13、I/O基盤15、とパッケージ・アース面14を
包含する。同じく図示された蓋36はシール・リング3
8と共に、MMIC18と誘電性相互連結基盤28を完
全に密閉している。DC及びRFチップ・コンタクト・
パッド22、23、DC及びRF相互連結伝達ライン3
0、31、DC及びRFI/O相互連結24、26もま
た図2の実施例に含まれているが、図示されてはいな
い。向かい合ったDC及びRFコンタクト・パッドの間
のソルダー・バンプ40は図示されている。
【0021】図3は、ソルダー・バンプを使用したMM
ICチップ18から相互連結基盤28へのRF変遷をさ
らに詳細に示す。工作過程では、RFエネルギー56
は、パッケージ・アース面14、チップ18の最上部の
ストリップ伝送回路伝達ライン52、と中間誘電性物質
から構成されるMMIC18中の導波管内を伝達する。
メタライゼーション(metallization)52の端、または
RFコンタクト・パッドに達して、RFエネルギー56
はソルダー・バンプ40を通過して相互連結基盤28の
下面上のRF相互連結伝達ライン31へ伝えられる。R
F相互連結伝達ライン31は、パッケージ・アース面1
4と中間誘電性層との連結で、パッケージ10を通過す
るRFエネルギー60の継続した伝達用に別のストリッ
プ伝送回路導波管を形成する。それから、他のMMIC
チップまたはRFI/O相互連結26へ連結される。D
C電流は、導波管なしに、チップ18上のDCコンタク
ト・パッド22からソルダー・バンプ40を通過して基
盤28上のDC相互連結伝達ライン30へ、そしてDC
I/O相互連結24へ伝導される。
ICチップ18から相互連結基盤28へのRF変遷をさ
らに詳細に示す。工作過程では、RFエネルギー56
は、パッケージ・アース面14、チップ18の最上部の
ストリップ伝送回路伝達ライン52、と中間誘電性物質
から構成されるMMIC18中の導波管内を伝達する。
メタライゼーション(metallization)52の端、または
RFコンタクト・パッドに達して、RFエネルギー56
はソルダー・バンプ40を通過して相互連結基盤28の
下面上のRF相互連結伝達ライン31へ伝えられる。R
F相互連結伝達ライン31は、パッケージ・アース面1
4と中間誘電性層との連結で、パッケージ10を通過す
るRFエネルギー60の継続した伝達用に別のストリッ
プ伝送回路導波管を形成する。それから、他のMMIC
チップまたはRFI/O相互連結26へ連結される。D
C電流は、導波管なしに、チップ18上のDCコンタク
ト・パッド22からソルダー・バンプ40を通過して基
盤28上のDC相互連結伝達ライン30へ、そしてDC
I/O相互連結24へ伝導される。
【0022】他の実施例においては、ソルダー・バンプ
を向かい合ったDCコンタクト・パッドの連結部のため
だけに使用し、電磁気的連結を向かい合ったRFコンタ
クト・パッド間の連結に利用する。図4は、RFエネル
ギーが、ストリップ伝送回路ライン52、パッケージ・
アース面14、中間誘電性物質から構成されるチップ1
8内の導波管に沿って連結ゾーン62へ伝達するのを示
す。ここにおいて、RFチップ・コンタクト・パッド2
3は、例えば接触なしに、別の導波管へのRFエネルギ
ーの電磁気的連結をパターンされる。この導波管は再び
RF相互連結伝達ライン31、パッケージ・アース面1
4、と中間に不導体から構成されたものである。
を向かい合ったDCコンタクト・パッドの連結部のため
だけに使用し、電磁気的連結を向かい合ったRFコンタ
クト・パッド間の連結に利用する。図4は、RFエネル
ギーが、ストリップ伝送回路ライン52、パッケージ・
アース面14、中間誘電性物質から構成されるチップ1
8内の導波管に沿って連結ゾーン62へ伝達するのを示
す。ここにおいて、RFチップ・コンタクト・パッド2
3は、例えば接触なしに、別の導波管へのRFエネルギ
ーの電磁気的連結をパターンされる。この導波管は再び
RF相互連結伝達ライン31、パッケージ・アース面1
4、と中間に不導体から構成されたものである。
【0023】図4の電磁気的連結の実施例では、RF相
互連結伝達ライン31は、誘電性相互連結の底面上にパ
ターンされ、MMIC18に面している。本実施例中、
RF相互連結伝達ライン31とパッケージ・アース面1
4間の空気孔(air gap)25は、パッケージ10内を伝
達されるRFエネルギーが通過する誘電性中間物として
適する。もう一つの実施例では、RF相互連結伝達ライ
ン31は、MMIC18に面していない誘電性相互連結
基盤28の最上部にパターンされる。この実施例におい
ては、誘電性相互連結基盤28それ自身は、RF相互連
結伝達ライン31とパッケージ・アース面14によって
貼りつけられた導波管の内部の誘電性層の部分で、それ
を通過してRFエネルギーが伝達する。
互連結伝達ライン31は、誘電性相互連結の底面上にパ
ターンされ、MMIC18に面している。本実施例中、
RF相互連結伝達ライン31とパッケージ・アース面1
4間の空気孔(air gap)25は、パッケージ10内を伝
達されるRFエネルギーが通過する誘電性中間物として
適する。もう一つの実施例では、RF相互連結伝達ライ
ン31は、MMIC18に面していない誘電性相互連結
基盤28の最上部にパターンされる。この実施例におい
ては、誘電性相互連結基盤28それ自身は、RF相互連
結伝達ライン31とパッケージ・アース面14によって
貼りつけられた導波管の内部の誘電性層の部分で、それ
を通過してRFエネルギーが伝達する。
【0024】DC及びRF伝達相互連結ライン30、3
1の異なる配置は、本発明の範囲内で可能である。例え
ば、RF相互連結伝達ライン31は、誘電性相互連結基
盤28の底面上にプリントされ、RFコンタクト・パッ
ド23へと、前述した方法のソルダー・バンプを用いて
RFI/O相互連結26へ連結される。DC相互連結伝
達ライン30は誘電性相互連結基盤28の最上部にプリ
ントされ、DCパッド22へと、相互連結基盤28を相
互連結基盤28とチップ18間のソルダー・バンプへ通
過して、金属層でDCI/O相互連結22へ連結され
る。別の実施例においては、DC相互連結伝達ライン3
0が底面上にプリントされ、DCコンタクト・パッド2
2へと、ソルダー・バンプを用いてDCI/O相互連結
22へ連結される間に、RF相互連結伝達ライン31
は、誘電性相互連結基盤28の最上部にプリントされ、
RFコンタクト・パッド23へとRFI/O相互連結2
6へ電磁気的に連結される。さらに別の実施例では、R
F相互連結伝達ライン31の一部が誘電性相互連結基盤
28の一方の表面上にプリントされ、他方の表面上に残
りがプリントされることを、相互連結ネットワークは要
求してもよい。同様に、DC相互連結伝達ライン30の
一部が、誘電性相互連結基盤28の一方の表面上にプリ
ントされ、他方の表面上に残りがプリントされる。これ
ら及び他の実施例は、単独のステップで全ての相互連結
部が確実に形成されることと、MMIC18を出入りす
るRF信号のミリメートル波伝達を認め、1つ以上の相
互連結レベルを提供していることの技術的利点を保持す
る。
1の異なる配置は、本発明の範囲内で可能である。例え
ば、RF相互連結伝達ライン31は、誘電性相互連結基
盤28の底面上にプリントされ、RFコンタクト・パッ
ド23へと、前述した方法のソルダー・バンプを用いて
RFI/O相互連結26へ連結される。DC相互連結伝
達ライン30は誘電性相互連結基盤28の最上部にプリ
ントされ、DCパッド22へと、相互連結基盤28を相
互連結基盤28とチップ18間のソルダー・バンプへ通
過して、金属層でDCI/O相互連結22へ連結され
る。別の実施例においては、DC相互連結伝達ライン3
0が底面上にプリントされ、DCコンタクト・パッド2
2へと、ソルダー・バンプを用いてDCI/O相互連結
22へ連結される間に、RF相互連結伝達ライン31
は、誘電性相互連結基盤28の最上部にプリントされ、
RFコンタクト・パッド23へとRFI/O相互連結2
6へ電磁気的に連結される。さらに別の実施例では、R
F相互連結伝達ライン31の一部が誘電性相互連結基盤
28の一方の表面上にプリントされ、他方の表面上に残
りがプリントされることを、相互連結ネットワークは要
求してもよい。同様に、DC相互連結伝達ライン30の
一部が、誘電性相互連結基盤28の一方の表面上にプリ
ントされ、他方の表面上に残りがプリントされる。これ
ら及び他の実施例は、単独のステップで全ての相互連結
部が確実に形成されることと、MMIC18を出入りす
るRF信号のミリメートル波伝達を認め、1つ以上の相
互連結レベルを提供していることの技術的利点を保持す
る。
【0025】さらに、誘電性相互連結基盤28の使用
は、個々の回路要素を嵌め、薄膜回路要素をプリントす
る2つの付加され表面を提供する。しかしながら、完全
なパッケージは、次に述べる3つの面の1つ以上の上
に、相互連結ラインと回路要素を包含する。3つの面と
は、相互連結基盤28に面したI/O基盤15の最上部
と、担体12に面した相互連結基盤28の底面と、担体
12に面していない相互連結基盤28の最上部である。
は、個々の回路要素を嵌め、薄膜回路要素をプリントす
る2つの付加され表面を提供する。しかしながら、完全
なパッケージは、次に述べる3つの面の1つ以上の上
に、相互連結ラインと回路要素を包含する。3つの面と
は、相互連結基盤28に面したI/O基盤15の最上部
と、担体12に面した相互連結基盤28の底面と、担体
12に面していない相互連結基盤28の最上部である。
【0026】図5は、本発明の実施例の詳細な分解部品
配列図である。図1のMMIC18のように、MMIC
は、チップ担体12の凹部16内に保持される。チップ
・アース面(図示せず)は、パッケージ・アース面14
とおおむね面接触である。相互連結伝達ライン(図示せ
ず)を備える不伝導性相互連結基盤28は、MMICと
担体12の全域に配置される。担体12はまた、他のこ
のような相互連結パッケージ、他の回路、または外部の
機器との連結部を提供するために、パッケージDC及び
RFI/O相互連結24、26を備える。
配列図である。図1のMMIC18のように、MMIC
は、チップ担体12の凹部16内に保持される。チップ
・アース面(図示せず)は、パッケージ・アース面14
とおおむね面接触である。相互連結伝達ライン(図示せ
ず)を備える不伝導性相互連結基盤28は、MMICと
担体12の全域に配置される。担体12はまた、他のこ
のような相互連結パッケージ、他の回路、または外部の
機器との連結部を提供するために、パッケージDC及び
RFI/O相互連結24、26を備える。
【0027】担体12は、上部構造またはI/O基盤1
5と、下部構造またはベース13から構成される。シー
ル・リング38は、誘電性相互連結基盤28を囲むため
に担体12の周囲に配置される。蓋36は、シール・リ
ング38の最上部に配置される。誘電性相互連結基盤2
8に面した蓋38の表面は、パッケージの孔の形態を鈍
らせるために抵抗性のある膜で被われる。ベース13
は、強度とパッケージの外に熱を伝導するための熱伝導
率を提供する金属または不導体から形成してもよい。I
/O基盤15、相互連結基盤28、シール・リング3
8、蓋36は、担体12内に保持される集積回路チップ
の熱膨張率に密接に連結した熱膨張率を持つ誘電性物質
から形成される。例えばチップがガリウムヒ素MMIC
である場合、ベース13はモリブデン、銅−タングステ
ン、酸化ベリリウム、またはシリコンのような物質から
形成される。I/O基盤15はアルミナ(シリコン)の
ような物質から形成される。相互連結基盤28は、アル
ミナまたはあるガラスのような物質である。シール・リ
ング38と蓋36は、セラミックのような物質である。
他の物質もまた使用できると評価できる。
5と、下部構造またはベース13から構成される。シー
ル・リング38は、誘電性相互連結基盤28を囲むため
に担体12の周囲に配置される。蓋36は、シール・リ
ング38の最上部に配置される。誘電性相互連結基盤2
8に面した蓋38の表面は、パッケージの孔の形態を鈍
らせるために抵抗性のある膜で被われる。ベース13
は、強度とパッケージの外に熱を伝導するための熱伝導
率を提供する金属または不導体から形成してもよい。I
/O基盤15、相互連結基盤28、シール・リング3
8、蓋36は、担体12内に保持される集積回路チップ
の熱膨張率に密接に連結した熱膨張率を持つ誘電性物質
から形成される。例えばチップがガリウムヒ素MMIC
である場合、ベース13はモリブデン、銅−タングステ
ン、酸化ベリリウム、またはシリコンのような物質から
形成される。I/O基盤15はアルミナ(シリコン)の
ような物質から形成される。相互連結基盤28は、アル
ミナまたはあるガラスのような物質である。シール・リ
ング38と蓋36は、セラミックのような物質である。
他の物質もまた使用できると評価できる。
【0028】図5を参考に、本発明の実施例の組立工程
を次に述べる。組立は、チップ担体12、MMICチッ
プ、相互連結基盤28、シール・リング38、蓋36の
用意から始まる。チップ担体12は、パッケージ・アー
ス面14とともにI/O基盤15をベース13にはんだ
接合して組み立てられる。相互連結ネットワークは、I
/O基盤15と相互連結基盤28の上にパターンされ
る。シール・リング38は、チップ担体12にしっかり
固定される。ソルダー・バンプは、2つのはんだの階層
を使用する相互連結基盤28上の相互連結伝達ライン上
にめっきされる。2つのはんだの1つは(相互連結伝達
ラインをMMICコンタクト・パッドと連結するため
の)コンタクト・パッドの2番目のセット用に高い温度
で溶けるもので、もう1つは(相互連結伝達ラインを担
体12上のI/O相互連結と連結するための)コンタク
ト・パッドの第1のセット用に低い温度で溶けるもので
ある。MMICチップは、相互連結基盤28とともに各
自の位置に1度に1つ並べられ、高い温度の階層のはん
だを使用して、相互連結基盤28にリフローされる。全
てのMMICチップが接着されると、相互連結基盤28
はそれ自体をチップ担体12中に並べられ、低い温度の
ソルダー・バンプを用いてその場所にはんだ接合され
る。同様の工程で、チップ・アース面は、チップ担体1
2内の凹部16内部のパッケージ・アース面にはんだ接
合される。最終的に、蓋36は、さらに低温の階層のは
んだを使用してシール・リングの最上部に気密溶接され
る。他の工程は、本発明のパッケージの手間のかからな
い低コストの組立を提供するのに有効である。
を次に述べる。組立は、チップ担体12、MMICチッ
プ、相互連結基盤28、シール・リング38、蓋36の
用意から始まる。チップ担体12は、パッケージ・アー
ス面14とともにI/O基盤15をベース13にはんだ
接合して組み立てられる。相互連結ネットワークは、I
/O基盤15と相互連結基盤28の上にパターンされ
る。シール・リング38は、チップ担体12にしっかり
固定される。ソルダー・バンプは、2つのはんだの階層
を使用する相互連結基盤28上の相互連結伝達ライン上
にめっきされる。2つのはんだの1つは(相互連結伝達
ラインをMMICコンタクト・パッドと連結するため
の)コンタクト・パッドの2番目のセット用に高い温度
で溶けるもので、もう1つは(相互連結伝達ラインを担
体12上のI/O相互連結と連結するための)コンタク
ト・パッドの第1のセット用に低い温度で溶けるもので
ある。MMICチップは、相互連結基盤28とともに各
自の位置に1度に1つ並べられ、高い温度の階層のはん
だを使用して、相互連結基盤28にリフローされる。全
てのMMICチップが接着されると、相互連結基盤28
はそれ自体をチップ担体12中に並べられ、低い温度の
ソルダー・バンプを用いてその場所にはんだ接合され
る。同様の工程で、チップ・アース面は、チップ担体1
2内の凹部16内部のパッケージ・アース面にはんだ接
合される。最終的に、蓋36は、さらに低温の階層のは
んだを使用してシール・リングの最上部に気密溶接され
る。他の工程は、本発明のパッケージの手間のかからな
い低コストの組立を提供するのに有効である。
【0029】図6は、全ての要素が各自の場所に密閉さ
れた図5のパッケージを示す。本発明は詳細な点に渡っ
て述べられたが、様々な変更、代用、交替は、請求項に
示した発明の精神と範囲内に包含されるものである。例
えば、他の実施例中、本発明のチップ担体は別タイプの
回路構成要素と集積回路に置き換えられ、もし導波管伝
達が必要とされないならば、パッケージ・アース手段は
省略され得る。
れた図5のパッケージを示す。本発明は詳細な点に渡っ
て述べられたが、様々な変更、代用、交替は、請求項に
示した発明の精神と範囲内に包含されるものである。例
えば、他の実施例中、本発明のチップ担体は別タイプの
回路構成要素と集積回路に置き換えられ、もし導波管伝
達が必要とされないならば、パッケージ・アース手段は
省略され得る。
本発明の更なる理解と利点のために、添付図面を伴う次
の説明を上げておく。
の説明を上げておく。
【図1】本発明の相互連結パッケージの実施例の全体
図。
図。
【図2】図1の断面図。
【図3】本発明の実施例の1つで、向い合ったDC及び
RFコンタクト・パッドがソルダー・バンプを通過して
直接連結しているのを示す断面概要図。
RFコンタクト・パッドがソルダー・バンプを通過して
直接連結しているのを示す断面概要図。
【図4】本発明の他の実施例の向かい合ったRFコンタ
クト・パッドが、電磁気的に連結しているのを示す断面
概要図。
クト・パッドが、電磁気的に連結しているのを示す断面
概要図。
【図5】本発明の実施例の分解部品配列図。
【図6】図5の全ての要素が各自の場所で密閉された相
互連結パッケージを示す全体図。
互連結パッケージを示す全体図。
10 パッケージ 12 チップ担体 13 ベース 14 パッケージ・アース面 15 入出力基盤 18 MMIC 20 チップ・アース面
Claims (15)
- 【請求項1】 チップ補助用の補助部材と、 チップを出入りする電流または信号の最低1つの伝達用
にチップの第1の面に向かい合う関係に配置された相互
連結部材と、 前記相互連結部材の表面上に配置され、最低1個のチッ
プ・コンタクト・パッドの1つに対して電気的に連結さ
れた相互連結伝達ラインと、チップの第2の面上のチッ
プ・アース面が、パッケージ・アース手段に対しておお
むね平行で電気的に連結された前記補助部材上のパッケ
ージ・アース手段と、前記相互連結伝達ラインと前記パ
ッケージ・アース面の間に配置された誘電手段とを含む
チップを出入りする信号の伝達する導波管に関する手段
と、 から構成される第1の面上に最低1個のチップ・コンタ
クト・パッドを備えた集積回路チップ用の相互連結パッ
ケージ。 - 【請求項2】 前記パッケージ・アース手段とおおむね
面接触である前記チップ・アース面を含む、前記導波管
伝達用の手段からなる請求項1記載の相互連結パッケー
ジ。 - 【請求項3】 前記相互連結伝達ラインが、チップ・コ
ンタクト・パッドに対して電磁気的に連結されてなる請
求項1記載の相互連結パッケージ。 - 【請求項4】 前記相互連結伝達ラインがチップに面し
ていて、前記導波管伝達手段はチップ・コンタクト・パ
ッドと前記相互連結伝達ラインの間に配置されたはんだ
結合を含んでなる請求項1記載の相互連結パッケージ。 - 【請求項5】 前記相互連結伝達ラインがチップの第1
の面に面しておらず、前記導波管伝達手段が、 前記相互連結伝達ラインと電気的連結されている、前記
相互連結部材を介して形成された金属層と、 チップ・コンタクト・パッドと前記金属層の間に配置さ
れたソルダー・バンプを含んでなる請求項1記載の相互
連結パッケージ。 - 【請求項6】 入力/出力基盤は前記相互連結部材に面
した前記補助部材の表面上に配置され、入力/出力相互
連結は前記入力/出力基盤上に配置され、前記入力/出
力相互連結に前記相互連結伝達ラインを連結する手段を
備える請求項1記載の相互連結パッケージ。 - 【請求項7】 チップ補助用の補助部材と、 チップを出入りする電気的電流または信号の最低1つの
伝達用のチップの第1の面へ向かい合った関係で配置さ
れた相互連結部材と、 チップの第2の面上のチップ・アース面とおおむね面接
触であるところの前記補助部材上のパッケージ・アース
手段と、 前記相互連結部材の面上に配置されたRF相互連結伝達
ラインで、前記RF相互連結伝達ラインは第1の端を備
えており、 前記RF相互連結伝達ラインと前記パッケージ・アース
手段の間に配置された不導体層と、 RFコンタクト・パッドを前記RF相互連結伝達ライン
の前記第1の端と連結するRF連結手段と、 前記RF相互連結伝達ラインにおいて、前記パッケージ
・アース手段と前記不導体層が、チップを出入りするR
F信号の伝達用の導波管を形成することを含む、RFコ
ンタクト・パッドを第1の面上に備えたモノリシック・
マイクロ波集積回路チップ用の相互連結パッケージ。 - 【請求項8】 前記相互連結伝達ラインは、チップの第
1の面に面した前記相互連結部材上に配置されてなる請
求項7記載の相互連結パッケージ。 - 【請求項9】 前記相互連結伝達ラインは、チップの第
1の面に面していない前記相互連結部材の面上配置され
てなる請求項7記載の相互連結パッケージ。 - 【請求項10】 前記導波管伝達用手段は、前記相互連
結部材と前記補助部材の間におおよそ均一な間隔を提供
するためのハード・ストップを含んでなる請求項7記載
の相互連結パッケージ。 - 【請求項11】 相互連結部材の面上に相互連結伝達ラ
インを配置するステップと、 相互連結部材上に回路構成要素を配置するステップと、 相互連結部材に回路構成要素を固定するステップと、 回路構成要素上のコンタクト・パッドを相互連結伝達ラ
インに連結させる手段を提供するステップと、 相互連結部材を補助部材の最上部に固定するステップと
を含む、 回路構成要素を相互連結する手段。 - 【請求項12】 前記配置ステップは、相互連結伝達ラ
インが回路構成要素と補助部材に面するように、相互連
結部材を配置するステップを含んでなる請求項11記載
の手段。 - 【請求項13】 前記配置ステップは、相互連結伝達ラ
インが回路構成要素と補助部材に面さないように、相互
連結部材を配置するステップを含んでなる請求項11記
載の手段。 - 【請求項14】 前記連結用手段を提供するステップ
は、回路構成要素上のコンタクト・パッドと相互連結伝
達ラインの間の直接の電気的連結を提供するステップを
含んでなる請求項11記載の手段。 - 【請求項15】 前記直接の電気的連結を提供するステ
ップは、回路構成要素上のコンタクト・パッドと相互連
結伝達ラインの間のはんだ接合を提供するステップを含
んでなる請求項11記載の手段。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/614,936 US5138436A (en) | 1990-11-16 | 1990-11-16 | Interconnect package having means for waveguide transmission of rf signals |
US07/614,936 | 1990-11-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05145007A true JPH05145007A (ja) | 1993-06-11 |
Family
ID=24463325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3326650A Pending JPH05145007A (ja) | 1990-11-16 | 1991-11-15 | 回路構成要素用の相互連結パツケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5138436A (ja) |
EP (1) | EP0491161A1 (ja) |
JP (1) | JPH05145007A (ja) |
CA (1) | CA2054089A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124636A (en) * | 1998-01-26 | 2000-09-26 | Nec Corporation | MMIC package |
JP2004125810A (ja) * | 2004-01-19 | 2004-04-22 | Fujitsu Ten Ltd | ミリ波ユニットの構造 |
JP2010003907A (ja) * | 2008-06-20 | 2010-01-07 | Mitsubishi Electric Corp | 半導体装置 |
Families Citing this family (102)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582013B2 (ja) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
JPH04183001A (ja) * | 1990-11-16 | 1992-06-30 | Mitsubishi Electric Corp | マイクロ波ic用パッケージ |
EP0547807A3 (en) * | 1991-12-16 | 1993-09-22 | General Electric Company | Packaged electronic system |
KR0157857B1 (ko) * | 1992-01-14 | 1998-12-01 | 문정환 | 반도체 패키지 |
JPH0629428A (ja) * | 1992-07-07 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置 |
US5422514A (en) * | 1993-05-11 | 1995-06-06 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
US6728113B1 (en) | 1993-06-24 | 2004-04-27 | Polychip, Inc. | Method and apparatus for non-conductively interconnecting integrated circuits |
EP0660649B1 (en) * | 1993-12-22 | 2000-02-09 | Murata Manufacturing Co., Ltd. | Mounting structure for electronic component |
FR2714541B1 (fr) * | 1993-12-28 | 1996-01-26 | Thomson Csf | Procédé d'interconnexion de fonctions hyperfréquence. |
US5471220A (en) * | 1994-02-17 | 1995-11-28 | Itt Corporation | Integrated adaptive array antenna |
JP3288840B2 (ja) * | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
GB2288286A (en) * | 1994-03-30 | 1995-10-11 | Plessey Semiconductors Ltd | Ball grid array arrangement |
US5485036A (en) * | 1994-08-03 | 1996-01-16 | Hazeltine Corporation | Local ground plane for high frequency circuits |
JP3220965B2 (ja) * | 1994-08-30 | 2001-10-22 | 株式会社村田製作所 | 集積回路 |
US6094114A (en) * | 1994-09-26 | 2000-07-25 | Endgate Corporation | Slotline-to-slotline mounted flip chip |
US5942957A (en) * | 1994-09-26 | 1999-08-24 | Endgate Corporation | Flip-mounted impedance |
US6265937B1 (en) | 1994-09-26 | 2001-07-24 | Endgate Corporation | Push-pull amplifier with dual coplanar transmission line |
US5528203A (en) * | 1994-09-26 | 1996-06-18 | Endgate Corporation | Coplanar waveguide-mounted flip chip |
US6320257B1 (en) * | 1994-09-27 | 2001-11-20 | Foster-Miller, Inc. | Chip packaging technique |
JP2682477B2 (ja) * | 1994-11-16 | 1997-11-26 | 日本電気株式会社 | 回路部品の実装構造 |
US5639683A (en) * | 1994-12-01 | 1997-06-17 | Motorola, Inc. | Structure and method for intergrating microwave components on a substrate |
US5608262A (en) * | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
US5541565A (en) * | 1995-05-22 | 1996-07-30 | Trw Inc. | High frequency microelectronic circuit enclosure |
US5604673A (en) * | 1995-06-07 | 1997-02-18 | Hughes Electronics | Low temperature co-fired ceramic substrates for power converters |
US5719748A (en) * | 1995-06-28 | 1998-02-17 | Honeywell Inc. | Semiconductor package with a bridge for chip area connection |
US5611008A (en) * | 1996-01-26 | 1997-03-11 | Hughes Aircraft Company | Substrate system for optoelectronic/microwave circuits |
US5773887A (en) * | 1996-06-03 | 1998-06-30 | Motorola, Inc. | High frequency semiconductor component |
JP3810867B2 (ja) * | 1996-09-03 | 2006-08-16 | 三菱電機株式会社 | マイクロ波半導体集積回路、及びその製造方法 |
EP0864184B1 (en) * | 1996-09-27 | 2003-04-23 | Koninklijke Philips Electronics N.V. | Device with circuit element and transmission line |
JP3218996B2 (ja) * | 1996-11-28 | 2001-10-15 | 松下電器産業株式会社 | ミリ波導波路 |
US5770816A (en) * | 1997-03-11 | 1998-06-23 | Lockheed Martin Corp. | Planar, hermetic metal matrix housing |
JP3663898B2 (ja) * | 1997-04-14 | 2005-06-22 | 株式会社村田製作所 | 高周波モジュール |
US6064116A (en) | 1997-06-06 | 2000-05-16 | Micron Technology, Inc. | Device for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications |
US5869894A (en) * | 1997-07-18 | 1999-02-09 | Lucent Technologies Inc. | RF IC package |
US6261872B1 (en) | 1997-09-18 | 2001-07-17 | Trw Inc. | Method of producing an advanced RF electronic package |
WO1999033108A1 (en) * | 1997-12-22 | 1999-07-01 | Conexant Systems, Inc. | Wireless inter-chip communication system and method |
US6137693A (en) * | 1998-07-31 | 2000-10-24 | Agilent Technologies Inc. | High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding |
US6377464B1 (en) | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
US6291896B1 (en) * | 1999-02-16 | 2001-09-18 | Alien Technology Corporation | Functionally symmetric integrated circuit die |
US6468638B2 (en) | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US6207901B1 (en) | 1999-04-01 | 2001-03-27 | Trw Inc. | Low loss thermal block RF cable and method for forming RF cable |
US6243040B1 (en) | 1999-08-03 | 2001-06-05 | The Boeing Company | Hermetic package with external patch antenna and associated method |
US6249439B1 (en) * | 1999-10-21 | 2001-06-19 | Hughes Electronics Corporation | Millimeter wave multilayer assembly |
US6285043B1 (en) * | 1999-11-01 | 2001-09-04 | The Boeing Company | Application-specific optoelectronic integrated circuit |
US6857081B2 (en) | 2000-01-27 | 2005-02-15 | Primarion, Inc. | Apparatus suitable for providing synchronized clock signals to a microelectronic device |
US6507110B1 (en) * | 2000-03-08 | 2003-01-14 | Teledyne Technologies Incorporated | Microwave device and method for making same |
US6873044B2 (en) | 2000-09-11 | 2005-03-29 | Xytrans, Inc. | Microwave monolithic integrated circuit package |
US6980184B1 (en) | 2000-09-27 | 2005-12-27 | Alien Technology Corporation | Display devices and integrated circuits |
JP4422323B2 (ja) * | 2000-12-15 | 2010-02-24 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2002080268A1 (en) * | 2001-03-30 | 2002-10-10 | Infineon Technologies Ag | A substrate for mounting a semiconductor chip |
US6882239B2 (en) * | 2001-05-08 | 2005-04-19 | Formfactor, Inc. | Electromagnetically coupled interconnect system |
US6627992B2 (en) | 2001-05-21 | 2003-09-30 | Xytrans, Inc. | Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set |
US6606247B2 (en) | 2001-05-31 | 2003-08-12 | Alien Technology Corporation | Multi-feature-size electronic structures |
JP2003008154A (ja) * | 2001-06-21 | 2003-01-10 | Nec Corp | 印刷配線板、同軸ケーブル及び電子装置 |
US6882046B2 (en) * | 2001-07-09 | 2005-04-19 | Koninklijke Phillips Electronics N.V. | Single package containing multiple integrated circuit devices |
US7214569B2 (en) * | 2002-01-23 | 2007-05-08 | Alien Technology Corporation | Apparatus incorporating small-feature-size and large-feature-size components and method for making same |
US6777829B2 (en) * | 2002-03-13 | 2004-08-17 | Celis Semiconductor Corporation | Rectifier utilizing a grounded antenna |
US6906406B2 (en) * | 2002-12-19 | 2005-06-14 | Freescale Semiconductor, Inc. | Multiple dice package |
US6956449B2 (en) * | 2003-01-27 | 2005-10-18 | Andrew Corporation | Quadrature hybrid low loss directional coupler |
DE10311041A1 (de) * | 2003-03-13 | 2004-10-07 | Kathrein-Werke Kg | Hochfrequenz-Verbindung bzw. Hochfrequenz-Verteilnetzwerk |
US6870448B2 (en) * | 2003-03-14 | 2005-03-22 | Agilent Technologies, Inc. | Adjustable coaxial support |
US7253735B2 (en) | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
EP1487019A1 (en) * | 2003-06-12 | 2004-12-15 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing thereof |
US7466157B2 (en) | 2004-02-05 | 2008-12-16 | Formfactor, Inc. | Contactless interfacing of test signals with a device under test |
US7276988B2 (en) * | 2004-06-30 | 2007-10-02 | Endwave Corporation | Multi-substrate microstrip to waveguide transition |
US7425760B1 (en) | 2004-10-13 | 2008-09-16 | Sun Microsystems, Inc. | Multi-chip module structure with power delivery using flexible cables |
US7551141B1 (en) | 2004-11-08 | 2009-06-23 | Alien Technology Corporation | RFID strap capacitively coupled and method of making same |
US7353598B2 (en) * | 2004-11-08 | 2008-04-08 | Alien Technology Corporation | Assembly comprising functional devices and method of making same |
US7615479B1 (en) | 2004-11-08 | 2009-11-10 | Alien Technology Corporation | Assembly comprising functional block deposited therein |
DE102004055061A1 (de) * | 2004-11-15 | 2006-05-18 | Robert Bosch Gmbh | Verfahren zur Anordnung eines Flip-Chips auf einem Substrat |
US7385284B2 (en) | 2004-11-22 | 2008-06-10 | Alien Technology Corporation | Transponder incorporated into an electronic device |
US7688206B2 (en) | 2004-11-22 | 2010-03-30 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
US7683827B2 (en) | 2004-12-15 | 2010-03-23 | Valeo Radar Systems, Inc. | System and method for reducing the effect of a radar interference signal |
FR2879830B1 (fr) * | 2004-12-20 | 2007-03-02 | United Monolithic Semiconduct | Composant electronique miniature pour applications hyperfrequences |
US7680464B2 (en) * | 2004-12-30 | 2010-03-16 | Valeo Radar Systems, Inc. | Waveguide—printed wiring board (PWB) interconnection |
US7603097B2 (en) * | 2004-12-30 | 2009-10-13 | Valeo Radar Systems, Inc. | Vehicle radar sensor assembly |
US20060160500A1 (en) * | 2005-01-14 | 2006-07-20 | Xytrans, Inc. | VSAT block up converter (BUC) chip |
TWI260864B (en) * | 2005-04-08 | 2006-08-21 | Delta Electronics Inc | Wireless communication module |
US7542301B1 (en) | 2005-06-22 | 2009-06-02 | Alien Technology Corporation | Creating recessed regions in a substrate and assemblies having such recessed regions |
US8284823B2 (en) * | 2006-01-03 | 2012-10-09 | Nxp B.V. | Serial data communication system and method |
US8171191B2 (en) * | 2006-08-04 | 2012-05-01 | Arm Limited | Bus interconnect device and a data processing apparatus including such a bus interconnect device |
US7528062B2 (en) * | 2006-10-25 | 2009-05-05 | Freescale Semiconductor, Inc. | Integrated matching network and method for manufacturing integrated matching networks |
US8149818B2 (en) * | 2006-12-30 | 2012-04-03 | Broadcom Corporation | Mesh network within a device |
US7763976B2 (en) * | 2008-09-30 | 2010-07-27 | Freescale Semiconductor, Inc. | Integrated circuit module with integrated passive device |
US8508422B2 (en) * | 2009-06-09 | 2013-08-13 | Broadcom Corporation | Method and system for converting RF power to DC power utilizing a leaky wave antenna |
US8320856B2 (en) * | 2009-06-09 | 2012-11-27 | Broadcom Corporation | Method and system for a leaky wave antenna as a load on a power amplifier |
US8588686B2 (en) | 2009-06-09 | 2013-11-19 | Broadcom Corporation | Method and system for remote power distribution and networking for passive devices |
US8447250B2 (en) * | 2009-06-09 | 2013-05-21 | Broadcom Corporation | Method and system for an integrated voltage controlled oscillator-based transmitter and on-chip power distribution network |
EP2278714B1 (en) * | 2009-07-02 | 2015-09-16 | Nxp B.V. | Power stage |
US20110089531A1 (en) * | 2009-10-16 | 2011-04-21 | Teledyne Scientific & Imaging, Llc | Interposer Based Monolithic Microwave Integrate Circuit (iMMIC) |
EP2469592A1 (en) * | 2010-12-23 | 2012-06-27 | Karlsruher Institut für Technologie | Integrated circuit chip package device |
US9570420B2 (en) | 2011-09-29 | 2017-02-14 | Broadcom Corporation | Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package |
US8867592B2 (en) | 2012-05-09 | 2014-10-21 | Nxp B.V. | Capacitive isolated voltage domains |
US9007141B2 (en) | 2012-05-23 | 2015-04-14 | Nxp B.V. | Interface for communication between voltage domains |
US8995912B2 (en) * | 2012-12-03 | 2015-03-31 | Broadcom Corporation | Transmission line for an integrated circuit package |
US8680690B1 (en) | 2012-12-07 | 2014-03-25 | Nxp B.V. | Bond wire arrangement for efficient signal transmission |
US9202660B2 (en) | 2013-03-13 | 2015-12-01 | Teledyne Wireless, Llc | Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes |
US9467060B2 (en) | 2013-04-03 | 2016-10-11 | Nxp B.V. | Capacitive level shifter devices, methods and systems |
US8896377B1 (en) | 2013-05-29 | 2014-11-25 | Nxp B.V. | Apparatus for common mode suppression |
US9653796B2 (en) | 2013-12-16 | 2017-05-16 | Valeo Radar Systems, Inc. | Structure and technique for antenna decoupling in a vehicle mounted sensor |
US10727391B2 (en) | 2017-09-29 | 2020-07-28 | International Business Machines Corporation | Bump bonded cryogenic chip carrier |
US10321555B1 (en) * | 2018-09-04 | 2019-06-11 | Raytheon Company | Printed circuit board based RF circuit module |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4338621A (en) * | 1980-02-04 | 1982-07-06 | Burroughs Corporation | Hermetic integrated circuit package for high density high power applications |
JPS58446U (ja) * | 1981-06-25 | 1983-01-05 | 富士通株式会社 | 混成集積回路装置 |
FR2550009B1 (fr) * | 1983-07-29 | 1986-01-24 | Inf Milit Spatiale Aeronaut | Boitier de composant electronique muni d'un condensateur |
KR900001273B1 (ko) * | 1983-12-23 | 1990-03-05 | 후지쑤 가부시끼가이샤 | 반도체 집적회로 장치 |
US4903120A (en) * | 1985-11-22 | 1990-02-20 | Texas Instruments Incorporated | Chip carrier with interconnects on lid |
FR2591801B1 (fr) * | 1985-12-17 | 1988-10-14 | Inf Milit Spatiale Aeronaut | Boitier d'encapsulation d'un circuit electronique |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
JPH061788B2 (ja) * | 1987-03-11 | 1994-01-05 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子パッケージの実装方法 |
FR2621173B1 (fr) * | 1987-09-29 | 1989-12-08 | Bull Sa | Boitier pour circuit integre de haute densite |
US4878070A (en) * | 1988-10-17 | 1989-10-31 | Xerox Corporation | Thermal ink jet print cartridge assembly |
-
1990
- 1990-11-16 US US07/614,936 patent/US5138436A/en not_active Expired - Fee Related
-
1991
- 1991-10-23 CA CA002054089A patent/CA2054089A1/en not_active Abandoned
- 1991-11-12 EP EP91119283A patent/EP0491161A1/en not_active Withdrawn
- 1991-11-15 JP JP3326650A patent/JPH05145007A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124636A (en) * | 1998-01-26 | 2000-09-26 | Nec Corporation | MMIC package |
JP2004125810A (ja) * | 2004-01-19 | 2004-04-22 | Fujitsu Ten Ltd | ミリ波ユニットの構造 |
JP4632669B2 (ja) * | 2004-01-19 | 2011-02-16 | 富士通テン株式会社 | ミリ波ユニットの構造及びミリ波ユニットを備えたレーダ装置 |
JP2010003907A (ja) * | 2008-06-20 | 2010-01-07 | Mitsubishi Electric Corp | 半導体装置 |
US8039936B2 (en) | 2008-06-20 | 2011-10-18 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US5138436A (en) | 1992-08-11 |
CA2054089A1 (en) | 1992-05-17 |
EP0491161A1 (en) | 1992-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05145007A (ja) | 回路構成要素用の相互連結パツケージ | |
EP0595346B1 (en) | Composite microwave module assembly and its connection structure | |
KR100367936B1 (ko) | 적층체를구비한고주파집적회로장치 | |
JP3288840B2 (ja) | 半導体装置およびその製造方法 | |
US5500556A (en) | Packaging structure for microwave circuit | |
KR950005458B1 (ko) | 밀봉형 모듈 패키지 | |
US6175287B1 (en) | Direct backside interconnect for multiple chip assemblies | |
US6320257B1 (en) | Chip packaging technique | |
US6184463B1 (en) | Integrated circuit package for flip chip | |
US7084723B2 (en) | Waveguide coupler | |
US5338975A (en) | High density interconnect structure including a spacer structure and a gap | |
JPH0697362A (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
US5473190A (en) | Tab tape | |
CN114256733A (zh) | 光模块 | |
JPH0391973A (ja) | 超伝導体相互接続装置 | |
JP4630409B2 (ja) | 光電子集積回路装置 | |
JPS634712B2 (ja) | ||
JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
JP2000031331A (ja) | 電力増幅器 | |
JPH02271656A (ja) | 多層化マイクロ波集積回路 | |
JP3238791U (ja) | パワーモジュール | |
JPH07297359A (ja) | マルチチップモジュールとマルチチップモジュール用コネクタ | |
WO2022070856A1 (ja) | 配線基体および電子装置 | |
JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JPH0537208A (ja) | マイクロ波パツケージ |