JPH04183001A - マイクロ波ic用パッケージ - Google Patents
マイクロ波ic用パッケージInfo
- Publication number
- JPH04183001A JPH04183001A JP2312199A JP31219990A JPH04183001A JP H04183001 A JPH04183001 A JP H04183001A JP 2312199 A JP2312199 A JP 2312199A JP 31219990 A JP31219990 A JP 31219990A JP H04183001 A JPH04183001 A JP H04183001A
- Authority
- JP
- Japan
- Prior art keywords
- package
- microwave
- input
- chips
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 2
- 238000000638 solvent extraction Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000010953 base metal Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野1
この発明は、例えば数十MHz以上の高周波帯で動作す
る半導体集積回路のパッケージに関するものである。
る半導体集積回路のパッケージに関するものである。
[従来の技術1
第4図(a)は従来のメタルベース型パッケージを示す
平面図であり、第4図(b)は、第4図(a)のC−C
線による断面図である。また、第5図は、第4図のキャ
ビティに高周波ICチップを実装した状態を示す平面図
である。第4図、第5図において、1はベース金属、2
はICチップ実装用スペース(以下、キャビティと称す
)、3はメタルリング、4a、4bはマイクロストリッ
プ状のフィードスルーである。また、キャビティ2には
単独または複数の高周波ICチップ、この例では2個の
高周波ICチップ5a、5bがハンダ付け、接着剤、そ
の他の方法により固定され、ワイヤボンド、リボンボン
ドその他の方法を用いてDC端子、RF端子の結線を行
ったのちに、高周波動作を行わせている。
平面図であり、第4図(b)は、第4図(a)のC−C
線による断面図である。また、第5図は、第4図のキャ
ビティに高周波ICチップを実装した状態を示す平面図
である。第4図、第5図において、1はベース金属、2
はICチップ実装用スペース(以下、キャビティと称す
)、3はメタルリング、4a、4bはマイクロストリッ
プ状のフィードスルーである。また、キャビティ2には
単独または複数の高周波ICチップ、この例では2個の
高周波ICチップ5a、5bがハンダ付け、接着剤、そ
の他の方法により固定され、ワイヤボンド、リボンボン
ドその他の方法を用いてDC端子、RF端子の結線を行
ったのちに、高周波動作を行わせている。
[発明が解決しようとする課題1
上記のような高周波ICパッケージでは、入力側のフィ
ードスルー4aと出力側のフィードスルー4bとが同一
のキャビティ2の内部で相対しているため、入力信号の
一部が高周波ICチップ5a、5b内部を経由せず、直
接出力側フィードスルー4bに漏洩する。このため、パ
ッケージの入出力間のアイソレーションが悪化し、高性
能のスイッチング素子が得られないという問題点かあっ
た。
ードスルー4aと出力側のフィードスルー4bとが同一
のキャビティ2の内部で相対しているため、入力信号の
一部が高周波ICチップ5a、5b内部を経由せず、直
接出力側フィードスルー4bに漏洩する。このため、パ
ッケージの入出力間のアイソレーションが悪化し、高性
能のスイッチング素子が得られないという問題点かあっ
た。
この発明は、上記のような問題点を解消するためになさ
れたもので、入出力間のアイソレーションの良好なマイ
クロ波IC用パッケージを得ることを目的とする。
れたもので、入出力間のアイソレーションの良好なマイ
クロ波IC用パッケージを得ることを目的とする。
〔課題を解決するための手段1
この発明に係るマイクロ波IC用パッケージは、ICチ
ップ実装用スペースを接地導体でシールドして区切り複
数個のICチップ実装用スペースを形成したものである
。
ップ実装用スペースを接地導体でシールドして区切り複
数個のICチップ実装用スペースを形成したものである
。
〔作用]
この発明におけるマイクロ波IC用パッケージは、入力
端フィードスルーと出力側フィードスルーとの間に少な
くとも1つの接地導体によるシールYが存在するので、
入力/出力間のアイソレーションが改善される。
端フィードスルーと出力側フィードスルーとの間に少な
くとも1つの接地導体によるシールYが存在するので、
入力/出力間のアイソレーションが改善される。
[実施例]
以下、この発明の一実施例を図面について説明する。
第1図(a)、(b)はこの発明の一実施例を示すもの
で、第1図(a)はマイクロ波I C,用パッケージの
平面図、第1図(b)は、第1図(a)のA−A線によ
る断面図である。3Aは接地導体で、キャビティ2a、
2bを区切り、両者間をシールドしている。
で、第1図(a)はマイクロ波I C,用パッケージの
平面図、第1図(b)は、第1図(a)のA−A線によ
る断面図である。3Aは接地導体で、キャビティ2a、
2bを区切り、両者間をシールドしている。
第2図は、第1図の一実施例のマイクロ波IC用パッケ
ージに高周波ICチップを実装した状態を示す平面図で
あり、複数の高周波ICチップ5a、5bを別々のキャ
ビティ2a、2bにはんだ付け、接着剤そのだの方法を
用いて国定し、ワイヤボンド、リボンボンドその他の方
法を用いてDC端子、RF端子の結線を行った状態を示
している。
ージに高周波ICチップを実装した状態を示す平面図で
あり、複数の高周波ICチップ5a、5bを別々のキャ
ビティ2a、2bにはんだ付け、接着剤そのだの方法を
用いて国定し、ワイヤボンド、リボンボンドその他の方
法を用いてDC端子、RF端子の結線を行った状態を示
している。
上記実施例の場合、入力側フィードスルー4aと出力側
フィードスルー4bとの間に接地された接地導体3Aが
介在するため、アイソレーションが大幅に改善される。
フィードスルー4bとの間に接地された接地導体3Aが
介在するため、アイソレーションが大幅に改善される。
なお、上記実施例では、メタルベース・メタルリング型
パッケージを示したが、第3図に示すような多層誘電体
パッケージを用いてもよく、上記実施例と同等の効果を
有する。
パッケージを示したが、第3図に示すような多層誘電体
パッケージを用いてもよく、上記実施例と同等の効果を
有する。
すなわち、第3図(a)はこの発明の他の実施例として
の多層誘電体パッケージを示す平面図であり、第3図(
b)は、第3図(a)のB−B線による断面図である。
の多層誘電体パッケージを示す平面図であり、第3図(
b)は、第3図(a)のB−B線による断面図である。
第3図において、第1図。
第2図と同一符号は同一構成部分を示し、6は誘電体層
、7はスルーホールである。また、この実施例では、パ
ッケージベースとして金属を用いたが、すべて誘電体か
らなるパッケージに関しても、同等の効果を奏すること
はいうまでもない。
、7はスルーホールである。また、この実施例では、パ
ッケージベースとして金属を用いたが、すべて誘電体か
らなるパッケージに関しても、同等の効果を奏すること
はいうまでもない。
また、キャビティ2の数は2個に限定されている。
[発明の効果]
以上説明したように、この発明は、ICチップ実装用ス
ペースを接地導体でシールドして区切り複数個のICチ
ップ実装用スペースを形成したので、入出力ボート間の
アイソレーションの良好なマイクロ波IC用パッケージ
が得られるという効果がある。
ペースを接地導体でシールドして区切り複数個のICチ
ップ実装用スペースを形成したので、入出力ボート間の
アイソレーションの良好なマイクロ波IC用パッケージ
が得られるという効果がある。
第1図(a)はこの発明の一実施例を示すマイクロ波I
C用パッケージの平面図、第1図(b)は、第1図(a
)のA−A線による断面図、第2図はこの発明のマイク
ロ波IC用パッケージに高周波ICチップを実装した状
態を示す平面図、第3図(a)はこの発明の他の実施例
を示す多層誘電体パッケージの平面図、第3図(b)は
、第3図(a)のB−B線によるの断面図、第4図(a
)は従来のマイクロ波IC用パッケージを示す平面図、
第4図(b)は、第4図(a)のC−C線による断面図
、第5図は、第4図のマイクロ波IC用パッケージに高
周波ICチップを実装した状態を示す平面図である。 図において、1はベース金属−,2a、2bはキャビテ
ィ、3はメタルリング、4a〜4Cはマイクロストリッ
プ状のフィードスルー、5a、5bは高周波ICチップ
、6は誘電体層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 4a−4c フィードスル− 第2図 5a、Sb 高mrclcテッフ0 第3図 6 誘電メネ眉 第4図 第5図 平成 3年9月13 日 持許庁長宮殿 1、事件の表示 特願平2−312199号2、発明
の名称 マイクロ波IC用バ・7ケージ3、補正を
する者 (連絡先03(3213)342]特許部) −5、
補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 6 補正の内容 (1) 明細書の特許請求の範囲を別紙のように補正
する。 (2) 明細書第3頁8行の「は、」の次に下記を加
える。 「ベース上に複数の高周波ICが直列接続されで実装さ
れるICチップ実装用スペースを備えたものであって、
」 (3) 同じ(第5頁11〜12行の「また、・・・
・・・いる。」を、削除する。 (4) 同じく第5頁15行の「区切り」を、[高周
波ICの直列接続方向に区切り」と補正する。 (5)同じく第5頁18行の「得られる」を、「得られ
るばかりでなく、従来のICチップをそのまま使用でき
る」と補正する。 以上 2、特許請求の範囲 ベース上に亭数の高周波ICが直列接続されて実装され
るICチップ実装用スペースを備えたマイクロ波IC用
パッケージにおいて、前記ICチップ実装用スペースを
接地導体でシールドして並記直列接続の 口に区切り、
複数個のICチップ実装用スペースを形成したことを特
徴とするマイクロ波IC用パッケージ
C用パッケージの平面図、第1図(b)は、第1図(a
)のA−A線による断面図、第2図はこの発明のマイク
ロ波IC用パッケージに高周波ICチップを実装した状
態を示す平面図、第3図(a)はこの発明の他の実施例
を示す多層誘電体パッケージの平面図、第3図(b)は
、第3図(a)のB−B線によるの断面図、第4図(a
)は従来のマイクロ波IC用パッケージを示す平面図、
第4図(b)は、第4図(a)のC−C線による断面図
、第5図は、第4図のマイクロ波IC用パッケージに高
周波ICチップを実装した状態を示す平面図である。 図において、1はベース金属−,2a、2bはキャビテ
ィ、3はメタルリング、4a〜4Cはマイクロストリッ
プ状のフィードスルー、5a、5bは高周波ICチップ
、6は誘電体層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 4a−4c フィードスル− 第2図 5a、Sb 高mrclcテッフ0 第3図 6 誘電メネ眉 第4図 第5図 平成 3年9月13 日 持許庁長宮殿 1、事件の表示 特願平2−312199号2、発明
の名称 マイクロ波IC用バ・7ケージ3、補正を
する者 (連絡先03(3213)342]特許部) −5、
補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 6 補正の内容 (1) 明細書の特許請求の範囲を別紙のように補正
する。 (2) 明細書第3頁8行の「は、」の次に下記を加
える。 「ベース上に複数の高周波ICが直列接続されで実装さ
れるICチップ実装用スペースを備えたものであって、
」 (3) 同じ(第5頁11〜12行の「また、・・・
・・・いる。」を、削除する。 (4) 同じく第5頁15行の「区切り」を、[高周
波ICの直列接続方向に区切り」と補正する。 (5)同じく第5頁18行の「得られる」を、「得られ
るばかりでなく、従来のICチップをそのまま使用でき
る」と補正する。 以上 2、特許請求の範囲 ベース上に亭数の高周波ICが直列接続されて実装され
るICチップ実装用スペースを備えたマイクロ波IC用
パッケージにおいて、前記ICチップ実装用スペースを
接地導体でシールドして並記直列接続の 口に区切り、
複数個のICチップ実装用スペースを形成したことを特
徴とするマイクロ波IC用パッケージ
Claims (1)
- ベース上にICチップ実装用スペースを備えたマイクロ
波IC用パッケージにおいて、前記ICチップ実装用ス
ペースを接地導体でシールドして区切り複数個のICチ
ップ実装用スペースを形成したことを特徴とするマイク
ロ波IC用パッケージ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2312199A JPH04183001A (ja) | 1990-11-16 | 1990-11-16 | マイクロ波ic用パッケージ |
US07/780,309 US5258646A (en) | 1990-11-16 | 1991-10-22 | Package for microwave IC |
EP91310463A EP0486273B1 (en) | 1990-11-16 | 1991-11-13 | Package for microwave IC |
DE69122041T DE69122041T2 (de) | 1990-11-16 | 1991-11-13 | Packung für Mikrowellen-IC |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2312199A JPH04183001A (ja) | 1990-11-16 | 1990-11-16 | マイクロ波ic用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04183001A true JPH04183001A (ja) | 1992-06-30 |
Family
ID=18026403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2312199A Pending JPH04183001A (ja) | 1990-11-16 | 1990-11-16 | マイクロ波ic用パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5258646A (ja) |
EP (1) | EP0486273B1 (ja) |
JP (1) | JPH04183001A (ja) |
DE (1) | DE69122041T2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3638173B2 (ja) * | 1996-03-27 | 2005-04-13 | 本田技研工業株式会社 | マイクロ波回路用パッケージ |
US6759742B2 (en) * | 1999-10-12 | 2004-07-06 | The Whitaker Corporation | Interchangeable bond-wire interconnects |
CN100380661C (zh) * | 2002-01-29 | 2008-04-09 | 美高森美公司 | 分栅式功率模块以及用于抑制其中振荡的方法 |
US8946875B2 (en) | 2012-01-20 | 2015-02-03 | Intersil Americas LLC | Packaged semiconductor devices including pre-molded lead-frame structures, and related methods and systems |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4259684A (en) * | 1978-10-13 | 1981-03-31 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Packages for microwave integrated circuits |
US4649416A (en) * | 1984-01-03 | 1987-03-10 | Raytheon Company | Microwave transistor package |
US4953001A (en) * | 1985-09-27 | 1990-08-28 | Raytheon Company | Semiconductor device package and packaging method |
US4639760A (en) * | 1986-01-21 | 1987-01-27 | Motorola, Inc. | High power RF transistor assembly |
US4868639A (en) * | 1986-08-11 | 1989-09-19 | Fujitsu Limited | Semiconductor device having waveguide-coaxial line transformation structure |
JP2571832B2 (ja) * | 1988-09-05 | 1997-01-16 | 日本電信電話株式会社 | 高速・高周波集積回路用パッケージ |
US4901041A (en) * | 1988-09-30 | 1990-02-13 | Grumman Corporation | High-performance package for monolithic microwave integrated circuits |
US4933745A (en) * | 1988-11-25 | 1990-06-12 | Raytheon Company | Microwave device package |
JPH0770641B2 (ja) * | 1989-03-17 | 1995-07-31 | 三菱電機株式会社 | 半導体パッケージ |
US5045820A (en) * | 1989-09-27 | 1991-09-03 | Motorola, Inc. | Three-dimensional microwave circuit carrier and integral waveguide coupler |
FR2655195B1 (fr) * | 1989-11-24 | 1997-07-18 | Mitsubishi Electric Corp | Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication. |
JPH07105608B2 (ja) * | 1990-03-01 | 1995-11-13 | 三菱電機株式会社 | マイクロ波集積回路収納ケース |
US5138436A (en) * | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
-
1990
- 1990-11-16 JP JP2312199A patent/JPH04183001A/ja active Pending
-
1991
- 1991-10-22 US US07/780,309 patent/US5258646A/en not_active Expired - Fee Related
- 1991-11-13 DE DE69122041T patent/DE69122041T2/de not_active Expired - Fee Related
- 1991-11-13 EP EP91310463A patent/EP0486273B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0486273A1 (en) | 1992-05-20 |
DE69122041T2 (de) | 1997-02-06 |
US5258646A (en) | 1993-11-02 |
EP0486273B1 (en) | 1996-09-11 |
DE69122041D1 (de) | 1996-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6105226A (en) | Leadless ceramic chip carrier crosstalk suppression method | |
EP0798782B1 (en) | Microwave circuit package | |
US6323116B1 (en) | Differential pair geometry for integrated circuit chip packages | |
US3754170A (en) | Integrated circuit device having monolithic rf shields | |
US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
US7463115B2 (en) | High frequency electronic component | |
JPH04183001A (ja) | マイクロ波ic用パッケージ | |
US3364400A (en) | Microwave transistor package | |
US5250844A (en) | Multiple power/ground planes for tab | |
JPS62257759A (ja) | ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法 | |
JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
US6300677B1 (en) | Electronic assembly having improved power supply bus voltage integrity | |
JP2532039B2 (ja) | 高周波用半導体装置 | |
JPH0821642B2 (ja) | 高周波素子用パツケ−ジ | |
JPH05226500A (ja) | 実装回路基板 | |
JPS62142395A (ja) | 多機能回路基板 | |
JPH1093012A (ja) | 高周波集積回路装置 | |
JPS62208705A (ja) | フイルタ−素子及び複合フイルタ− | |
JPH11298281A (ja) | 表面実装型圧電デバイス及び圧電ユニット | |
JPH0447974B2 (ja) | ||
JPH01143230A (ja) | 半導体装置 | |
JPH01212456A (ja) | 半導体装置用パッケージ | |
JPS6390892A (ja) | 高周波用多層基板回路 | |
EP0020787B1 (en) | High frequency semiconductor unit | |
JPS63216366A (ja) | 集積回路用パツケ−ジ |