JPH05129744A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH05129744A
JPH05129744A JP3313588A JP31358891A JPH05129744A JP H05129744 A JPH05129744 A JP H05129744A JP 3313588 A JP3313588 A JP 3313588A JP 31358891 A JP31358891 A JP 31358891A JP H05129744 A JPH05129744 A JP H05129744A
Authority
JP
Japan
Prior art keywords
insulating
metal substrate
circuit
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3313588A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3313588A priority Critical patent/JPH05129744A/ja
Publication of JPH05129744A publication Critical patent/JPH05129744A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 搭載回路素子を気密封止するためのケース材
を不要とし、その接着のための熱処理工程を削減すると
共にノイズシールド特性の改善を目的とする。 【構成】 絶縁金属基板(20)の回路パターン形成面の周
辺部には剪断加工処理により略絶縁金属基板(20)の厚さ
の幅の段部(26)が形成される。搭載回路素子(40)(42)(4
4)はその段部(26)により形成され、絶縁金属基板(20)の
厚さより浅い凹部内の所定のパッド(34)上に固着され
る。対向配置される絶縁金属基板(20)はその段部(26)の
回路パターンで金属枠(56)に固着、接続される。剪断加
工処理を利用するため絶縁金属基板(20)の基体(22)、そ
の酸化膜(24)、絶縁層(30)および回路パターンからなる
積層構造に破壊が生ずることがなく、回路パターン形成
後、回路素子搭載後に金属基板に凹部を形成することが
可能となる。また、この凹部に絶縁樹脂(54)を充填する
ため、搭載回路素子を気密封止するためのケース材およ
びその接着工程が削減される。さらにまた、対向配置さ
れる絶縁金属基板(20)は金属枠(56)により同一電位とさ
れるためノイズのシールド能力が向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路装置に関
し、詳細には、ノイズシールド性能に優れる混成集積回
路装置構造に関する。
【０００２】
【従来の技術】図９を参照すると、従来の混成集積回路
装置は絶縁金属基板(70)、この絶縁金属基板(70)上に、
絶縁層(76)を介して形成した各種パッド(78)、導電路、
所定のパッド(78)上に固着したパワー素子(80)、集積回
路素子(82)等の半導体素子、チップコンデンサ、あるい
はチップ抵抗(86)、並びに外部リード(88)および搭載素
子を気密封止するケース材(90)等から構成される。
【０００３】絶縁金属基板(70)には放熱特性および加工
性を考慮して略２ｍｍ厚のアルミニウム(72)が使用さ
れ、絶縁性の向上のためにその表面が陽極酸化処理（そ
の酸化膜を符号74で示す）される。この絶縁金属基板(7
0)は混成集積回路装置が略完成した時点で、数単位乃至
十数単位の混成集積回路装置基板から単位混成集積回路
装置のサイズに分割プレスされる。
【０００４】各種パッド(78)および導電路は、ポリイミ
ド樹脂等の接着性を有する熱硬化性絶縁樹脂と略３５μ
ｍ厚の銅箔とのクラッド材を温度１５０℃〜１７０℃、
１平方センチメートル当り５０〜１００Ｋｇの圧力で絶
縁金属基板(70)にホットプレスした後、その銅箔をホト
エッチングする等して所定パターンに形成される。な
お、ワイアボンディングされるパッド(78)にはニッケル
メッキが施される。また、前記熱硬化性絶縁樹脂はこの
ホットプレス工程で完全硬化して略３５μｍ厚の絶縁層
(76)となる。
【０００５】パワー素子(80)あるいは集積回路素子(82)
等の半導体素子およびその他の回路素子にはチップ部品
が使用される。パワー素子(80)はヒートシンク(84)を介
して所定のパッド(78)に半田固着され、集積回路素子(8
2)は銀ペースト等により所定のパッド(78)に半田固着さ
れる。また、チップコンデンサ、あるいはチップ抵抗(8
6)、外部リード(88)等の異型部品は半田固着される。こ
れら回路素子は所定のパッド(78)上にスクリーン印刷し
たソルダーペーストに一時的に付着させた後、リフロー
して完全固着される。
【０００６】樹脂製のケース材(90)は、例えばエポキシ
含浸ポリエステル不繊布を接着シート（図示しない）と
して、加熱圧着して（１２５℃、８時間）絶縁金属基板
(70)の終辺部で固着され、搭載回路素子を気密封止す
る。外部リード(88)が固着されるこのケース材(90)の凹
部にはエポキシ樹脂が充填され、さらにこれを硬化（１
２５℃、２〜８時間）して、外部リード(88)の固着部の
機械的強度が向上される。
【０００７】
【発明が解決しようとする課題】従来の混成集積回路装
置は、絶縁金属基板(70)上に搭載するチップ形状の半導
体素子を気密封止するためのケース材(90)が必要であ
り、さらには、このケース材(90)を絶縁金属基板(70)に
固着するために上記したような高温度、長時間の熱処理
が必要である問題を有していると共に、樹脂製のケース
材を使用する場合には、ノイズをシールドできない問題
も有している。
【０００８】また、集積度向上およびノイズシールドの
問題を解決するため、従来例として例示した混成集積回
路装置の回路基板を金属枠の両面に接着し、対向配置し
た構造の多層混成集積回路装置が提案されているが、こ
の混成集積回路装置は、使用周波数が高い場合には、二
枚の回路基板と金属枠の接着面からノイズが漏洩する問
題を有している。
【０００９】そこで、本発明の目的はケース材(90)が不
要な、従って、ケース材(90)の固着のための熱処理工程
が不要であって、かつノイズシールド性能に優れた混成
集積回路装置構造を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、絶縁金属基板
の回路パターン形成面の所定領域をプレス加工して凹部
を形成し、この凹部に絶縁樹脂を充填して搭載回路素子
を埋設した構造の混成集積回路基板を、それぞれの搭載
素子が対向するように、金属枠の両面に固着、接続した
ことを主要な特徴とする。
【００１１】
【作用】絶縁金属基板に形成した凹部に回路素子を搭載
し、この凹部に絶縁樹脂を充填するため回路素子を気密
封止するためのケース材が不要となり、従って、ケース
材を絶縁金属基板の周辺部に接着するための長時間の熱
処理工程が不要となる。
【００１２】また、絶縁金属基板の凹部形成にプレス加
工を使用するため、絶縁金属基板の基体、そのメッキ
層、絶縁層、金属回路パターンからなる積層構造が破壊
されない。さらにまた、二枚の絶縁金属基板を、その周
辺部に形成した回路パターンで金属枠の両面に固着、接
続するため二枚の絶縁金属基板の電位が同一電位とな
り、二枚の絶縁金属基板間隙からのノイズ漏洩が防止さ
れる。
【００１３】
【実施例】図１乃至図７を参照して本発明の第１の実施
例を説明する。なお、図１乃至図５は実施例の各製造段
階の断面図である。図１を参照すると、絶縁金属基板(2
0)には、放熱特性および加工性を考慮して、陽極酸化処
理した（その酸化膜を符号(24)で示す）略２ｍｍ厚のア
ルミニウム(24)が使用される。この製造段階の絶縁金属
基板(20)は数乃至十数単位の混成集積回路装置の平面サ
イズを有しており、単位混成集積回路装置への分割を考
慮してスリット（図示しない）が形成されている。この
絶縁金属基板(20)の一主面に、ポリイミド樹脂等の接着
性を有する熱硬化性絶縁樹脂(30)と略３５μｍ厚の銅箔
(32)とからなるクラッド材(28)が温度１５０℃〜１７０
℃、１平方センチメートル当り５０〜１００Ｋｇの圧力
でホットプレスされる。このホットプレス工程により、
熱硬化性絶縁樹脂(30)は完全硬化して略３５μｍ厚の絶
縁層(30)となる。
【００１４】図２を参照すると、ホットプレスされた銅
箔(32)をホトエッチングする等して各種パッド(34)(35)
(36)および図示しない導電路が所定パターンに形成さ
れ、接地導電路を金属基板(20)に接続するため、アルミ
ニウム(22)に達する接地孔(38)が複数穿設される。
【００１５】集積回路素子(40)、チップコンデンサ、あ
るいはチップ抵抗(42)、パワー回路素子(44)、あるいは
そのヒートシンク(46)等の回路素子は所定のダイボンド
パッド(34)上に銀ペースト、半田ペースト等のソルダー
ペーストを順次、選択的にスクリーン印刷し、それら回
路素子をソルダーペーストに一時的に付着させた後、リ
フローする工程を繰り返して完全固着される。
【００１６】そして、外部リード(52)が固着されるパッ
ド(36)上にソルダーペースト(50)をスクリーン印刷した
後、集積回路素子(40)、パワー回路素子(44)の電極と所
定のワイアボンディングパッド(35)および孔(38)と接地
導電路に連続するパッド(35)がボンディングワイア(48)
で接続される。なお、本発明では、特に、絶縁金属基板
(20)の周辺部にも回路パターンが連続形成されており、
この回路パターンも絶縁金属基板(20)の外部リード導出
辺において、アルミニウム(22)にボンディングワイア(4
8)で接続されている。なお、上記回路素子の固着順序は
その各種ソルダーの溶融温度を考慮して決定される。
【００１７】図３に先の工程により半完成した混成集積
回路装置の絶縁金属基板(20)をプレス加工する工程を示
す。同図を参照すると、プレス加工装置は絶縁金属基板
(20)の厚さに略等しい幅を残して、絶縁金属基板(20)の
４辺の周辺部を押圧する上金型(60)と抑え金型(62)、金
属基板(20)の厚さに略等しい幅の４辺の周辺部を剪断加
工する下金型(64)から構成され、アルミニウム(22)の剪
断強度を越す圧力が上金型(60)あるいは下金型(64)に付
与される。この上金型(60)あるいは下金型(64)の行程は
絶縁金属基板(20)を完全剪断しないような、例えば絶縁
金属基板(20)の厚さの略８０％に設定される。絶縁金属
基板(20)の回路パターン形成面の所定の領域を窪ませる
このプレス加工により、図４に示すように、絶縁金属基
板(20)にはその周辺部に段部(26)が形成され、この段部
(26)により形成される凹部内に搭載回路素子が収容され
る。
【００１８】図４を参照すると、リフロー工程により、
同図に実線で示すクランク形状の外部リード(52)を絶縁
金属基板(20)の１辺に固着した後、絶縁金属基板(20)の
凹部に絶縁樹脂(54)を充填し、これを硬化させて搭載回
路素子を埋設して一方の混成集積回路基板(10)あるいは
(12)が完成する。
【００１９】以上の工程順序は、ソルダーペーストのス
クリーン印刷工程、回路素子固着工程、ワイアボンディ
ング工程、外部リード固着工程等の難易を考慮して決定
されたものであって、現時点の技術水準では最善と考え
られるものであるが、特殊構造の製造装置、例えば特殊
構造のワイアボンダ、あるいはスクリーン印刷装置の使
用が許される場合には上記した工程順序にとらわれな
い。
【００２０】図５および図６を参照すると、上記した工
程を経てそれぞれに形成された混成集積回路基板(10)(1
2)は搭載回路素子が対向するように、混成集積回路基板
(10)(12)の絶縁金属基板(20)の段部(26)に形成された銅
箔回路パターンで、図７に示すようなコ字形状の金属枠
(56)の両面に固着、接続される。なお、図６は一部を切
断して示す実施例の斜視図であって、図中の符号(10)(1
2)は混成集積回路基板、(42)は搭載素子、(52)は外部リ
ード、(54)は絶縁樹脂、(56)は金属枠である。
【００２１】本発明は絶縁金属基板(20)の凹部形成にプ
レス（剪断）加工を使用するため、絞加工により凹部を
形成する場合に生ずるアルミニウム(22)、その酸化膜(2
4)、絶縁層(28)並びに銅箔回路パターンからなる積層構
造の破壊が生じない特徴を有する。また、絶縁金属基板
(20)の段部(26)に形成した回路パターンと金属枠(56)で
二枚の絶縁金属基板(20)を電気的に接続するため、二枚
の絶縁金属基板(20)が同一電位になって、ノイズ漏洩が
防止される特徴も有する。なお、外部リード(52)導出部
に、図５に破線で示すような、外部リード(52)のための
スリットを形成した金属製の補助ケース(57)を被覆する
場合にはさらにノイズ漏洩が防止される。
【００２２】図８に本発明の第２の実施例を断面図で示
す。本実施例は第１の実施例の絶縁金属基板(20)の絶縁
樹脂(54)上部を金属ケース(58)で被覆するものであっ
て、混成集積回路基板の製造工程は先の実施例と同一で
ある。金属ケース(58)の端部は、ノイズのシールドを完
全にするため、外部リード導出辺を除く絶縁金属基板(2
0)の段部(26)の回路パターンに半田固着される。
【００２３】以上、実施例に基づいて本発明を説明した
が、本発明は金属基板の一部にのみ凹部を形成するよう
な変更、複数の凹部を形成するような変更、あるいは金
属基板上に直接に回路素子を固着するような変更、さら
には熱伝導が特に良好な別異の絶縁層を介して金属基板
上にヒートシンクを固着するような変更、さらにまた、
金属基板凹部に絶縁樹脂を充填した後に金属基板の段部
を完全剪断するような変更が可能である。
【００２４】
【発明の効果】以上述べたように本発明の混成集積回路
装置は、搭載回路素子を気密封止するためのケース材が
不要であり、従って、その接着のための長時間の熱処理
工程が不要であるため製造に要する時間が短縮される利
点を有すると共に回路素子搭載後の熱処理工程が削減さ
れるため、搭載回路素子への熱的影響を考慮する煩雑な
温度管理が不要となる利点も有する。また、対向配置さ
れる絶縁金属基板を金属枠で固着、接続するため二枚の
絶縁金属基板の電位が同一となって、ノイズシールド能
力が向上する利点も有する。
【００２５】
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程を説明する断
面図。
【図２】本発明の第１の実施例の製造工程を説明する断
面図。
【図３】本発明の第１の実施例の製造工程を説明する断
面図。
【図４】本発明の第１の実施例の製造工程を説明する断
面図。
【図５】本発明の第１の実施例の製造工程を説明する断
面図。
【図６】一部を切断して示す実施例の斜視図。
【図７】実施例で使用される金属枠の斜視図。
【図８】本発明の第２の実施例の断面図。
【図９】従来例の断面図。
【符号の説明】
２０ 絶縁金属基板 ２２ アルミニウム ２４ 酸化膜 ２６ 段部 ３０ 絶縁層 ３４ パッド ３５ パッド ３６ パッド ３８ 接地孔 ４０ 集積回路素子 ４２ チップ抵抗 ４４ パワー回路素子 ４６ ヒートシンク ４８ ボンディングワイア ５２ 外部リード ５４ 絶縁樹脂 ５６ 金属枠

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 絶縁金属基板と、 この絶縁金属基板上に絶縁層を介して所定形状に形成し
    た回路パターンと、 この回路パターン上に固着、接続された複数の回路素子
    および外部リードと、 金属枠を備え、 前記絶縁金属基板の回路パターン形成面の所定領域をプ
    レス加工して凹部を形成し、この凹部に絶縁樹脂を充填
    して前記回路素子を埋設したそれぞれ第１および第２の
    混成集積回路基板を前記金属枠の両面に、それぞれの素
    子搭載面を対向させて固着した混成集積回路装置。
  2. 【請求項２】 絶縁金属基板と、 この絶縁金属基板上に絶縁層を介して所定形状に形成し
    た回路パターンと、 金属枠を備え、 前記絶縁金属基板の回路パターン形成面の所定領域をプ
    レス加工して凹部を形成し、この凹部に絶縁樹脂を充填
    して前記回路素子を埋設したそれぞれ第１および第２の
    混成集積回路基板を前記金属枠の両面に、それぞれの素
    子搭載面を対向させて固着すると共に、その金属枠に当
    接する金属パターンを外部リード導出辺で絶縁金属基板
    に接続した混成集積回路装置。
  3. 【請求項３】 絶縁金属基板と、 この絶縁金属基板上に絶縁層を介して所定形状に形成し
    た回路パターンと、 この回路パターン上に固着、接続された複数の回路素子
    および外部リードを備え、 前記絶縁金属基板の回路パターン形成面の所定領域をプ
    レス加工して凹部を形成し、この凹部に絶縁樹脂を充填
    して前記回路素子を埋設した混成集積回路基板と、 前記絶縁金属基板の周辺部の回路パターンに接続され、
    絶縁金属基板の凹部に充填した絶縁樹脂上部を被覆する
    金属ケースからなる混成集積回路装置。
JP3313588A 1991-10-31 1991-10-31 混成集積回路装置 Pending JPH05129744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3313588A JPH05129744A (ja) 1991-10-31 1991-10-31 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3313588A JPH05129744A (ja) 1991-10-31 1991-10-31 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH05129744A true JPH05129744A (ja) 1993-05-25

Family

ID=18043124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3313588A Pending JPH05129744A (ja) 1991-10-31 1991-10-31 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH05129744A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170088A (ja) * 1993-12-13 1995-07-04 Kitagawa Ind Co Ltd 電子素子シールドパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170088A (ja) * 1993-12-13 1995-07-04 Kitagawa Ind Co Ltd 電子素子シールドパッケージ

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
JP2816028B2 (ja) 半導体装置の製造方法
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
WO1995008189A1 (fr) Circuit multipuce
JPH1012812A (ja) 電力用半導体装置
JP2698278B2 (ja) 混成集積回路装置
JPH0730215A (ja) 混成集積回路装置
JPH06164088A (ja) 混成集積回路装置
JPH05129744A (ja) 混成集積回路装置
JPH05211256A (ja) 半導体装置
JPH0451582A (ja) 混成集積回路装置
JPH05243287A (ja) 混成集積回路装置およびその製造方法
JPH08148647A (ja) 半導体装置
JPH05129743A (ja) 混成集積回路装置およびその製造方法
JP2680764B2 (ja) 混成集積回路及びその製造方法
JP2974819B2 (ja) 半導体装置およびその製造方法
WO2021079851A1 (ja) 回路モジュールおよびその製造方法
JPS63155734A (ja) 半導体チツプの実装方法
JP2541494B2 (ja) 半導体装置
JPH05144985A (ja) 混成集積回路装置
JP2796636B2 (ja) 電子部品搭載用基板
JPH05129742A (ja) 混成集積回路装置およびその製造方法
JP2841825B2 (ja) 混成集積回路
JP2933830B2 (ja) チップ部品の実装構造