JPH05127672A - 倍音付与回路 - Google Patents
倍音付与回路Info
- Publication number
- JPH05127672A JPH05127672A JP3311609A JP31160991A JPH05127672A JP H05127672 A JPH05127672 A JP H05127672A JP 3311609 A JP3311609 A JP 3311609A JP 31160991 A JP31160991 A JP 31160991A JP H05127672 A JPH05127672 A JP H05127672A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- overtone
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3264—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits in audio amplifiers
- H03F1/327—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits in audio amplifiers to emulate discharge tube amplifier characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/36—Hydrogen production from non-carbon containing sources, e.g. by water electrolysis
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Electrophonic Musical Instruments (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】１つの回路から種々の倍音を含む様々な音を作
り出すことができ、しかも高い信頼性および耐久性を得
ることの可能な倍音付与回路を提供する。 【構成】アナログ入力はＡ／Ｄ変換器１によりディジタ
ル信号に変換されて信号処理部２に与えられ、この信号
処理部２でディジタル信号処理が施されて得られるディ
ジタル信号は、Ｄ／Ａ変換器３でアナログ化されて、ア
ナログ出力として出力される。信号処理部２はＣＰＵ４
により制御される。ＣＰＵ４には、補助記憶装置５が結
合されている。ＣＰＵ４により制御される信号処理部２
は、Ａ／Ｄ変換器１から入力される入力ディジタル信号
をテーブルＲＡＭ６に格納された入出力値変換テーブル
を用いて変換し、所定のディジタル処理を行う。テーブ
ルＲＡＭ６に格納された入出力値変換テーブルによる信
号データの変換は、入力信号に対応するデータをアドレ
スとしてテーブルＲＡＭ６をアクセスし、読み出された
データを直接または補間しつつ出力値とすることにより
行われる。
り出すことができ、しかも高い信頼性および耐久性を得
ることの可能な倍音付与回路を提供する。 【構成】アナログ入力はＡ／Ｄ変換器１によりディジタ
ル信号に変換されて信号処理部２に与えられ、この信号
処理部２でディジタル信号処理が施されて得られるディ
ジタル信号は、Ｄ／Ａ変換器３でアナログ化されて、ア
ナログ出力として出力される。信号処理部２はＣＰＵ４
により制御される。ＣＰＵ４には、補助記憶装置５が結
合されている。ＣＰＵ４により制御される信号処理部２
は、Ａ／Ｄ変換器１から入力される入力ディジタル信号
をテーブルＲＡＭ６に格納された入出力値変換テーブル
を用いて変換し、所定のディジタル処理を行う。テーブ
ルＲＡＭ６に格納された入出力値変換テーブルによる信
号データの変換は、入力信号に対応するデータをアドレ
スとしてテーブルＲＡＭ６をアクセスし、読み出された
データを直接または補間しつつ出力値とすることにより
行われる。
Description
【０００１】
【産業上の利用分野】この発明は、例えばギター用アン
プのような楽器用アンプ等に用いられる倍音付与エフェ
クトを得るための倍音付与回路に係り、特にディジタル
信号処理により倍音付与エフェクトを得る倍音付与回路
に関する。
プのような楽器用アンプ等に用いられる倍音付与エフェ
クトを得るための倍音付与回路に係り、特にディジタル
信号処理により倍音付与エフェクトを得る倍音付与回路
に関する。
【０００２】
【従来の技術】例えば、ギター用アンプのような楽器用
アンプ等においては、単に入力信号を増幅するだけでな
く、入力信号に倍音成分を適宜付与し、音色表現として
の歪み成分等を発生させ、いわゆるディストーションサ
ウンド等のような楽器等に適した音を得ることが行われ
ている。
アンプ等においては、単に入力信号を増幅するだけでな
く、入力信号に倍音成分を適宜付与し、音色表現として
の歪み成分等を発生させ、いわゆるディストーションサ
ウンド等のような楽器等に適した音を得ることが行われ
ている。
【０００３】従来、ギター用アンプのような楽器用アン
プ等において倍音成分を付与するためには、(1) 真空管
アンプを用いて真空管特性により信号波形に歪みを生じ
させる方式、または(2) 半導体素子を用いて信号波形を
クリップさせ、さらにイコライザを用いて周波数特性を
調整するディストーション回路により信号波形に歪みを
生じさせる方式が採用されている。
プ等において倍音成分を付与するためには、(1) 真空管
アンプを用いて真空管特性により信号波形に歪みを生じ
させる方式、または(2) 半導体素子を用いて信号波形を
クリップさせ、さらにイコライザを用いて周波数特性を
調整するディストーション回路により信号波形に歪みを
生じさせる方式が採用されている。
【０００４】
【発明が解決しようとする課題】上述した従来の２つの
方式のうち、(1) の真空管アンプを用いる方式による装
置は、生成されるディストーション等に関しては、音色
的にはよいが、真空管を用いるため、装置自体の耐久
性、信頼性に問題がある。また、(2) の半導体素子によ
るディストーション回路を用いた装置は、(1) のに比較
して耐久性および信頼性は高いが、充分に満足できる音
色を得ることはできない。しかも、これら従来の装置
は、共にアナログ回路であるため１つの回路から１通り
の音しか出すことができず、複数通りの音を出すために
は、複数の回路を用意する必要がある。
方式のうち、(1) の真空管アンプを用いる方式による装
置は、生成されるディストーション等に関しては、音色
的にはよいが、真空管を用いるため、装置自体の耐久
性、信頼性に問題がある。また、(2) の半導体素子によ
るディストーション回路を用いた装置は、(1) のに比較
して耐久性および信頼性は高いが、充分に満足できる音
色を得ることはできない。しかも、これら従来の装置
は、共にアナログ回路であるため１つの回路から１通り
の音しか出すことができず、複数通りの音を出すために
は、複数の回路を用意する必要がある。
【０００５】この発明は、上述のような事情に鑑みてな
されたもので、１つの回路から種々の倍音を含む様々な
音を作り出すことができ、しかも高い信頼性および耐久
性を得ることの可能な倍音付与回路を提供することを目
的としている。
されたもので、１つの回路から種々の倍音を含む様々な
音を作り出すことができ、しかも高い信頼性および耐久
性を得ることの可能な倍音付与回路を提供することを目
的としている。
【０００６】
【課題を解決するための手段】この発明に係る第１の倍
音付与回路は、入力されるディジタルデータ値に対し
て、予め設定された変換値を出力する入出力値変換テー
ブルを具備し、入力されるディジタルデータ値に応じた
当該入出力値変換テーブルの値を直接にまたは補間しつ
つ読み出すことにより、当該入力された信号に対して所
定の倍音成分が付与された出力信号を得るようにしたこ
とを特徴としている。
音付与回路は、入力されるディジタルデータ値に対し
て、予め設定された変換値を出力する入出力値変換テー
ブルを具備し、入力されるディジタルデータ値に応じた
当該入出力値変換テーブルの値を直接にまたは補間しつ
つ読み出すことにより、当該入力された信号に対して所
定の倍音成分が付与された出力信号を得るようにしたこ
とを特徴としている。
【０００７】この発明に係る第２の倍音付与回路は、入
力された信号のレベルに応じて当該入力信号にＤＣ（直
流）バイアスを付与し、当該ＤＣバイアスが付与された
入力信号に対して上述の入出力値変換テーブルを介する
信号処理を施すことにより倍音付与状態を変化させるこ
とを特徴としている。この発明に係る第３の倍音付与回
路は、上記第１または第２の倍音付与回路を複数個具備
し、前段回路の出力を位相反転させて後段回路に入力す
るように直列接続することを特徴としている。この発明
に係るさらにその他の倍音付与回路は、上記第１または
第２の倍音付与回路を複数個具備し、前段に位相反転手
段を有するものと有さないものを混在させた上でこれら
倍音付与回路を並列接続して構成したことを特徴として
いる。
力された信号のレベルに応じて当該入力信号にＤＣ（直
流）バイアスを付与し、当該ＤＣバイアスが付与された
入力信号に対して上述の入出力値変換テーブルを介する
信号処理を施すことにより倍音付与状態を変化させるこ
とを特徴としている。この発明に係る第３の倍音付与回
路は、上記第１または第２の倍音付与回路を複数個具備
し、前段回路の出力を位相反転させて後段回路に入力す
るように直列接続することを特徴としている。この発明
に係るさらにその他の倍音付与回路は、上記第１または
第２の倍音付与回路を複数個具備し、前段に位相反転手
段を有するものと有さないものを混在させた上でこれら
倍音付与回路を並列接続して構成したことを特徴として
いる。
【０００８】
【作用】この発明の第１の倍音付与回路においては、入
出力値変換テーブルを利用したディジタル信号処理によ
り、容易に任意の倍音成分を付与した信号を得ることが
でき、高い耐久性および信頼性を得ることができる。こ
の発明の第２の倍音付与回路においては、ＤＣバイアス
を付加した上で入出力値変換テーブルを利用するので、
より複雑な倍音成分の付与が可能となり、倍音成分付与
のバリエーションが格段に増加し、且つ真空管タイプの
ディストーションをリアルに実現することができる。
出力値変換テーブルを利用したディジタル信号処理によ
り、容易に任意の倍音成分を付与した信号を得ることが
でき、高い耐久性および信頼性を得ることができる。こ
の発明の第２の倍音付与回路においては、ＤＣバイアス
を付加した上で入出力値変換テーブルを利用するので、
より複雑な倍音成分の付与が可能となり、倍音成分付与
のバリエーションが格段に増加し、且つ真空管タイプの
ディストーションをリアルに実現することができる。
【０００９】この発明の第３の倍音付与回路において
は、上述の第１または第２の倍音付与回路の位相反転を
含む縦続接続により、さらに複雑な倍音成分の付与が可
能となる。この発明の第４の倍音付与回路においては、
上述の第１または第２の倍音付与回路の位相反転を含む
並列接続により、一層複雑な倍音成分の付与が可能にな
るとともに、より真空管タイプに近い音色を実現するこ
とができる。
は、上述の第１または第２の倍音付与回路の位相反転を
含む縦続接続により、さらに複雑な倍音成分の付与が可
能となる。この発明の第４の倍音付与回路においては、
上述の第１または第２の倍音付与回路の位相反転を含む
並列接続により、一層複雑な倍音成分の付与が可能にな
るとともに、より真空管タイプに近い音色を実現するこ
とができる。
【００１０】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の第１の実施例に係る倍音
付加回路の構成を示している。この第１の実施例は、入
出力値変換テーブルの読出しによってディジタル信号処
理にて倍音を発生させる回路である。楽器用アンプとし
て、一般に音が良いとされている真空管アンプにおける
増幅回路の１回路の動作の特徴として次の２点があげら
れる。 (1) 入出力特性がリニアではないため、出力波形がクリ
ップしなくても入力信号に含まれない倍音成分が出力信
号に含まれる。 (2) 入力信号レベルが大きくなるとグリッド電流が流れ
出し、その影響で入力信号にかかるバイアス電圧が変動
し、出力信号に含まれる倍音成分の量が変化する。
説明する。図１は、この発明の第１の実施例に係る倍音
付加回路の構成を示している。この第１の実施例は、入
出力値変換テーブルの読出しによってディジタル信号処
理にて倍音を発生させる回路である。楽器用アンプとし
て、一般に音が良いとされている真空管アンプにおける
増幅回路の１回路の動作の特徴として次の２点があげら
れる。 (1) 入出力特性がリニアではないため、出力波形がクリ
ップしなくても入力信号に含まれない倍音成分が出力信
号に含まれる。 (2) 入力信号レベルが大きくなるとグリッド電流が流れ
出し、その影響で入力信号にかかるバイアス電圧が変動
し、出力信号に含まれる倍音成分の量が変化する。
【００１１】これら２つの特徴のうち(1) は、倍音成分
等が積極的に付加されていないクリーンサウンドによる
増幅再生時の音の艶、音のふくよかさ等に大きく影響
し、(2) は、倍音成分等を積極的に付加したディストー
ションサウンドによる増幅再生時の音の腰、ねばり等に
大きな影響を与える。したがって、これらの特徴をディ
ジタル信号処理技術を用いて実現することによって楽器
用アンプに適する良好な音を作り出すことが可能であ
る。
等が積極的に付加されていないクリーンサウンドによる
増幅再生時の音の艶、音のふくよかさ等に大きく影響
し、(2) は、倍音成分等を積極的に付加したディストー
ションサウンドによる増幅再生時の音の腰、ねばり等に
大きな影響を与える。したがって、これらの特徴をディ
ジタル信号処理技術を用いて実現することによって楽器
用アンプに適する良好な音を作り出すことが可能であ
る。
【００１２】これを実現するのが図１に示すこの発明の
第１の実施例に係る倍音付与回路である。図１におい
て、アナログ入力はＡ／Ｄ（アナログ−ディジタル）変
換器１によりディジタル信号に変換されて信号処理部２
に与えられ、この信号処理部２でディジタル信号処理が
施されて得られるディジタル信号は、Ｄ／Ａ（ディジタ
ル−アナログ）変換器３でアナログ化されて、アナログ
出力として出力される。信号処理部２はＣＰＵ（中央処
理装置）４により制御される。ＣＰＵ４には、補助記憶
装置５が結合されている。ＣＰＵ４により制御される信
号処理部２は、Ａ／Ｄ変換器１から入力される入力ディ
ジタル信号をテーブルＲＡＭ（ランダムアクセスメモ
リ）６に格納された入出力値変換テーブルを用いて変換
し、所定のディジタル処理を行う。テーブルＲＡＭ６に
格納された入出力値変換テーブルによる信号データの変
換は、入力信号に対応するデータをアドレスとしてテー
ブルＲＡＭ６をアクセスし、読み出されたデータを出力
値とすることにより行われる。また、テーブルＲＡＭ６
に格納される入出力値変換テーブルの内容は、必要に応
じてＣＰＵ４により書き換えることができる。なお、入
出力値変換テーブルの内容を書き換える必要のない場合
には当該テーブルを格納するメモリをＲＯＭ（ランダム
アクセスメモリ）で構成してもよいことは勿論である。
第１の実施例に係る倍音付与回路である。図１におい
て、アナログ入力はＡ／Ｄ（アナログ−ディジタル）変
換器１によりディジタル信号に変換されて信号処理部２
に与えられ、この信号処理部２でディジタル信号処理が
施されて得られるディジタル信号は、Ｄ／Ａ（ディジタ
ル−アナログ）変換器３でアナログ化されて、アナログ
出力として出力される。信号処理部２はＣＰＵ（中央処
理装置）４により制御される。ＣＰＵ４には、補助記憶
装置５が結合されている。ＣＰＵ４により制御される信
号処理部２は、Ａ／Ｄ変換器１から入力される入力ディ
ジタル信号をテーブルＲＡＭ（ランダムアクセスメモ
リ）６に格納された入出力値変換テーブルを用いて変換
し、所定のディジタル処理を行う。テーブルＲＡＭ６に
格納された入出力値変換テーブルによる信号データの変
換は、入力信号に対応するデータをアドレスとしてテー
ブルＲＡＭ６をアクセスし、読み出されたデータを出力
値とすることにより行われる。また、テーブルＲＡＭ６
に格納される入出力値変換テーブルの内容は、必要に応
じてＣＰＵ４により書き換えることができる。なお、入
出力値変換テーブルの内容を書き換える必要のない場合
には当該テーブルを格納するメモリをＲＯＭ（ランダム
アクセスメモリ）で構成してもよいことは勿論である。
【００１３】信号処理部２は、具体的には図２に示すよ
うに信号−アドレス変換部１１、テーブル読み出し部１
２および補間部１３により構成される。信号−アドレス
変換部１１は、入力データｘを、それに対応するテーブ
ルＲＡＭ６のアドレス値に変換する。このアドレス値を
用いてテーブル読み出し部１２がテーブルＲＡＭ６から
データｙi およびデータｙi+1 を読み出す。これらのデ
ータｙi およびデータｙi+1 は、入力データｘとともに
補間部１３に与えられ、補間部１３で１次補間処理が施
されて出力データｙが出力される。
うに信号−アドレス変換部１１、テーブル読み出し部１
２および補間部１３により構成される。信号−アドレス
変換部１１は、入力データｘを、それに対応するテーブ
ルＲＡＭ６のアドレス値に変換する。このアドレス値を
用いてテーブル読み出し部１２がテーブルＲＡＭ６から
データｙi およびデータｙi+1 を読み出す。これらのデ
ータｙi およびデータｙi+1 は、入力データｘとともに
補間部１３に与えられ、補間部１３で１次補間処理が施
されて出力データｙが出力される。
【００１４】ここでは、テーブルＲＡＭ６に格納するテ
ーブルサイズを小さくするために補間部１３で１次補間
を用いて出力を計算している。図２において、入力デー
タは信号−アドレス変換部１１でテーブルＲＡＭ６のア
ドレスに相当する値に変換され、このアドレスデータに
より、テーブルＲＡＭ６内のテーブルのそのアドレスに
格納されたテーブルデータがテーブル読み出し部１２で
読み出されて出力データとなる。このとき全ての入力デ
ータに対して変換テーブルデータを用意するようにする
と、入力データのビット数が大きいときにはテーブルの
サイズも大きくなる。このため図２の構成では、入力デ
ータを上位ビットと下位ビットに分け、上位ビットに対
する粗い変換テーブルを用いて、下位ビットのデータは
補間部１３で１次補間による補間演算によって求める手
法を用いている。もちろん、テーブルＲＡＭ６に全ての
入力データに対する変換テーブルデータを用意すれば、
補間部１３を設ける必要はない。
ーブルサイズを小さくするために補間部１３で１次補間
を用いて出力を計算している。図２において、入力デー
タは信号−アドレス変換部１１でテーブルＲＡＭ６のア
ドレスに相当する値に変換され、このアドレスデータに
より、テーブルＲＡＭ６内のテーブルのそのアドレスに
格納されたテーブルデータがテーブル読み出し部１２で
読み出されて出力データとなる。このとき全ての入力デ
ータに対して変換テーブルデータを用意するようにする
と、入力データのビット数が大きいときにはテーブルの
サイズも大きくなる。このため図２の構成では、入力デ
ータを上位ビットと下位ビットに分け、上位ビットに対
する粗い変換テーブルを用いて、下位ビットのデータは
補間部１３で１次補間による補間演算によって求める手
法を用いている。もちろん、テーブルＲＡＭ６に全ての
入力データに対する変換テーブルデータを用意すれば、
補間部１３を設ける必要はない。
【００１５】入出力特性テーブルによる効果の例を図３
〜図８に示す。図３〜図５は、入出力特性がリニアな場
合、図６〜図８は、入出力特性が非リニアな場合をそれ
ぞれ示している。また、図３〜図８における入力信号レ
ベルはそれぞれ図３＜図４＜図５、図６＜図７＜図８と
なっている。これら図３〜図８より、入出力特性がリニ
アな場合は、出力信号がクリップしないときは全く倍音
（ハーモニクス）があらわれず、波形がクリップしたと
きに急激に倍音が発生する。しかし、入出力特性がリニ
アでない適切なテーブルを選定すれば、入力信号レベル
が小さいときから倍音が発生し、入力信号レベルが大き
くなるに従って倍音が増加していくのがわかる。この倍
音成分によってクリーントーン出力時の音の艶等を作り
出すことができる。また、このようにすることによっ
て、クリップした時の急激な音色変化を防ぐこともでき
る。
〜図８に示す。図３〜図５は、入出力特性がリニアな場
合、図６〜図８は、入出力特性が非リニアな場合をそれ
ぞれ示している。また、図３〜図８における入力信号レ
ベルはそれぞれ図３＜図４＜図５、図６＜図７＜図８と
なっている。これら図３〜図８より、入出力特性がリニ
アな場合は、出力信号がクリップしないときは全く倍音
（ハーモニクス）があらわれず、波形がクリップしたと
きに急激に倍音が発生する。しかし、入出力特性がリニ
アでない適切なテーブルを選定すれば、入力信号レベル
が小さいときから倍音が発生し、入力信号レベルが大き
くなるに従って倍音が増加していくのがわかる。この倍
音成分によってクリーントーン出力時の音の艶等を作り
出すことができる。また、このようにすることによっ
て、クリップした時の急激な音色変化を防ぐこともでき
る。
【００１６】次にこの発明の第２の実施例に係る倍音付
加回路について説明する。この第２の実施例は、上述し
た第１の実施例と同様の倍音付加回路において、入力信
号に適切なバイアス値を与えることによって１種類のテ
ーブルから様々な倍音を発生させるとともに、入力信号
に与えるバイアス値を入力信号のレベルに応じて変動さ
せることにより発生する倍音を変化させる回路である。
加回路について説明する。この第２の実施例は、上述し
た第１の実施例と同様の倍音付加回路において、入力信
号に適切なバイアス値を与えることによって１種類のテ
ーブルから様々な倍音を発生させるとともに、入力信号
に与えるバイアス値を入力信号のレベルに応じて変動さ
せることにより発生する倍音を変化させる回路である。
【００１７】このような第２の実施例の構成を図９に示
す。図９に示す倍音付与回路は、第１のテーブル読み出
し処理部２１、第１のテーブルＲＡＭ２２、第２のテー
ブル読み出し処理部２３、第２のテーブルＲＡＭ２４、
データ遅延部２５〜２７、バイアス量計算部２８、およ
び加算部２９，３０を有している。第１および第２のテ
ーブル読み出し処理部２１および２３は、いずれも、図
１における信号処理部２、ＣＰＵ４および補助記憶装置
５からなる部分と実質的に同様の構成を有している。こ
の場合、入力信号は既に図示していないＡ／Ｄ変換器で
Ａ／Ｄ変換されており、出力信号はディジタル信号（再
生に際して必要に応じてＤ／Ａ変換される）であるとす
る。第１のテーブルＲＡＭ２２は図１におけるテーブル
ＲＡＭ６と同様の入出力値変換特性テーブルを格納し、
第２のテーブルＲＡＭ２４は入力−グリッド電流変換特
性テーブルを格納している。バイアス量計算部２８は、
第２のテーブル読み出し処理部２３の入力Ｖｉｎ（ｔ）
を遅延部２５で１サンプル遅延したデータＶｉｎ（ｔ−
１）、第２のテーブル読み出し処理部２３の出力Ｉｇ
（ｔ）を遅延部２６で１サンプル遅延したデータＩｇ
（ｔ−１）、およびバイアス量計算部２８自身の出力Ｖ
ｃ（ｔ）を遅延部２６で１サンプル遅延したデータＶｃ
（ｔ−１）を用いて、次に示すオイラーの積分計算を行
うことにより、バイアス量Ｖｃ（ｔ）を得ている。
す。図９に示す倍音付与回路は、第１のテーブル読み出
し処理部２１、第１のテーブルＲＡＭ２２、第２のテー
ブル読み出し処理部２３、第２のテーブルＲＡＭ２４、
データ遅延部２５〜２７、バイアス量計算部２８、およ
び加算部２９，３０を有している。第１および第２のテ
ーブル読み出し処理部２１および２３は、いずれも、図
１における信号処理部２、ＣＰＵ４および補助記憶装置
５からなる部分と実質的に同様の構成を有している。こ
の場合、入力信号は既に図示していないＡ／Ｄ変換器で
Ａ／Ｄ変換されており、出力信号はディジタル信号（再
生に際して必要に応じてＤ／Ａ変換される）であるとす
る。第１のテーブルＲＡＭ２２は図１におけるテーブル
ＲＡＭ６と同様の入出力値変換特性テーブルを格納し、
第２のテーブルＲＡＭ２４は入力−グリッド電流変換特
性テーブルを格納している。バイアス量計算部２８は、
第２のテーブル読み出し処理部２３の入力Ｖｉｎ（ｔ）
を遅延部２５で１サンプル遅延したデータＶｉｎ（ｔ−
１）、第２のテーブル読み出し処理部２３の出力Ｉｇ
（ｔ）を遅延部２６で１サンプル遅延したデータＩｇ
（ｔ−１）、およびバイアス量計算部２８自身の出力Ｖ
ｃ（ｔ）を遅延部２６で１サンプル遅延したデータＶｃ
（ｔ−１）を用いて、次に示すオイラーの積分計算を行
うことにより、バイアス量Ｖｃ（ｔ）を得ている。
【００１８】 Ｖｃ（ｔ）＝｛Ｉｇ（ｔ−１）＋［（Ｖｉｎ（ｔ−１） −Ｖｃ（ｔ−１））／Ｒｇ］｝／Ｃ・Ｆｓ （ここで、Ｆｓはサンプリング周波数である。）
【００１９】このオイラーの積分計算によるバイアス量
は、図１０に示すようにコンデンサＣ（容量もＣとす
る）、抵抗Ｒｇ（抵抗値もＲｇとする）および電流源Ｉ
ｇ（電流値もＩｇとする）からなる等価回路に入力電圧
Ｖｉｎが入力されるときのコンデンサの端子電圧Ｖｃに
相当する。図９の回路で、入力信号には加算部２９で予
め固定バイアスが加算され、さらに上述のバイアス量計
算部２８で得たバイアス量Ｖｃ（ｔ）が加算部３０で加
算されて、テーブル読み出し処理部２１に与えられる入
力Ｖｉｎとなる。このようにバイアスが付加された入力
Ｖｉｎに基づいてテーブル読み出し処理部２１で第１の
テーブルＲＡＭ２２のデータを読み出すことにより出力
を得る。
は、図１０に示すようにコンデンサＣ（容量もＣとす
る）、抵抗Ｒｇ（抵抗値もＲｇとする）および電流源Ｉ
ｇ（電流値もＩｇとする）からなる等価回路に入力電圧
Ｖｉｎが入力されるときのコンデンサの端子電圧Ｖｃに
相当する。図９の回路で、入力信号には加算部２９で予
め固定バイアスが加算され、さらに上述のバイアス量計
算部２８で得たバイアス量Ｖｃ（ｔ）が加算部３０で加
算されて、テーブル読み出し処理部２１に与えられる入
力Ｖｉｎとなる。このようにバイアスが付加された入力
Ｖｉｎに基づいてテーブル読み出し処理部２１で第１の
テーブルＲＡＭ２２のデータを読み出すことにより出力
を得る。
【００２０】次に、このようにバイアスを変動させるこ
とによる効果の例を説明する。ここではわかりやすい例
として、第１のテーブルＲＡＭ２２の入出力値変換特性
テーブルを、図１１に示すようにコンパレータとしての
効果を持つテーブルを用いたものとして説明する。図１
１の入出力値変換特性テーブルの特性は、ディストーシ
ョンのゲインを非常に大きくし、波形が完全にクリップ
した状態と考えられる。この状態では、図１２〜図１４
に示すように入力信号のレベルを変化させても出力信号
波形は全く変化しない。
とによる効果の例を説明する。ここではわかりやすい例
として、第１のテーブルＲＡＭ２２の入出力値変換特性
テーブルを、図１１に示すようにコンパレータとしての
効果を持つテーブルを用いたものとして説明する。図１
１の入出力値変換特性テーブルの特性は、ディストーシ
ョンのゲインを非常に大きくし、波形が完全にクリップ
した状態と考えられる。この状態では、図１２〜図１４
に示すように入力信号のレベルを変化させても出力信号
波形は全く変化しない。
【００２１】ここで、例えば、図１４の状態で入力信号
に適宜なるバイアス値を与えると、図１５に示されるよ
うに、図１４と全く同じ入出力値変換特性から異なる出
力信号波形を得ることが可能となる。このことを応用し
て、入力信号に与えるバイアス電圧を入力信号のレベル
に応じて変化させるようにすれば、ディストーションサ
ウンドで波形がクリップした状態からさらに音色を変化
させることが可能になる。例えば、図１６に入力信号が
大きくなるに従ってバイアスも大きくした場合の例を示
す。なお、バイアス値の変動の仕方は、第２のテーブル
ＲＡＭ２４に格納される入力−グリッド電流値テーブル
とバイアス量計算におけるコンデンサＣおよび抵抗Ｒｇ
の値を変えることにより制御することが可能である。
に適宜なるバイアス値を与えると、図１５に示されるよ
うに、図１４と全く同じ入出力値変換特性から異なる出
力信号波形を得ることが可能となる。このことを応用し
て、入力信号に与えるバイアス電圧を入力信号のレベル
に応じて変化させるようにすれば、ディストーションサ
ウンドで波形がクリップした状態からさらに音色を変化
させることが可能になる。例えば、図１６に入力信号が
大きくなるに従ってバイアスも大きくした場合の例を示
す。なお、バイアス値の変動の仕方は、第２のテーブル
ＲＡＭ２４に格納される入力−グリッド電流値テーブル
とバイアス量計算におけるコンデンサＣおよび抵抗Ｒｇ
の値を変えることにより制御することが可能である。
【００２２】このような出力波形の変化による音色の変
化が楽器用アンプにおけるディストーションサウンドの
音のねばりに大きな影響を与える。なお、バイアスを入
力信号に応じて変動させる方法は、上述以外にも考えら
れる。バイアス量を変動させるためのその他の方法の例
を示す。
化が楽器用アンプにおけるディストーションサウンドの
音のねばりに大きな影響を与える。なお、バイアスを入
力信号に応じて変動させる方法は、上述以外にも考えら
れる。バイアス量を変動させるためのその他の方法の例
を示す。
【００２３】低域通過フィルタ（ＬＰＦ）を用いてバイ
アス量を変動させる方法による構成の例を図１７に示
す。図１７では、加算部３１で入力信号に固定バイアス
が加算された後に、入力−グリッド電流変換部３２で入
力−グリッド電流変換変換テーブルを用いて変換し、こ
のグリッド電流のＤＣ（直流）成分をＬＰＦ３３で取り
出して、乗算部３４で所定の係数ａを乗算して、グリッ
ド電流のＤＣ成分をバイアス量に変換してから加算部３
５で入力信号に加算する。入出力変換部３６は、このバ
イアスが加算された入力信号から入出力値変換特性テー
ブルを用いて出力を得る。
アス量を変動させる方法による構成の例を図１７に示
す。図１７では、加算部３１で入力信号に固定バイアス
が加算された後に、入力−グリッド電流変換部３２で入
力−グリッド電流変換変換テーブルを用いて変換し、こ
のグリッド電流のＤＣ（直流）成分をＬＰＦ３３で取り
出して、乗算部３４で所定の係数ａを乗算して、グリッ
ド電流のＤＣ成分をバイアス量に変換してから加算部３
５で入力信号に加算する。入出力変換部３６は、このバ
イアスが加算された入力信号から入出力値変換特性テー
ブルを用いて出力を得る。
【００２４】入力信号のエンベロープを検出することに
よりバイアス量を変動させる方法による構成の例を図１
８に示す。図１８では、加算部４１で固定バイアスを加
える前の入力信号のエンベロープをエンベロープ検出部
４２で検出し、このエンベロープデータをバイアス量変
換テーブルを用いたバイアス量変換部４３でバイアス量
に変換する。加算部４１で固定バイアスが加えられた入
力信号に上記バイアス量を加算部４４で加算して入出力
変換部４５に与え、入出力変換部４５はこのバイアスが
加算された入力信号から入出力値変換特性テーブルを用
いて出力を得る。
よりバイアス量を変動させる方法による構成の例を図１
８に示す。図１８では、加算部４１で固定バイアスを加
える前の入力信号のエンベロープをエンベロープ検出部
４２で検出し、このエンベロープデータをバイアス量変
換テーブルを用いたバイアス量変換部４３でバイアス量
に変換する。加算部４１で固定バイアスが加えられた入
力信号に上記バイアス量を加算部４４で加算して入出力
変換部４５に与え、入出力変換部４５はこのバイアスが
加算された入力信号から入出力値変換特性テーブルを用
いて出力を得る。
【００２５】エンベロープ検出部４２におけるエンベロ
ープの検出のための処理の一例を図１９に示す。すなわ
ち、入力信号ｘ（ｔ）がｘ（ｔ）≧ａ・ｙ（ｔ−１）で
あるときは、ｘ（ｔ）をそのまま、入力信号ｘ（ｔ）が
ｘ（ｔ）＜ａ・ｙ（ｔ−１）であるときは、ａ・ｙ（ｔ
−１）を、出力信号ｙ（ｔ）として出力する処理を行
う。ａ・ｙ（ｔ−１）は、出力信号ｙ（ｔ）を遅延部４
６で１サンプル遅延してｙ（ｔ−１）とし、これを乗算
部４７でａ倍してうる。このａ・ｙ（ｔ−１）と入力信
号ｘ（ｔ）とをセレクタ４８で上述の条件に応じて選択
して出力する。なお、このように入力信号にＤＣバイア
スを付加した上で倍音付加を行う場合、その出力を利用
する後段機器にＤＣオフセット等の悪影響が生ずるおそ
れのあるようなケースも考えられるが、その場合には当
該倍音付加構成の出力側にＤＣ成分除去のための構成を
さらに付加すればよい。ＤＣ成分除去の構成としては、
ＤＣ成分を遮断する高域通過フィルタ（ＨＰＦ）を設け
てやればよい。
ープの検出のための処理の一例を図１９に示す。すなわ
ち、入力信号ｘ（ｔ）がｘ（ｔ）≧ａ・ｙ（ｔ−１）で
あるときは、ｘ（ｔ）をそのまま、入力信号ｘ（ｔ）が
ｘ（ｔ）＜ａ・ｙ（ｔ−１）であるときは、ａ・ｙ（ｔ
−１）を、出力信号ｙ（ｔ）として出力する処理を行
う。ａ・ｙ（ｔ−１）は、出力信号ｙ（ｔ）を遅延部４
６で１サンプル遅延してｙ（ｔ−１）とし、これを乗算
部４７でａ倍してうる。このａ・ｙ（ｔ−１）と入力信
号ｘ（ｔ）とをセレクタ４８で上述の条件に応じて選択
して出力する。なお、このように入力信号にＤＣバイア
スを付加した上で倍音付加を行う場合、その出力を利用
する後段機器にＤＣオフセット等の悪影響が生ずるおそ
れのあるようなケースも考えられるが、その場合には当
該倍音付加構成の出力側にＤＣ成分除去のための構成を
さらに付加すればよい。ＤＣ成分除去の構成としては、
ＤＣ成分を遮断する高域通過フィルタ（ＨＰＦ）を設け
てやればよい。
【００２６】次にこの発明の第３の実施例に係る倍音付
加回路について説明する。この第３の実施例は、上述し
た第１または第２の実施例と同様の構成の倍音付加回路
からなる倍音発生装置を複数個用意し、出力信号を位相
反転しながら直列に接続することにより倍音成分を変化
させる回路である。このような第３の実施例の構成を図
２０に示す。図２０に示す倍音付与回路は、入力信号
を、例えば図９に示したのと同様の構成を有する第１お
よび第２の倍音発生装置５１および５２と、これら第１
および第２の倍音発生装置５１および５２の間に介挿さ
れた位相反転回路５３とを有している。
加回路について説明する。この第３の実施例は、上述し
た第１または第２の実施例と同様の構成の倍音付加回路
からなる倍音発生装置を複数個用意し、出力信号を位相
反転しながら直列に接続することにより倍音成分を変化
させる回路である。このような第３の実施例の構成を図
２０に示す。図２０に示す倍音付与回路は、入力信号
を、例えば図９に示したのと同様の構成を有する第１お
よび第２の倍音発生装置５１および５２と、これら第１
および第２の倍音発生装置５１および５２の間に介挿さ
れた位相反転回路５３とを有している。
【００２７】第１および第２の倍音発生装置５１および
５２を位相反転回路５３により位相反転して直列に接続
することにより音色の変化を容易に制御することができ
る。以下に図２０のように２段の場合の直列接続の動作
の例を説明する。ここで倍音発生装置５１および５２に
用いる入出力値変換特性テーブルは図２１のような特性
を有するテーブルを用いるものとする。すなわち、この
テーブルはゲインを持たせたリニアなテーブルで入力が
大きくなると出力波形がクリップする特性を持ってい
る。
５２を位相反転回路５３により位相反転して直列に接続
することにより音色の変化を容易に制御することができ
る。以下に図２０のように２段の場合の直列接続の動作
の例を説明する。ここで倍音発生装置５１および５２に
用いる入出力値変換特性テーブルは図２１のような特性
を有するテーブルを用いるものとする。すなわち、この
テーブルはゲインを持たせたリニアなテーブルで入力が
大きくなると出力波形がクリップする特性を持ってい
る。
【００２８】まず、入力として充分に小さなレベルの信
号を入力すると、図２０の入力ＰＡ、第１の倍音発生装
置５１の出力ＰＢ、位相反転回路５３の出力ＰＣ、およ
び第２の倍音発生装置５２の出力（最終出力）ＰＤの各
ポイントにおける波形は図２２のようになる。次に入力
レベルを少し大きくして、第２の倍音発生装置５２でク
リップおよびバイアスの変動を生じている状態の上記各
ポイントＰＡ、ＰＢ、ＰＣ、およびＰＤの波形を図２３
に示す。
号を入力すると、図２０の入力ＰＡ、第１の倍音発生装
置５１の出力ＰＢ、位相反転回路５３の出力ＰＣ、およ
び第２の倍音発生装置５２の出力（最終出力）ＰＤの各
ポイントにおける波形は図２２のようになる。次に入力
レベルを少し大きくして、第２の倍音発生装置５２でク
リップおよびバイアスの変動を生じている状態の上記各
ポイントＰＡ、ＰＢ、ＰＣ、およびＰＤの波形を図２３
に示す。
【００２９】さらに入力レベルを上げて第１の倍音発生
装置５１でもクリップおよびバイアスの変動がおきた状
態を図２４に示す。また、そのときの第２の倍音発生装
置５２の動作状態を図２５に示す。図２５によれば、入
力信号がクリップした波形だとバイアス変動の効果はあ
まりあらわれず、このことより倍音発生装置を直列に接
続した場合、前段でのバイアス変動が後段のバイアス変
動より影響が大きくなる。また、位相反転を行っている
ため前段と後段とでデューティ比の変化の仕方が逆にな
っている。
装置５１でもクリップおよびバイアスの変動がおきた状
態を図２４に示す。また、そのときの第２の倍音発生装
置５２の動作状態を図２５に示す。図２５によれば、入
力信号がクリップした波形だとバイアス変動の効果はあ
まりあらわれず、このことより倍音発生装置を直列に接
続した場合、前段でのバイアス変動が後段のバイアス変
動より影響が大きくなる。また、位相反転を行っている
ため前段と後段とでデューティ比の変化の仕方が逆にな
っている。
【００３０】これらのことより、直列接続により、入力
レベルが小さいときは後段のバイアス変動によって出力
波形のデューティ比を変化させておいて、入力レベルに
応じて前段のバイアス変動の効果でデューティ比を戻
し、さらに反対方向へデューティ比を変化させるという
制御を各段毎に分けて考えることが可能になり、制御が
容易になる。また、さらに段数を増やすことにより、一
層細かい制御を行うことが可能となる。
レベルが小さいときは後段のバイアス変動によって出力
波形のデューティ比を変化させておいて、入力レベルに
応じて前段のバイアス変動の効果でデューティ比を戻
し、さらに反対方向へデューティ比を変化させるという
制御を各段毎に分けて考えることが可能になり、制御が
容易になる。また、さらに段数を増やすことにより、一
層細かい制御を行うことが可能となる。
【００３１】次にこの発明の第４の実施例に係る倍音付
加回路について説明する。この第３の実施例は、上述し
た第１または第２の実施例と同様の構成の倍音付加回路
からなる倍音発生装置を複数個用意し、入力信号を位相
反転したものとそうでないものを並列に接続した回路で
ある。このような第４の実施例の構成を図２６に示す。
図２６に示す倍音付与回路は、入力信号を、例えば図９
に示したのと同様の構成を有し互いに並列に設けられる
第１および第２の倍音発生装置６１および６２と、第１
の倍音発生装置５１の入力側および出力側にそれぞれ接
続した位相反転回路６３および６４と、位相反転回路６
４の出力に第２の倍音発生装置６２の出力を加算する加
算部６５とを有している。
加回路について説明する。この第３の実施例は、上述し
た第１または第２の実施例と同様の構成の倍音付加回路
からなる倍音発生装置を複数個用意し、入力信号を位相
反転したものとそうでないものを並列に接続した回路で
ある。このような第４の実施例の構成を図２６に示す。
図２６に示す倍音付与回路は、入力信号を、例えば図９
に示したのと同様の構成を有し互いに並列に設けられる
第１および第２の倍音発生装置６１および６２と、第１
の倍音発生装置５１の入力側および出力側にそれぞれ接
続した位相反転回路６３および６４と、位相反転回路６
４の出力に第２の倍音発生装置６２の出力を加算する加
算部６５とを有している。
【００３２】真空管アンプによるディストーションの音
の良さの原因として、パワーアンプによる歪みもあげら
れる。この場合のパワーアンプ回路は多くの場合プッシ
ュプル回路を構成している。そこで、このような音を実
現するために図２６のように構成してプッシュプル動作
させている。ディストーション再生時における入力、位
相反転回路６３の出力ＱＡ、第１の倍音発生装置６１の
出力ＱＢ、位相反転回路６３の出力ＱＣ、第２の倍音発
生装置６２の出力ＱＤ、および出力の各ポイントの波形
は図２７のようになる。
の良さの原因として、パワーアンプによる歪みもあげら
れる。この場合のパワーアンプ回路は多くの場合プッシ
ュプル回路を構成している。そこで、このような音を実
現するために図２６のように構成してプッシュプル動作
させている。ディストーション再生時における入力、位
相反転回路６３の出力ＱＡ、第１の倍音発生装置６１の
出力ＱＢ、位相反転回路６３の出力ＱＣ、第２の倍音発
生装置６２の出力ＱＤ、および出力の各ポイントの波形
は図２７のようになる。
【００３３】このような動作によって図２７の出力波形
図に示したＡ部のような段部が生じるが、この特徴がデ
ィストーションサウンドに大きな影響を持っている。な
お、図２７は、説明を簡単にするため入出力テーブルを
図２１のようなテーブルとしたために、段部が極端な波
形になっているが、実際の真空管アンプでは図２８に示
すように、もっと滑らかになっている。このような状態
も入出力値特性テーブルの内容を変更することにより容
易に実現することができる。また、このような段部の発
生は、バイアスを変動させることによって生じるため、
入力信号が小さいときには段部を消すようにすることも
可能である。このような制御は、入力−グリッド電流テ
ーブルの内容を変更することにより可能である。
図に示したＡ部のような段部が生じるが、この特徴がデ
ィストーションサウンドに大きな影響を持っている。な
お、図２７は、説明を簡単にするため入出力テーブルを
図２１のようなテーブルとしたために、段部が極端な波
形になっているが、実際の真空管アンプでは図２８に示
すように、もっと滑らかになっている。このような状態
も入出力値特性テーブルの内容を変更することにより容
易に実現することができる。また、このような段部の発
生は、バイアスを変動させることによって生じるため、
入力信号が小さいときには段部を消すようにすることも
可能である。このような制御は、入力−グリッド電流テ
ーブルの内容を変更することにより可能である。
【００３４】さらに、図２０の構成および図２６の構成
とディジタルイコライザ（ＤＥＱ）とを組み合わせるこ
とにより、この発明の第５の実施例として図２９に示す
ようにアンプのシミュレーション回路を構成することが
できる。図２９に示す回路は、イコライザ７１、倍音発
生装置７２、位相反転回路７３、および加算部７４で構
成されている。図２９において、図２０の構成にしたが
って縦続接続されている部分はプリアンプを構成し、最
後段のイコライザ７１と図２６の構成に従って並列接続
されてプッシュプル回路を構成している部分はパワーア
ンプを構成している。
とディジタルイコライザ（ＤＥＱ）とを組み合わせるこ
とにより、この発明の第５の実施例として図２９に示す
ようにアンプのシミュレーション回路を構成することが
できる。図２９に示す回路は、イコライザ７１、倍音発
生装置７２、位相反転回路７３、および加算部７４で構
成されている。図２９において、図２０の構成にしたが
って縦続接続されている部分はプリアンプを構成し、最
後段のイコライザ７１と図２６の構成に従って並列接続
されてプッシュプル回路を構成している部分はパワーア
ンプを構成している。
【００３５】この構成で各パラメータ、入出力値特性テ
ーブル、入力−バイアス特性テーブル、およびイコライ
ザ特性等を調整することにより既存の各種アンプのシミ
ュレーションを行うことができる。また、この発明は、
上述の実施例に限定されず、上述以外にも様々な組み合
わせにより実施して、全く新しい音を作り出すことが可
能である。例えば、この発明による倍音付加と、従来方
法、例えば真空管アンプ、半導体波形クリッパ等のディ
ストーション回路を組み合わせることも勿論可能であ
る。
ーブル、入力−バイアス特性テーブル、およびイコライ
ザ特性等を調整することにより既存の各種アンプのシミ
ュレーションを行うことができる。また、この発明は、
上述の実施例に限定されず、上述以外にも様々な組み合
わせにより実施して、全く新しい音を作り出すことが可
能である。例えば、この発明による倍音付加と、従来方
法、例えば真空管アンプ、半導体波形クリッパ等のディ
ストーション回路を組み合わせることも勿論可能であ
る。
【００３６】
【発明の効果】以上述べたように、この発明によれば、
１つの回路から種々の倍音を含む様々な音を作り出すこ
とができ、しかも高い信頼性および耐久性を得ることの
可能な倍音付与回路を提供することができる。
１つの回路から種々の倍音を含む様々な音を作り出すこ
とができ、しかも高い信頼性および耐久性を得ることの
可能な倍音付与回路を提供することができる。
【図１】 この発明の第１の実施例に係る倍音付加回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】 図１の一部の構成を詳細に示すブロック図で
ある。
ある。
【図３】 図１の回路の動作を説明するための入力振幅
が小さいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
が小さいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
【図４】 図１の回路の動作を説明するための入力振幅
が中程度のときのハーモニクス、出力波形、および入出
力特性曲線を示す図である。
が中程度のときのハーモニクス、出力波形、および入出
力特性曲線を示す図である。
【図５】 図１の回路の動作を説明するための入力振幅
が大きいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
が大きいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
【図６】 図１の回路の動作を説明するための入力振幅
が小さいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
が小さいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
【図７】 図１の回路の動作を説明するための入力振幅
が中程度のときのハーモニクス、出力波形、および入出
力特性曲線を示す図である。
が中程度のときのハーモニクス、出力波形、および入出
力特性曲線を示す図である。
【図８】 図１の回路の動作を説明するための入力振幅
が大きいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
が大きいときのハーモニクス、出力波形、および入出力
特性曲線を示す図である。
【図９】 この発明の第２の実施例に係る倍音付加回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図１０】 図９の回路の動作を説明するためのバイア
ス量計算の等価回路を示す回路構成図である。
ス量計算の等価回路を示す回路構成図である。
【図１１】 図９の回路の動作を説明するための入出力
値変換テーブルの特性を示す図である。
値変換テーブルの特性を示す図である。
【図１２】 図９の回路の動作を説明するための入出力
変換特性を示す図である。
変換特性を示す図である。
【図１３】 図９の回路の動作を説明するための入出力
変換特性を示す図である。
変換特性を示す図である。
【図１４】 図９の回路の動作を説明するための入出力
変換特性を示す図である。
変換特性を示す図である。
【図１５】 図９の回路の動作を説明するための入出力
変換特性を示す図である。
変換特性を示す図である。
【図１６】 図９の回路の動作を説明するための入出力
波形を示す図である。
波形を示す図である。
【図１７】 図９の回路に用いることのできるバイアス
量変動方式の一例を示すブロック図である。
量変動方式の一例を示すブロック図である。
【図１８】 図９の回路に用いることのできるバイアス
量変動方式の他の一例を示すブロック図である。
量変動方式の他の一例を示すブロック図である。
【図１９】 図１８の回路に用いることのできるエンベ
ロープ検出法の一例を示すブロック図である。
ロープ検出法の一例を示すブロック図である。
【図２０】 この発明の第３の実施例に係る倍音付加回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２１】 図２０の回路の動作を説明するための入出
力値変換テーブルの特性を示す図である。
力値変換テーブルの特性を示す図である。
【図２２】 図２０の回路の動作を説明するための各部
の信号波形を示す図である。
の信号波形を示す図である。
【図２３】 図２０の回路の動作を説明するための各部
の信号波形を示す図である。
の信号波形を示す図である。
【図２４】 図２０の回路の動作を説明するための各部
の信号波形を示す図である。
の信号波形を示す図である。
【図２５】 図２０の回路の動作を説明するための第２
の倍音発生装置の入出力特性を示す図である。
の倍音発生装置の入出力特性を示す図である。
【図２６】 この発明の第４の実施例に係る倍音付加回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２７】 図２６の回路の動作を説明するための各部
の信号波形を示す図である。
の信号波形を示す図である。
【図２８】 図２６の回路の動作を説明するための真空
管パワーアンプの出力波形の一例を示す図である。
管パワーアンプの出力波形の一例を示す図である。
【図２９】 この発明の第５の実施例に係る倍音付加回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
１…Ａ／Ｄ（アナログ−ディジタル）変換器、２…信号
処理部、３…Ｄ／Ａ（ディジタル−アナログ）変換器、
４…ＣＰＵ（中央処理装置）、５…補助記憶装置、６，
２２，２４…テーブルＲＡＭ、１１…信号−アドレス変
換部、１２…テーブル読出し部、１３…補間部、２１，
２３…テーブル読出し処理部、２５〜２７，４６…遅延
部、２８…バイアス量計算部、２９，３０，３１，３
５，４１，４４，６５…加算部、３２…入力−グリッド
電流変換部、３３…低域通過フィルタ（ＬＰＦ）、３
４，４７…乗算部、３６，４５…入出力変換部、４２…
エンベロープ検出部、４３…バイアス量変換部、５１，
５２，６１，６２，７２…倍音発生装置、５３，６３，
６４，７３…位相反転回路、７１…イコライザ。
処理部、３…Ｄ／Ａ（ディジタル−アナログ）変換器、
４…ＣＰＵ（中央処理装置）、５…補助記憶装置、６，
２２，２４…テーブルＲＡＭ、１１…信号−アドレス変
換部、１２…テーブル読出し部、１３…補間部、２１，
２３…テーブル読出し処理部、２５〜２７，４６…遅延
部、２８…バイアス量計算部、２９，３０，３１，３
５，４１，４４，６５…加算部、３２…入力−グリッド
電流変換部、３３…低域通過フィルタ（ＬＰＦ）、３
４，４７…乗算部、３６，４５…入出力変換部、４２…
エンベロープ検出部、４３…バイアス量変換部、５１，
５２，６１，６２，７２…倍音発生装置、５３，６３，
６４，７３…位相反転回路、７１…イコライザ。
Claims (4)
- 【請求項１】 入力されるディジタルデータ値に対し
て、予め設定された変換値を出力する入出力値変換テー
ブルを具備し、入力されるディジタルデータ値に応じた
当該入出力値変換テーブルの値を直接にまたは補間しつ
つ読み出すことにより、当該入力された信号に対して所
定の倍音成分が付与された出力信号を得るようにしたこ
とを特徴とする倍音付与回路。 - 【請求項２】 入力された信号のレベルに応じて当該入
力信号にＤＣバイアスを付与し、当該ＤＣバイアスが付
与された入力信号に対して請求項１に記載の入出力値変
換テーブルを介する信号処理を施すことにより倍音付与
状態を変化させることを特徴とする倍音付与回路。 - 【請求項３】 請求項１または２に記載の倍音付与回路
を複数個具備し、前段回路の出力を位相反転させて後段
回路に入力するように直列接続して構成したことを特徴
とする倍音付与回路。 - 【請求項４】 請求項１または２に記載の倍音付与回路
を複数個具備し、前段に位相反転手段を有するものと有
さないものを混在させた上でこれら倍音付与回路を並列
接続して構成したことを特徴とする倍音付与回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31160991A JP3227743B2 (ja) | 1991-10-30 | 1991-10-30 | 倍音付与回路 |
| US08/588,288 US5841875A (en) | 1991-10-30 | 1996-01-18 | Digital audio signal processor with harmonics modification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31160991A JP3227743B2 (ja) | 1991-10-30 | 1991-10-30 | 倍音付与回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05127672A true JPH05127672A (ja) | 1993-05-25 |
| JP3227743B2 JP3227743B2 (ja) | 2001-11-12 |
Family
ID=18019316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31160991A Expired - Fee Related JP3227743B2 (ja) | 1991-10-30 | 1991-10-30 | 倍音付与回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5841875A (ja) |
| JP (1) | JP3227743B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0911826A2 (en) * | 1997-10-22 | 1999-04-28 | Victor Company Of Japan, Limited | Audio information processing method, audio information processing apparatus, andmethod of recording audio information on recording medium |
| JP2003108137A (ja) * | 2001-09-28 | 2003-04-11 | Roland Corp | 効果装置 |
| US20140336967A1 (en) * | 2013-05-10 | 2014-11-13 | Schlumberger Technology Corporation | Digital Compensation for Non-Linearity in Displacement Sensors |
| JP2015039120A (ja) * | 2013-08-19 | 2015-02-26 | ヤマハ株式会社 | オーディオ信号処理装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9616755D0 (en) * | 1996-08-09 | 1996-09-25 | Kemp Michael J | Audio effects synthesizer with or without analyser |
| US6215879B1 (en) * | 1997-11-19 | 2001-04-10 | Philips Semiconductors, Inc. | Method for introducing harmonics into an audio stream for improving three dimensional audio positioning |
| NZ329119A (en) * | 1997-11-20 | 1998-12-23 | Ind Res Ltd | Guitar preamplifier with controllable distortion, input signals split into components distorted by non-linear circuits |
| US7003120B1 (en) | 1998-10-29 | 2006-02-21 | Paul Reed Smith Guitars, Inc. | Method of modifying harmonic content of a complex waveform |
| GB9824776D0 (en) * | 1998-11-11 | 1999-01-06 | Kemp Michael J | Audio dynamic control effects synthesiser |
| JP2000206962A (ja) * | 1999-01-08 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 着信音発生装置 |
| JP5237637B2 (ja) | 2005-06-08 | 2013-07-17 | パナソニック株式会社 | オーディオ信号の帯域を拡張するための装置及び方法 |
| DE102006035188B4 (de) * | 2006-07-29 | 2009-12-17 | Christoph Kemper | Musikinstrument mit Schallwandler |
| JP5903758B2 (ja) * | 2010-09-08 | 2016-04-13 | ソニー株式会社 | 信号処理装置および方法、プログラム、並びにデータ記録媒体 |
| KR20130051413A (ko) * | 2011-11-09 | 2013-05-20 | 삼성전자주식회사 | 사운드 에뮬레이션 장치 및 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4995084A (en) * | 1987-03-23 | 1991-02-19 | Pritchard Eric K | Semiconductor emulation of tube amplifiers |
| US4991218A (en) * | 1988-01-07 | 1991-02-05 | Yield Securities, Inc. | Digital signal processor for providing timbral change in arbitrary audio and dynamically controlled stored digital audio signals |
| US4987381A (en) * | 1989-10-17 | 1991-01-22 | Butler Brent K | Tube sound solid-state amplifier |
-
1991
- 1991-10-30 JP JP31160991A patent/JP3227743B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-18 US US08/588,288 patent/US5841875A/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0911826A2 (en) * | 1997-10-22 | 1999-04-28 | Victor Company Of Japan, Limited | Audio information processing method, audio information processing apparatus, andmethod of recording audio information on recording medium |
| EP0911826A3 (en) * | 1997-10-22 | 2001-11-28 | Victor Company Of Japan, Limited | Audio information processing method, audio information processing apparatus, andmethod of recording audio information on recording medium |
| US6449519B1 (en) | 1997-10-22 | 2002-09-10 | Victor Company Of Japan, Limited | Audio information processing method, audio information processing apparatus, and method of recording audio information on recording medium |
| EP1569225A1 (en) * | 1997-10-22 | 2005-08-31 | Victor Company Of Japan, Limited | Audio information processing method, audio information processing apparatus, and method of recording audio information on recording medium |
| EP1580747A2 (en) * | 1997-10-22 | 2005-09-28 | Victor Company of Japan Limited | Audio information processing method, audio information processing apparatus, and method of recording audio information on recording medium |
| EP1580747A3 (en) * | 1997-10-22 | 2005-11-02 | Victor Company of Japan Limited | Audio information processing method, audio information processing apparatus, and method of recording audio information on recording medium |
| US7020604B2 (en) | 1997-10-22 | 2006-03-28 | Victor Company Of Japan, Limited | Audio information processing method, audio information processing apparatus, and method of recording audio information on recording medium |
| JP2003108137A (ja) * | 2001-09-28 | 2003-04-11 | Roland Corp | 効果装置 |
| JP4657541B2 (ja) * | 2001-09-28 | 2011-03-23 | ローランド株式会社 | 効果装置 |
| US20140336967A1 (en) * | 2013-05-10 | 2014-11-13 | Schlumberger Technology Corporation | Digital Compensation for Non-Linearity in Displacement Sensors |
| US9435644B2 (en) * | 2013-05-10 | 2016-09-06 | Schlumberger Technology Corporation | Digital compensation for non-linearity in displacement sensors |
| JP2015039120A (ja) * | 2013-08-19 | 2015-02-26 | ヤマハ株式会社 | オーディオ信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3227743B2 (ja) | 2001-11-12 |
| US5841875A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4995084A (en) | Semiconductor emulation of tube amplifiers | |
| JP3227743B2 (ja) | 倍音付与回路 | |
| JPH01502873A (ja) | 真空管増幅器相当の半導体装置 | |
| US20110033057A1 (en) | Method and Apparatus for Distortion of Audio Signals and Emulation of Vacuum Tube Amplifiers | |
| US8271109B2 (en) | Method and apparatus for distortion of audio signals and emulation of vacuum tube amplifiers | |
| JPH0846486A (ja) | ディジタルフィルタ回路とその信号処理方法 | |
| JP2006187003A (ja) | ３チャンネルの状態可変圧縮回路 | |
| KR100379874B1 (ko) | 디지털 에코회로 | |
| JP2757740B2 (ja) | ディストーション回路 | |
| JPH05118906A (ja) | 音響測定方法およびその装置 | |
| JP3336089B2 (ja) | 信号処理装置 | |
| JP3455004B2 (ja) | 楽音合成装置 | |
| JPH07307629A (ja) | トーンコントロール回路 | |
| JPH06186992A (ja) | エコー付加回路およびこれを用いた音響装置 | |
| JP3777923B2 (ja) | 楽音信号合成装置 | |
| JP2775570B2 (ja) | 歪み付加装置 | |
| JP3654118B2 (ja) | 多段デジタルフィルタ | |
| JP2900076B2 (ja) | 波形生成装置 | |
| JPH0690637B2 (ja) | 補間方法 | |
| JP3743003B2 (ja) | デジタルフィルタ | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 | |
| JP2571068B2 (ja) | 音色回路 | |
| JPH06342287A (ja) | 効果装置 | |
| JP4137260B2 (ja) | 効果装置 | |
| JP3293649B2 (ja) | 楽音発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |