JPH0378670A - 検査機能付集積回路 - Google Patents
検査機能付集積回路Info
- Publication number
- JPH0378670A JPH0378670A JP1216391A JP21639189A JPH0378670A JP H0378670 A JPH0378670 A JP H0378670A JP 1216391 A JP1216391 A JP 1216391A JP 21639189 A JP21639189 A JP 21639189A JP H0378670 A JPH0378670 A JP H0378670A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- buffer
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 24
- 239000000872 buffer Substances 0.000 claims abstract description 33
- 238000005476 soldering Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 241000270708 Testudinidae Species 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル半導体における検査機能付集積回路に
関するものである。
関するものである。
従来の技術
近年、集積回路素子の小型化が発達し、それに従ってリ
ードの大きさやリード間の幅がますます小さくなってき
た。その為に僅かな半田付はミスでリード間がオープン
及びショートし易くなってきた。半田付けが確実に行な
われたかどうかを迅速かつ正確に判断できるような検査
機能付集積回路が要望され始めている。
ードの大きさやリード間の幅がますます小さくなってき
た。その為に僅かな半田付はミスでリード間がオープン
及びショートし易くなってきた。半田付けが確実に行な
われたかどうかを迅速かつ正確に判断できるような検査
機能付集積回路が要望され始めている。
以下図面を参照しながら、上述した従来の検査機能付集
積回路の一例について説明する。
積回路の一例について説明する。
第３図は従来の検査機能付集積回路の接続を示すもので
ある。第３図において３１と３２は各々検査機能付集積
回路である。３３は集積回路３１と集積回路３２の入力
信号、３４は集積回路３１の出力信号、３５は集積回路
３２の出力信号である。
ある。第３図において３１と３２は各々検査機能付集積
回路である。３３は集積回路３１と集積回路３２の入力
信号、３４は集積回路３１の出力信号、３５は集積回路
３２の出力信号である。
以上のように構成された検査機能付集積回路について、
以下その動作について説明すると、従来の検査機能付集
積回路３１と３２は、入力信号３３を受けとった後自己
検査してその結果を出力信号３４と３５に各々出力して
いた。
以下その動作について説明すると、従来の検査機能付集
積回路３１と３２は、入力信号３３を受けとった後自己
検査してその結果を出力信号３４と３５に各々出力して
いた。
発明が解決しようとする課題
しかしながら上記のような構成では、集積回路素子内部
の検査を行なうだけなので、半田付けの状態の検査は行
なえないという課題を有していた。
の検査を行なうだけなので、半田付けの状態の検査は行
なえないという課題を有していた。
本発明は上記課題に鑑み、集積回路の半田付けが正しく
行なわれていることを迅速にかつ正確に判断できるよう
に、自己の集積回路内部に半田付けの検査をする機能を
内蔵した検査機能付集積回路を提供するものである。
行なわれていることを迅速にかつ正確に判断できるよう
に、自己の集積回路内部に半田付けの検査をする機能を
内蔵した検査機能付集積回路を提供するものである。
課題を解決するための手段
上記課題を解決する為に本発明の検査機能付集積回路は
、 （１）検査モード切換入力ピンと、クロック入力ピンと
、前記クロック入力ピンのクロックより検査パターンを
発生する検査パターン発生器と、上記検査モード切換入
力ピンに加わる信号によって入力ピンからの入力信号を
入力する場合と検査パターンを上記入力ピンへ出力する
場合とに切換わる大力バッファと、上記検査モード切換
入力ピンに加わる信号によって信号処理部からの信号を
出力ピンへ出力する場合と上記検査パターンを上記出力
ピンへ出力する場合とに切り換わる出力バッファとを備
えたものである。
、 （１）検査モード切換入力ピンと、クロック入力ピンと
、前記クロック入力ピンのクロックより検査パターンを
発生する検査パターン発生器と、上記検査モード切換入
力ピンに加わる信号によって入力ピンからの入力信号を
入力する場合と検査パターンを上記入力ピンへ出力する
場合とに切換わる大力バッファと、上記検査モード切換
入力ピンに加わる信号によって信号処理部からの信号を
出力ピンへ出力する場合と上記検査パターンを上記出力
ピンへ出力する場合とに切り換わる出力バッファとを備
えたものである。
または、
（２）上記検査パターン発生器と前記クロック入力ビン
を取り除き、検査パターン信号を入力して上記入力バッ
ファと上記化カバソファへそれぞれ出力する検査パター
ン入力ピンを備えたものである。
を取り除き、検査パターン信号を入力して上記入力バッ
ファと上記化カバソファへそれぞれ出力する検査パター
ン入力ピンを備えたものである。
作用
本発明は上記した構成によって、検査モードにした時、
入力バッファと出力バッファから検査パターンが入力ピ
ンと出力ピンにそれぞれ出力され、これが期待通りの検
査パターンであるかどうかを調べることで集積回路の半
田付は状態のよしあしが確認されることとなる。
入力バッファと出力バッファから検査パターンが入力ピ
ンと出力ピンにそれぞれ出力され、これが期待通りの検
査パターンであるかどうかを調べることで集積回路の半
田付は状態のよしあしが確認されることとなる。
実施例
以下本発明の一実施例の検査機能付集積回路について、
図面を参照しながら説明する。第１図は本発明の第１の
実施例における検査機能付集積回路の構成を示すもので
ある。
図面を参照しながら説明する。第１図は本発明の第１の
実施例における検査機能付集積回路の構成を示すもので
ある。
第１図に示すように、１１は検査パターン発生器で、ク
ロック入力ピン１７を入力端にして入力バッファ１２と
出力バッファ１４に検査パターンを出力する。大力バッ
ファ１２は検査モード切換ピン１８からの信号によって
モード制御され、検査モードになると検査パターン発生
器１１からの検査パターンをｍ個の入力ピン１５に各々
出力する。検査モードでない時は、入力バッファ１２は
入力ピン１５から入力信号を受けとり、信号処理部１３
へ出力する。出力バッファ１４も同様に、検査モード切
換ピン１８に加わる信号によって制御され、検査モード
になると検査パターン発生器１１からの検査パターンを
ｎ個の出力ピン１６に各々出力する。検査モードでない
時は、出力バッファ１４は信号処理部１３からの出力信
号を受けとり、ｎ個の出力ピン１６へ出力する。
ロック入力ピン１７を入力端にして入力バッファ１２と
出力バッファ１４に検査パターンを出力する。大力バッ
ファ１２は検査モード切換ピン１８からの信号によって
モード制御され、検査モードになると検査パターン発生
器１１からの検査パターンをｍ個の入力ピン１５に各々
出力する。検査モードでない時は、入力バッファ１２は
入力ピン１５から入力信号を受けとり、信号処理部１３
へ出力する。出力バッファ１４も同様に、検査モード切
換ピン１８に加わる信号によって制御され、検査モード
になると検査パターン発生器１１からの検査パターンを
ｎ個の出力ピン１６に各々出力する。検査モードでない
時は、出力バッファ１４は信号処理部１３からの出力信
号を受けとり、ｎ個の出力ピン１６へ出力する。
以上のように本実施例によれば、検査モードにした時、
ｍ個の入力ピン１５とｎ個の出力ピン１６には検査パタ
ーンが出力されるので、これを確かめることで、入力ピ
ン１５と出力ピン１６の半田付は状態の良し悪しを確認
することができる。
ｍ個の入力ピン１５とｎ個の出力ピン１６には検査パタ
ーンが出力されるので、これを確かめることで、入力ピ
ン１５と出力ピン１６の半田付は状態の良し悪しを確認
することができる。
次に本発明の第２の実施例について図面を参照しながら
説明する。第２図は本発明の第２の実施例を示す検査機
能付集積回路の構成図である。第２図に示されるように
第１図の構成と異なるのは、検査パターン発生器１１と
クロック入力ビン１７を取りはずし、入力バッファ２１
と化カバソファ２３に出力される検査パターン入力ピン
２６を設けた点である。検査パターンを発生器１１で作
るかわりに、既に作った検査ターンを検査パターン入力
ピン２６に入力するものである。検査パターン２６を検
査モードの時に入力すれば、入力バッファ２１と化カバ
ソファ２３は検査パターンをｍ個の入力ピン２４とｎ個
の出力ピン２５にそれぞれ出力するので、これを確かめ
ることで入力ピン２４と出力ピン２５の半田付は状態の
よしあしを確認することができる。
説明する。第２図は本発明の第２の実施例を示す検査機
能付集積回路の構成図である。第２図に示されるように
第１図の構成と異なるのは、検査パターン発生器１１と
クロック入力ビン１７を取りはずし、入力バッファ２１
と化カバソファ２３に出力される検査パターン入力ピン
２６を設けた点である。検査パターンを発生器１１で作
るかわりに、既に作った検査ターンを検査パターン入力
ピン２６に入力するものである。検査パターン２６を検
査モードの時に入力すれば、入力バッファ２１と化カバ
ソファ２３は検査パターンをｍ個の入力ピン２４とｎ個
の出力ピン２５にそれぞれ出力するので、これを確かめ
ることで入力ピン２４と出力ピン２５の半田付は状態の
よしあしを確認することができる。
発明の効果
以上のように本発明によれば、
（］）検査モード切換入力ビンと、クロック入力ピンと
、前記クロック入力ピンに加わるクロックより検査パタ
ーンを発生する検査パターン発生器と、前記検査モード
切換入力ピンに加わる信号によって検査モードに切換わ
り上記検査パターン発生器より出力される検査パターン
を入力して入力ピン、出力ピンにそれぞれ出力する入力
バッファと出力バッファを設ける、か、 又は（２）検査モード切換入力ピンと、検査パターン入
力ピンと、前記検査モード切換入力ピンに加わる信号に
よって検査モードに切換わり検査パターン入力ピンに加
わる検査パターンを入力ピン、出力ピンにそれぞれ出力
する入力バッファと出力バッファを設けること により、入力バッファ、出力バッファの各入力ピン及び
出力ピンの半田付は状態のよしあしを容易に且つ迅速に
確かめることができる。
、前記クロック入力ピンに加わるクロックより検査パタ
ーンを発生する検査パターン発生器と、前記検査モード
切換入力ピンに加わる信号によって検査モードに切換わ
り上記検査パターン発生器より出力される検査パターン
を入力して入力ピン、出力ピンにそれぞれ出力する入力
バッファと出力バッファを設ける、か、 又は（２）検査モード切換入力ピンと、検査パターン入
力ピンと、前記検査モード切換入力ピンに加わる信号に
よって検査モードに切換わり検査パターン入力ピンに加
わる検査パターンを入力ピン、出力ピンにそれぞれ出力
する入力バッファと出力バッファを設けること により、入力バッファ、出力バッファの各入力ピン及び
出力ピンの半田付は状態のよしあしを容易に且つ迅速に
確かめることができる。
第１図は本発明の第１の実施例における検査機能付集積
回路のブロック図、第２図は本発明の第２の実施例にお
ける検査機能付集積回路のブロック図、第３図は従来の
検査機能付集積回路の回路図である。 １１・・・・・・検査パターン発生器、１２．２１・・
・・・・入力バッファ、１３．２２・・・・・・信号処
理部、１４．２３・・・・・・化カバソファ、１５．２
４・・・・・・ｍ個の入力ピン、１６．２５・・・・・
・ｎ個の出力ピン、１７・・・・・・クロック入力ピン
、１８．２７・・・・・・検査モード切換入力ピン、２
６・・・・・・検査パターン入力ピン。
回路のブロック図、第２図は本発明の第２の実施例にお
ける検査機能付集積回路のブロック図、第３図は従来の
検査機能付集積回路の回路図である。 １１・・・・・・検査パターン発生器、１２．２１・・
・・・・入力バッファ、１３．２２・・・・・・信号処
理部、１４．２３・・・・・・化カバソファ、１５．２
４・・・・・・ｍ個の入力ピン、１６．２５・・・・・
・ｎ個の出力ピン、１７・・・・・・クロック入力ピン
、１８．２７・・・・・・検査モード切換入力ピン、２
６・・・・・・検査パターン入力ピン。
Claims (2)
- （１）検査モード切換入力ピンと、クロック入力ピンと
、上記クロック入力ピンに加わるクロックより検査パタ
ーンを発生する検査パターン発生器と、上記検査モード
切換入力ピンに加わる信号によって上部検査パターン発
生器の出力信号を入力してｍ個の入力ピンへ出力する場
合と上部ｍ個の入力ピンからの入力信号を入力して信号
処理部へ出力する場合とに切換わる入力バッファと、上
記検査モード切換入力ピンに加わる信号によって上記検
査パターン発生器の出力信号を入力してｎ個の出力ピン
へ出力する場合と上記信号処理部からの出力信号を入力
して上記ｎ個の出力ピンへ出力する場合とに切換わる出
力バッファとを備えた検査機能付集積回路。 - （２）前記検査パターン発生器と前記クロック入力ピン
を取り除き、検査パターン信号を入力して前記入力バッ
ファと前記出力バッファへ出力する検査パターン入力ピ
ンを備えた特許請求の範囲第１項記載の検査機能付集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216391A JPH0378670A (ja) | 1989-08-23 | 1989-08-23 | 検査機能付集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1216391A JPH0378670A (ja) | 1989-08-23 | 1989-08-23 | 検査機能付集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378670A true JPH0378670A (ja) | 1991-04-03 |
Family
ID=16687834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1216391A Pending JPH0378670A (ja) | 1989-08-23 | 1989-08-23 | 検査機能付集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378670A (ja) |
-
1989
- 1989-08-23 JP JP1216391A patent/JPH0378670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3096597B2 (ja) | バウンダリスキャン準拠マルチチップモジュール | |
| US5225834A (en) | Semiconductor integrated circuit boundary scan test with multiplexed node selection | |
| JPH0378670A (ja) | 検査機能付集積回路 | |
| US7089471B2 (en) | Scan testing mode control of gated clock signals for flip-flops | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| JPH06232295A (ja) | 集積回路 | |
| JP2003004808A (ja) | 半導体装置および半導体装置のテスト方法 | |
| JP2558819B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH06222109A (ja) | 集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JP2000009800A (ja) | スキャンテスト回路およびそれを備えた半導体装置ならびにスキャンテスト方法 | |
| JPH07182201A (ja) | 情報処理装置 | |
| JPH01282856A (ja) | ディジタル集積回路 | |
| JPH05126904A (ja) | 半導体装置の検査装置 | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JPH10325851A (ja) | 制御用ｉｃ搭載テスタ治具 | |
| JP2000284023A (ja) | 半導体装置のバウンダリスキャン検査装置 | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JPH09269356A (ja) | Ｌｓｉテスト回路 | |
| JPH03201450A (ja) | 半導体試験装置 | |
| JPS59210381A (ja) | 集積回路装置の試験回路 | |
| JPH08136616A (ja) | 混成集積回路 |