JPH06258404A - ディジタル集積回路 - Google Patents
ディジタル集積回路Info
- Publication number
- JPH06258404A JPH06258404A JP5041405A JP4140593A JPH06258404A JP H06258404 A JPH06258404 A JP H06258404A JP 5041405 A JP5041405 A JP 5041405A JP 4140593 A JP4140593 A JP 4140593A JP H06258404 A JPH06258404 A JP H06258404A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- digital integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩテスタの欠点をカバーし、実使用時の
高周波信号における回路動作を評価できる回路を備えた
ディジタル集積回路を提供することにある。 【構成】 ディジタル集積回路Ａは、所定の論理機能回
路として設計された本回路３の他に、テスト用の高周波
信号を出力する発振回路４、及び、発振回路４の高周波
信号と本回路３の出力信号が与えられるセレクタ回路５
を備える。このセレクタ回路５は、テストモードにおい
て高周波信号を通過させ、通常モードにおいて本回路３
から与えられる出力信号を通過させる。そして各セレク
タ回路５の出力信号を各出力バッファ７の入力信号とし
て与える。これによって、テスト対象の出力バッファ７
のみに本回路３からの出力信号を与え、かつ、それ以外
の出力バッファ７を全て実使用時に等しい高周波信号で
動作させることができる。
高周波信号における回路動作を評価できる回路を備えた
ディジタル集積回路を提供することにある。 【構成】 ディジタル集積回路Ａは、所定の論理機能回
路として設計された本回路３の他に、テスト用の高周波
信号を出力する発振回路４、及び、発振回路４の高周波
信号と本回路３の出力信号が与えられるセレクタ回路５
を備える。このセレクタ回路５は、テストモードにおい
て高周波信号を通過させ、通常モードにおいて本回路３
から与えられる出力信号を通過させる。そして各セレク
タ回路５の出力信号を各出力バッファ７の入力信号とし
て与える。これによって、テスト対象の出力バッファ７
のみに本回路３からの出力信号を与え、かつ、それ以外
の出力バッファ７を全て実使用時に等しい高周波信号で
動作させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、内部回路の各出力信号
が与えられる複数の出力バッファを備えたディジタル集
積回路に関するものである。
が与えられる複数の出力バッファを備えたディジタル集
積回路に関するものである。
【０００２】
【従来の技術】ディジタル集積回路の動作が高速化する
に連れ、内部回路の出力信号が与えられる各出力バッフ
ァが、同時にスイッチングされることにより引き起こさ
れる電源変動やノイズが増大し、これがディジタル集積
回路のノイズマージンの低下を引き起こし、回路の誤動
作の発生原因となっていた。特に、数百ＭＨｚ以上で動
作するディジタル集積回路では、この問題が顕著であ
る。
に連れ、内部回路の出力信号が与えられる各出力バッフ
ァが、同時にスイッチングされることにより引き起こさ
れる電源変動やノイズが増大し、これがディジタル集積
回路のノイズマージンの低下を引き起こし、回路の誤動
作の発生原因となっていた。特に、数百ＭＨｚ以上で動
作するディジタル集積回路では、この問題が顕著であ
る。
【０００３】
【発明が解決しようとする課題】このような多ピンのデ
ィジタル集積回路の評価は、通常、ＬＳＩテスタで行わ
れている。ところが、一般的なＬＳＩテスタは、数十Ｍ
Ｈｚ程度の周波数でテストを実施することが限界であ
り、このため、実使用時には数百ＭＨｚで動作するディ
ジタル集積回路でも、数十ＭＨｚで動作確認している場
合が多い。
ィジタル集積回路の評価は、通常、ＬＳＩテスタで行わ
れている。ところが、一般的なＬＳＩテスタは、数十Ｍ
Ｈｚ程度の周波数でテストを実施することが限界であ
り、このため、実使用時には数百ＭＨｚで動作するディ
ジタル集積回路でも、数十ＭＨｚで動作確認している場
合が多い。
【０００４】一般に、出力バッファの同時スイッチング
による電源変動やノイズ発生は、周波数が高いほど大き
い。従って、従来から行われていたような実使用時より
低い周波数においての評価試験では、ノイズマージンに
関しては非常に甘い条件での評価とならざるを得ず、実
際に機器に組み込み、高い周波数で使用した場合に誤動
作を引き起こす場合が多かった。
による電源変動やノイズ発生は、周波数が高いほど大き
い。従って、従来から行われていたような実使用時より
低い周波数においての評価試験では、ノイズマージンに
関しては非常に甘い条件での評価とならざるを得ず、実
際に機器に組み込み、高い周波数で使用した場合に誤動
作を引き起こす場合が多かった。
【０００５】本発明はこのような課題を解決すべくなさ
れたものであり、その目的は、このようなＬＳＩテスタ
の欠点をカバーし、実使用時の高周波信号における回路
動作を評価できる回路を備えたディジタル集積回路を提
供することにある。
れたものであり、その目的は、このようなＬＳＩテスタ
の欠点をカバーし、実使用時の高周波信号における回路
動作を評価できる回路を備えたディジタル集積回路を提
供することにある。
【０００６】
【課題を解決するための手段】そこで、本発明のディジ
タル集積回路は、テスト用の高周波信号を出力する発振
回路と、この発振回路の高周波信号と内部回路の出力信
号とが与えられ、テストモードにおいては高周波信号を
出力し、通常モードにおいては内部回路から与えられる
出力信号を出力する信号切換え回路とを備え、各信号切
換え回路の出力信号を各出力バッファの入力信号とする
ことを特徴とする。
タル集積回路は、テスト用の高周波信号を出力する発振
回路と、この発振回路の高周波信号と内部回路の出力信
号とが与えられ、テストモードにおいては高周波信号を
出力し、通常モードにおいては内部回路から与えられる
出力信号を出力する信号切換え回路とを備え、各信号切
換え回路の出力信号を各出力バッファの入力信号とする
ことを特徴とする。
【０００７】なお、各信号切換え回路に対して、このよ
うなモードを切換えるモード切換え信号を入力するため
の信号入力パッドを、各信号切換え回路に対応して個々
に備えて構成しても良い。
うなモードを切換えるモード切換え信号を入力するため
の信号入力パッドを、各信号切換え回路に対応して個々
に備えて構成しても良い。
【０００８】また、信号切換え回路の数に対応した出力
数を有するデコーダ回路を備えて構成することもでき
る。この場合には、デコーダ回路の出力信号をモード切
換え信号として各信号切換え回路に与え、このデコーダ
回路によって、一の信号切換え回路のみを通常モードと
し、その他の信号切換え回路を全てテストモードとする
ものである。
数を有するデコーダ回路を備えて構成することもでき
る。この場合には、デコーダ回路の出力信号をモード切
換え信号として各信号切換え回路に与え、このデコーダ
回路によって、一の信号切換え回路のみを通常モードと
し、その他の信号切換え回路を全てテストモードとする
ものである。
【０００９】
【作用】発振回路からテスト用の高周波信号を出力し、
各信号切換え回路の一方の入力信号として、各信号切換
え回路に共通に与える。また、各信号切換え回路には、
他方の入力信号として内部回路からの出力信号を与え
る。そして、一の信号切換え回路を通常モードに設定
し、この信号切換え回路では内部回路からの出力信号を
出力させ、対応する出力バッファに入力させる。一方、
その他の信号切換え回路は、発振回路からの高周波信号
を出力するテストモードに設定する。
各信号切換え回路の一方の入力信号として、各信号切換
え回路に共通に与える。また、各信号切換え回路には、
他方の入力信号として内部回路からの出力信号を与え
る。そして、一の信号切換え回路を通常モードに設定
し、この信号切換え回路では内部回路からの出力信号を
出力させ、対応する出力バッファに入力させる。一方、
その他の信号切換え回路は、発振回路からの高周波信号
を出力するテストモードに設定する。
【００１０】このようなモード設定によって、テストモ
ードに設定された信号切換え回路を介して、その次段の
出力バッファに実使用時の高周波信号が与えられる。ま
た、通常モードに設定された一の信号切換え回路を介し
て、その次段の出力バッファに内部回路からの出力信号
が与えられる。これによって、実使用状態での評価試験
を行う。
ードに設定された信号切換え回路を介して、その次段の
出力バッファに実使用時の高周波信号が与えられる。ま
た、通常モードに設定された一の信号切換え回路を介し
て、その次段の出力バッファに内部回路からの出力信号
が与えられる。これによって、実使用状態での評価試験
を行う。
【００１１】
【実施例】以下、本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００１２】図１に、本実施例にかかるディジタル集積
回路の回路図を示す。ディジタル集積回路（以下、集積
回路という）Ａは、信号入力端子となる多数の入力パッ
ド１ａを有しており、各入力パッド１は、それぞれ入力
バッファ２を介し、所定の論理機能回路として設計され
た本回路３に接続されている。また、この集積回路Ａ
は、本回路３とは別に、数百ＭＨｚ程度の実使用時の高
周波信号を発生する発振回路２を備えており、この発振
回路４から出力される高周波信号は、本回路３からの一
の出力信号と共に、それぞれセレクタ回路５に入力され
ている。このセレクタ回路５は、入力パッド６から入力
されるモード切換え信号に基づいて、本回路３からの出
力信号と発振回路４からの高周波信号のうち、いずれか
一方を出力する信号切換え回路である。具体的には、入
力パッド６から通常モードを示す信号（例えば、“１”
レベルの信号）が入力された場合には、セレクタ回路５
は本回路３から与えられる出力信号をそのまま出力し、
他方、入力パッド６からテストモードを示す信号（例え
ば、“０”レベルの信号）が入力された場合には、発振
回路４から与えられる高周波信号を出力するものであ
る。
回路の回路図を示す。ディジタル集積回路（以下、集積
回路という）Ａは、信号入力端子となる多数の入力パッ
ド１ａを有しており、各入力パッド１は、それぞれ入力
バッファ２を介し、所定の論理機能回路として設計され
た本回路３に接続されている。また、この集積回路Ａ
は、本回路３とは別に、数百ＭＨｚ程度の実使用時の高
周波信号を発生する発振回路２を備えており、この発振
回路４から出力される高周波信号は、本回路３からの一
の出力信号と共に、それぞれセレクタ回路５に入力され
ている。このセレクタ回路５は、入力パッド６から入力
されるモード切換え信号に基づいて、本回路３からの出
力信号と発振回路４からの高周波信号のうち、いずれか
一方を出力する信号切換え回路である。具体的には、入
力パッド６から通常モードを示す信号（例えば、“１”
レベルの信号）が入力された場合には、セレクタ回路５
は本回路３から与えられる出力信号をそのまま出力し、
他方、入力パッド６からテストモードを示す信号（例え
ば、“０”レベルの信号）が入力された場合には、発振
回路４から与えられる高周波信号を出力するものであ
る。
【００１３】ここで、このように構成する集積回路Ａに
おける、評価試験の実施方法を説明する。
おける、評価試験の実施方法を説明する。
【００１４】先ず、図１に網目を施して示すように、一
のセレクタ回路５を特定し、対応する入力パッド６から
通常モードを示す信号を入力し、この特定されたセレク
タ回路５のモードを通常モードに設定する。次に、い
ま、特定した以外のセレクタ回路５に対し、対応する入
力パッド６からテストモードを示す信号を入力し、これ
ら残る全てのセレクタ回路５をテストモードに設定す
る。
のセレクタ回路５を特定し、対応する入力パッド６から
通常モードを示す信号を入力し、この特定されたセレク
タ回路５のモードを通常モードに設定する。次に、い
ま、特定した以外のセレクタ回路５に対し、対応する入
力パッド６からテストモードを示す信号を入力し、これ
ら残る全てのセレクタ回路５をテストモードに設定す
る。
【００１５】このようにモード設定を行うと、テストモ
ードの各出力バッファ７には、発振回路４からの共通の
高周波信号が直接与えられるため、テストモードの各出
力バッファ７は、同時にスイッチングする状態になる。
一方、入力パッド１を介してテスト信号が入力される
と、この結果となる論理出力が本回路３から出力され、
通常モードのセレクタ回路５及び出力バッファ７を介し
て出力パッド８に与えられる。
ードの各出力バッファ７には、発振回路４からの共通の
高周波信号が直接与えられるため、テストモードの各出
力バッファ７は、同時にスイッチングする状態になる。
一方、入力パッド１を介してテスト信号が入力される
と、この結果となる論理出力が本回路３から出力され、
通常モードのセレクタ回路５及び出力バッファ７を介し
て出力パッド８に与えられる。
【００１６】この状態で、テスト対象となる通常モード
の出力バッファから出力される信号が正しいか、また、
ノイズマージンが適切かを評価する。この場合、テスト
モードに設定された全ての出力バッファが、実使用時の
高周波数信号を受けて回路動作を行っているため、通常
モードの出力バッファの評価は、数十ＭＨｚ程度の標準
的なＬＳＩテスタで可能である。通常モードの出力バッ
ファからの出力のみを期待値と照合し、テストモードの
出力バッファからの出力は無視して評価を行う。
の出力バッファから出力される信号が正しいか、また、
ノイズマージンが適切かを評価する。この場合、テスト
モードに設定された全ての出力バッファが、実使用時の
高周波数信号を受けて回路動作を行っているため、通常
モードの出力バッファの評価は、数十ＭＨｚ程度の標準
的なＬＳＩテスタで可能である。通常モードの出力バッ
ファからの出力のみを期待値と照合し、テストモードの
出力バッファからの出力は無視して評価を行う。
【００１７】また、他の実施例を図２に示す。図２に示
す集積回路Ｂは、モード切換え信号を発生する回路とし
て、デコーダ回路９を備えて構成した。
す集積回路Ｂは、モード切換え信号を発生する回路とし
て、デコーダ回路９を備えて構成した。
【００１８】デコーダ回路９は、制御すべきセレクタ回
路５の数に対応したｎ本の出力回路を有しており、この
各出力回路は、セレクタ回路５の制御信号入力端子５ａ
に接続している。また、デコーダ回路９は、このｎ本の
出力回路のうちの一の出力回路のみに出力信号を出力し
得るように、ｍ個の入力パッド１ａ及び出力バッファ２
ａを備えている。なお、このｍとｎの関係式は、従来か
ら良く知られており、図２に表記したとおりである。こ
のような構成とすることにより、集積回路Ａで示した入
力パッド６は、不要となる。その他の回路構成は集積回
路Ａと同様であるので、同一の構成要素に同一の参照番
号を付し、説明は省略する。
路５の数に対応したｎ本の出力回路を有しており、この
各出力回路は、セレクタ回路５の制御信号入力端子５ａ
に接続している。また、デコーダ回路９は、このｎ本の
出力回路のうちの一の出力回路のみに出力信号を出力し
得るように、ｍ個の入力パッド１ａ及び出力バッファ２
ａを備えている。なお、このｍとｎの関係式は、従来か
ら良く知られており、図２に表記したとおりである。こ
のような構成とすることにより、集積回路Ａで示した入
力パッド６は、不要となる。その他の回路構成は集積回
路Ａと同様であるので、同一の構成要素に同一の参照番
号を付し、説明は省略する。
【００１９】このようにデコーダ回路９を用いて回路を
構成した場合にも、任意の一のセレクタ回路５のみを通
常モードとし、その他のセレクタ回路５をテストモード
に設定することが可能となる。この場合には、“０”，
“１”に対応する信号を、該当する各入力パッド１ａか
ら入力するだけでよく、モード設定を容易に行うことが
できる。
構成した場合にも、任意の一のセレクタ回路５のみを通
常モードとし、その他のセレクタ回路５をテストモード
に設定することが可能となる。この場合には、“０”，
“１”に対応する信号を、該当する各入力パッド１ａか
ら入力するだけでよく、モード設定を容易に行うことが
できる。
【００２０】以上、各実施例で示したセレクタ回路は、
マルチプレクサ、或いは所定の論理回路を用いるなど、
信号切換え機能を持つ回路であれば何ら限定するもので
はない。
マルチプレクサ、或いは所定の論理回路を用いるなど、
信号切換え機能を持つ回路であれば何ら限定するもので
はない。
【００２１】
【発明の効果】以上説明したように、本発明にかかるデ
ィジタル集積回路は、集積回路内部に、実使用時と同じ
高周波信号を発生する発振回路を設けると共に、この発
振回路からの高周波信号と内部回路からの各出力信号と
を、それぞれ信号切換え回路に与え、この出力信号を出
力バッファに与える構成とした。
ィジタル集積回路は、集積回路内部に、実使用時と同じ
高周波信号を発生する発振回路を設けると共に、この発
振回路からの高周波信号と内部回路からの各出力信号と
を、それぞれ信号切換え回路に与え、この出力信号を出
力バッファに与える構成とした。
【００２２】従って、テスト対象の出力バッファのみに
内部回路からの出力信号を与え、かつ、それ以外の出力
バッファを、全て実使用時に等しい高周波信号で動作さ
せることができる。よって、従来から使用されている数
十ＭＨｚ程度のＬＳＩテスタを用いて通常モードの出力
バッファについて測定した場合にも、その他の出力バッ
ファが実使用時と同等な早さで動作し、同時にスイッチ
ングされているので、実際の使用状態での評価試験を実
施することが可能となる。
内部回路からの出力信号を与え、かつ、それ以外の出力
バッファを、全て実使用時に等しい高周波信号で動作さ
せることができる。よって、従来から使用されている数
十ＭＨｚ程度のＬＳＩテスタを用いて通常モードの出力
バッファについて測定した場合にも、その他の出力バッ
ファが実使用時と同等な早さで動作し、同時にスイッチ
ングされているので、実際の使用状態での評価試験を実
施することが可能となる。
【図１】本発明にかかるディジタル集積回路を示す回路
図である。
図である。
【図２】他の実施例を示す回路図である。
Ａ，Ｂ…ディジタル集積回路、３…本回路（内部回
路）、４…発振回路、５…セレクタ回路（モード切換え
回路）、７…出力バッファ。
路）、４…発振回路、５…セレクタ回路（モード切換え
回路）、７…出力バッファ。
Claims (3)
- 【請求項１】 内部回路の各出力信号が与えられる複数
の出力バッファを備えたディジタル集積回路において、 このディジタル集積回路は、 テスト用の高周波信号を出力する発振回路と、 前記発振回路の高周波信号と前記内部回路の出力信号と
が与えられ、テストモードにおいては前記高周波信号を
出力し、通常モードにおいては前記内部回路から与えら
れる出力信号を出力する信号切換え回路とを備えてお
り、 前記各信号切換え回路の出力信号を前記各出力バッファ
の入力信号とすることを特徴とするディジタル集積回
路。 - 【請求項２】 前記ディジタル集積回路は、前記信号切
換え回路に対してモード切換え信号を入力する信号入力
パッドを、前記各信号切換え回路に対応して個々に備え
たことを特徴とする請求項１記載のディジタル集積回
路。 - 【請求項３】 前記ディジタル集積回路は、前記信号切
換え回路の数に対応した出力数を有するデコーダ回路を
備えており、このデコーダ回路の出力信号をモード切換
え信号として前記各信号切換え回路に与え、 このデコーダ回路によって、一の前記信号切換え回路の
みを通常モードとし、その他の前記信号切換え回路を全
てテストモードとすることを特徴とする請求項１記載の
ディジタル集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5041405A JPH06258404A (ja) | 1993-03-02 | 1993-03-02 | ディジタル集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5041405A JPH06258404A (ja) | 1993-03-02 | 1993-03-02 | ディジタル集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06258404A true JPH06258404A (ja) | 1994-09-16 |
Family
ID=12607458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5041405A Pending JPH06258404A (ja) | 1993-03-02 | 1993-03-02 | ディジタル集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06258404A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205280A (ja) * | 2010-03-25 | 2011-10-13 | Fujitsu Ltd | 高周波パワーアンプ |
-
1993
- 1993-03-02 JP JP5041405A patent/JPH06258404A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011205280A (ja) * | 2010-03-25 | 2011-10-13 | Fujitsu Ltd | 高周波パワーアンプ |
| US8456155B2 (en) | 2010-03-25 | 2013-06-04 | Fujitsu Limited | Radio-frequency power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006080111A1 (ja) | 半導体集積回路及びシステムｌｓｉ | |
| JP4026945B2 (ja) | 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法 | |
| JPH05264667A (ja) | テスト回路 | |
| US7284171B2 (en) | Integrated circuit device | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| JPH06258404A (ja) | ディジタル集積回路 | |
| JPH05121666A (ja) | 半導体集積論理回路 | |
| JP3022017B2 (ja) | 集積回路 | |
| US6205566B1 (en) | Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JP3555073B2 (ja) | 検査用パルス発生回路を備えた半導体集積回路 | |
| JPH1090362A (ja) | 半導体集積装置 | |
| JP3178190B2 (ja) | 半導体集積回路 | |
| US20020193960A1 (en) | Method for operating a TAP controller and corresponding TAP controller | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JPH0483184A (ja) | 半導体集積回路 | |
| JPH0618631A (ja) | 半導体集積回路 | |
| JPH07294606A (ja) | 半導体集積回路の自己検査回路 | |
| JPH05264647A (ja) | 半導体装置のテスト回路 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| JPH02249982A (ja) | 半導体集積回路装置 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH07176695A (ja) | 集積回路 | |
| JP2000081465A (ja) | 半導体集積装置 | |
| JPH08292235A (ja) | 半導体集積回路装置および試験装置 |