JPH05101854A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH05101854A
JPH05101854A JP3290934A JP29093491A JPH05101854A JP H05101854 A JPH05101854 A JP H05101854A JP 3290934 A JP3290934 A JP 3290934A JP 29093491 A JP29093491 A JP 29093491A JP H05101854 A JPH05101854 A JP H05101854A
Authority
JP
Japan
Prior art keywords
lands
lead
outer lead
land
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3290934A
Other languages
English (en)
Inventor
Yoshitomi Toba
喜富 鳥羽
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3290934A priority Critical patent/JPH05101854A/ja
Publication of JPH05101854A publication Critical patent/JPH05101854A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Landscapes

  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 ピッチが狭小になった場合であっても、隣合
うアウタリード間のはんだブリッジの発生を防止する。 【構成】 端子ランド20、30群は配線基板11の表
面および裏面に、隣合うもの同士が表面と裏面とで交互
に配列されており、配線基板11の表面および裏面に複
数個のスルーホール23、33が表側ランド20および
裏側ランド30にそれぞれ配置されて開設されている。
また、各アウタリード25、35はその先端部に挿入部
26、36がそれぞれ突設され、この挿入部がスルーホ
ール23、33のそれぞれに挿入されている。 【効果】 ランド20、30が配線基板11の表面と裏
面とに互い違いに配列されているため、ランド20、3
0群のピッチPの寸法は表面側に全ランド群を一列に配
設した場合に比べて2倍広くなる。ピッチPが広くなっ
た分だけ、隣合うランド間のはんだブリッジの発生を防
止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、混成集積回路装置、特
に、配線基板におけるアウタリードの取付構造の改良に
関し、例えば、コンピュータのモジュール等に利用して
有効なものに関する。
【0002】
【従来の技術】コンピュータのモジュール等に使用され
る混成集積回路装置として、例えば、図7に示されてい
るものがある。すなわち、図7に示されている混成集積
回路装置は配線基板1を備えており、配線基板1の一端
縁辺部(以下、下端辺部とする。)における表面および
裏面には、表裏で一対の端子ランド2、2が複数組、表
裏同士で対向し、かつ、等ピッチをもって下端辺に沿う
ように一列に配設されている。
【0003】これら端子ランド2のそれぞれには、外部
との電気的接続を確保するためのリードとしてのアウタ
リード3が下端辺に直交するように配されてはんだ付け
されている。そして、この混成集積回路装置において、
各アウタリード3は端子ランド2に、次のようにそれぞ
れはんだ付け処理される。
【0004】すなわち、アウタリード3にはその上端部
に略u字形状のクランプ部4が予め屈曲成形される。そ
して、アウタリード3が端子ランド2にはんだ付け処理
されるに際して、アウタリード3のクランプ部4は配線
基板1の下端辺部に下方から挿入され、配線基板1の端
子ランド2、2形成部位をその弾発力により表裏から挟
持することにより、アウタリード3を配線基板1に相対
的に仮に固定させる。この状態において、アウタリード
3のクランプ部4は端子ランド2、2に当接された状態
になっている。
【0005】その後、各アウタリード3が配線基板1の
各端子ランド2にそれぞれ仮固定された状態で、配線基
板1はその下端辺部が溶融はんだ材料(図示せず)に浸
漬(ディッピング)されることにより、はんだ付け処理
される。このはんだ付け処理によって、アウタリード3
と端子ランド2との間にははんだ付け部5が形成される
ため、アウタリード3は端子ランド2に電気的に接続さ
れるとともに、配線基板1に機械的に接続された状態に
なる。
【0006】なお、このような混成集積回路装置を述べ
てある例としては、特開昭50−67962号公報およ
び実開昭51−141356号公報がある。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
ような混成集積回路装置においては、端子ランド群のピ
ッチ寸法、すなわち、アウタリード群のピッチ寸法が狭
小になると、隣合う端子ランドおよびアウタリード相互
間において、はんだブリッジが形成されるという問題点
があることが、本発明者によって明らかにされた。
【0008】そこで、端子ランドを配線基板1の表面と
裏面とに互い違いに1ピッチ置きに配設することによ
り、配線基板1の片面である表面(裏面でも同じ。)だ
けにおける端子ランド2のピッチ寸法を2倍に広げる対
策が考えられる。この場合、表面側の端子ランド2に接
続されるアウタリード3と、裏面側の端子ランドに接続
されるアウタリード3であって、互いに隣合うアウタリ
ード3、3同士は表と裏とで互い違いのジクザグ状態に
なる。
【0009】ところが、このようにアウタリード3が配
線基板1の表と裏とで互い違いに配置された混成集積回
路装置においては、アウタリード3のクランプ部4が配
線基板1を表裏の両側から挟持した状態になっているた
め、表側の端子ランド2に接続されたアウタリード3の
クランプ部4の反対側部位は裏側に位置することにな
る。つまり、表側において互いに隣合う端子ランド2、
2の間には裏側のアウタリード3のクランプ部4が位置
する。その結果、表側端子ランド2およびこれに接続さ
れたアウタリード3と、表側のアウタリード3のクラン
プ部4との間にはんだブリッジが形成されてしまう。
【0010】本発明の目的は、ピッチが狭小になった場
合であっても、隣合うアウタリード間のはんだブリッジ
の発生を防止することができる混成集積回路装置を提供
することにある。
【0011】本発明の第2の目的は、はんだ付け処理時
にアウタリードを配線基板の端子ランドに確実に固定さ
せて置くことができる混成集積回路装置を提供すること
にある。
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0013】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0014】すなわち、配線基板の一端縁辺部に端子ラ
ンドが複数個、互いに間隔を置かれてその端辺に沿うよ
うに一列に配設されており、これら端子ランドのそれぞ
れに、線形状に形成されたリードが前記端辺に交差する
ように配されてはんだ付けされている混成集積回路装置
において、前記端子ランド群は前記配線基板の表面およ
び裏面に、隣合うもの同士が表面と裏面とで交互になる
ようにそれぞれ配列されており、前記配線基板の表面お
よび裏面に複数個の凹部が、前記表面側端子ランドおよ
び裏面側端子ランドにそれぞれ配置されてそれぞれ開設
されており、また、前記各リードはその一部に挿入部が
それぞれ突設されているとともに、その挿入部が前記凹
部のそれぞれに挿入されていることを特徴とする。
【0015】
【作用】前記した手段によれば、端子ランドが配線基板
の表面と裏面とに互い違いに配列されているため、表面
側の端子ランド群のピッチ寸法と、裏面側の端子ランド
群のピッチ寸法とは、表面側に全ての端子ランド群を一
列に配設した場合に比べて2倍広くなる。したがって、
ピッチが広くなった分だけ、隣合う端子ランド相互間の
はんだブリッジの発生を防止することができる。
【0016】そして、リードはその突設された挿入部が
表側端子ランドの凹部および裏側端子ランドの凹部にそ
れぞれ挿入されることにより固定されているため、クラ
ンプ部のようにリードの固定部が反対側に露出すること
はない。したがって、リードにクランプ部が形成されて
いる場合のように、表側のリードのピッチ寸法が裏側の
リードによって実質的に半減されてしまう現象が発生す
ることはない。
【0017】しかも、リードが端子ランドにはんだ付け
処理されるに際して、リードはその突設された挿入部が
凹部に挿入されることによって遊動を防止されるため、
リードは端子ランドに正確に位置決めされた状態ではん
だ付け処理されることになる。
【0018】図1は本発明の一実施例である混成集積回
路装置を示す正面図、図2(a)、(b)、(c)、
(d)は図1のa−a線に沿う断面図、b−b線に沿う
断面図、c部の一部切断拡大部分正面図およびその一部
省略側面断面図、図3はその混成集積回路装置の製造方
法に使用される配線基板を示す正面図、図4は同じくリ
ードフレームを示す一部省略斜視図である。図5はリー
ドフレームの変形例を示す一部省略斜視図である。
【0019】本実施例において、本発明に係る混成集積
回路装置は、コンピュータのモジュールに使用されるも
のとして構成されている。この混成集積回路装置10は
長方形の板形状に形成されている配線基板11を備えて
おり、配線基板11は絶縁基板12を備えている。絶縁
基板12はガラス・エポキシ板13が2枚、セラミック
板14を挟んでそれぞれ接着されることにより一体的に
形成されている。
【0020】絶縁基板12の表面および裏面には、表側
電気配線15および裏側電気配線16がそれぞれ形成さ
れている。電気配線は配線基板11に予め接着された銅
箔にリソグラフィー処理を加えて形成する方法や、スク
リーン印刷法等の適当な手段によりそれぞれ形成されて
いる。配線基板11の表面および裏面にはスモール・ア
ウトライン・パッケージを備えている半導体装置(以
下、SOP・ICという。)17が複数個、当接されて
リフローはんだ付け処理により機械的にそれぞれ接続さ
れており、各SOP・IC17は電気配線15および1
6に電気的に接続された状態になっている。
【0021】配線基板11の表面11aにおける一端縁
辺(以下、下端辺とする。)には、アウタリードを取り
付けるための端子ランド(以下、表側ランドという。)
20が複数個、等しいピッチPをもって下端辺に沿うよ
うに一列に配列されている。また、配線基板11の裏面
11bにおける下端辺には、別の端子ランド(以下、裏
側ランドという。)30が複数個、表側ランド20群と
等しいピッチPをもって下端辺に沿うように一列に配列
されている。そして、表側ランド20群と裏側ランド3
0群とのピッチPは、互いに半ピッチQずらされてい
る。つまり、表側ランド20と裏側ランド30とは両者
のピッチPの半分のピッチQをもって互い違いに配列さ
れた関係になっている。
【0022】各ランド20および30は前記電気配線1
5、16と共にそれぞれ作成され、上端部に円形部を有
する細長い略矩形の薄板形状にそれぞれ形成されてい
る。そして、各ランド20および30は電気配線15、
16にそれぞれ電気的に適宜接続されている。
【0023】表側ランド20における矩形部21の上端
部に形成された円形部22には、円形のスルーホール2
3が配線基板1の表裏面を貫通するように開設されてお
り、このスルーホール23の内周面にはスルーホール導
体層24が、銅めっき処理等の適当な手段により、例え
ば、10μm〜15μmの厚さをもって均一に被着され
ている。したがって、スルーホール23の内径はスルー
ホール導体層24の厚さ分、すなわち、20μm〜30
μmだけ小径になっている。
【0024】同様に、裏側ランド30における矩形部3
1の上端部に形成された円形部32にも、円形のスルー
ホール33が配線基板1の表裏面を貫通するように開設
されており、このスルーホール33の内周面にもスルー
ホール導体層34が所定の厚さをもって均一に被着され
ている。したがって、このスルーホール33の内径は導
体層34の厚さ分だけ小径になっている。
【0025】以上のように構成されている配線基板11
には、外部との電気的接続を確保するためのリードとし
ての表側アウタリード25および裏側アウタリード35
が、各表側ランド20および裏側ランド30にそれぞれ
はんだ付けされて、電気的かつ機械的にそれぞれ接続さ
れている。この接続状態において、表側アウタリード2
5のそれぞれと、裏側アウタリード35のそれぞれとは
互い違いに配列された状態になっている。つまり、隣合
う表側アウタリード25と裏側アウタリード35とのピ
ッチQは、表側アウタリード25群および裏側アウタリ
ード35群に設定された前記ピッチPの半分になってい
る。
【0026】そして、表側アウタリード25の上端部に
は挿入部26が直角に屈曲されて一体的に突設されてお
り、この挿入部26は表側ランド20に開設されたスル
ーホール23に挿入されている。挿入部26の先端部に
は雄テーパ部27が先細りに形成されており、この雄テ
ーパ部27は挿入部26のスルーホール23への挿入に
際して、その挿入を案内することにより、挿入作業が確
実かつ容易に実行されるようにしている。
【0027】また、この挿入部26の断面における対角
線の幅W、すなわち、最大幅Wは、スルーホール23の
内径Dと同一ないしは若干大きくなるように形成されて
いる。したがって、図2(c)に示されているように、
挿入部26はスルーホール23に挿入された状態におい
て、スルーホール導体層24に食い込んだ状態になり、
スルーホール23に機械的に固定された状態になってい
る。
【0028】さらに、挿入部26の長さLは、スルーホ
ール23の深さHよりも短く形成されている。したがっ
て、図2(d)に示されているように、挿入部26はス
ルーホール23に挿入された状態において、その先端が
配線基板11の裏面側に突出せずに、スルーホール23
内に収まった状態になっている。
【0029】同様に、裏側アウタリード35の上端部に
は、挿入部36が屈曲されて一体的に突設されており、
この挿入部36は裏側ランド30に開設されたスルーホ
ール33に挿入されている。この挿入部36にも雄テー
パ部37が形成されている。また、この挿入部36の最
大幅Wもスルーホール33の内径D以上に形成され、ス
ルーホール導体層34に食い込んだ状態になっている。
さらに、この挿入部36の長さLもスルーホール33の
深さHよりも短く形成され、その先端がスルーホール3
3内に収まった状態になっている。
【0030】そして、表側ランド20およびスルーホー
ル導体層24と、表側アウタリード25との接触面領域
には、はんだ付け部28が形成されている。表側はんだ
付け部28により、表側アウタリード25は表側ランド
20およびスルーホール導体24に電気的かつ機械的に
接続された状態になっている。したがって、表側アウタ
リード25は表側ランド20およびスルーホール導体層
24を介して表側の電気配線15に電気的に接続されて
いる。これにより、表側アウタリード25は配線基板1
1に搭載されたSOP・IC17を外部と電気的に接続
させ得るようになっている。
【0031】同様に、裏側ランド30およびスルーホー
ル導体層34と、裏側アウタリード35との接触面領域
には、はんだ付け部38が形成されている。裏側はんだ
付け部38により、裏側アウタリード35は裏側ランド
30およびスルーホール導体34に電気的かつ機械的に
接続された状態になっている。したがって、裏側アウタ
リード35は裏側ランド30およびスルーホール導体層
34を介して裏側電気配線16に電気的に接続されてい
る。これにより、裏側アウタリード35は配線基板11
に搭載されたSOP・IC17を外部と電気的に接続さ
せ得るようになっている。
【0032】ところで、ランドに取り付けられる以前に
おいて、アウタリード群は、図4に示されているリード
フレームとして構成されている。リードフレーム40は
細長い矩形の板形状に形成されたタイバー41を備えて
いる。タイバー41の一方の長辺にはアウタリードにな
るアウタリード素材42が複数本、等ピッチをもって、
かつ、互いに平行でタイバー41と直交するように一体
的に突設されている。アウタリード素材42群のピッチ
Pはアウタリード群のピッチPと等しく設定されてい
る。
【0033】各アウタリード素材42の先端部は直角に
それぞれ屈曲されており、これら屈曲部43により前記
した挿入部が形成されるようになっている。屈曲部43
の先端部には雄テーパ部27(37)が形成されてい
る。また、屈曲部43の最大幅Wはスルーホールの直径
D以上になるように形成されており、屈曲部43の長さ
Lはスルーホールの深さHよりも短くなるように形成さ
れている。
【0034】アウタリードが配線基板に組み付けられる
に際して、以上のように構成されているリードフレーム
40が前後(表裏に相当する。)一対、図4に示されて
いるように、屈曲部43が前後をそれぞれ向かされて、
かつ、前後のアウタリード素材42群がピッチPの半分
のピッチQだけずれるように配された状態で、前後のア
ウタリード素材42における屈曲部43が配線基板1に
おける表側ランド20のスルーホール23と、裏側ラン
ド30のスルーホール33とにそれぞれ挿入される。こ
の挿入時、屈曲部42の先端部には雄テーパ部27、3
7が形成されているため、スルーホール23、33への
挿入は正確かつ容易に実行される。
【0035】前記したように、スルーホールに挿入され
た屈曲部43はスルーホール導体層24、34に食い込
むため、確実に固定される。したがって、両側のリード
フレーム40、40は配線基板11の表裏面にそれぞれ
固定的に組み付けられた状態になる。そして、各アウタ
リード素材42、42は表と裏とで互い違いに配列され
た状態になっている。
【0036】このようにリードフレーム40、40が表
裏面に組み付けられた配線基板11は、はんだ付け領域
についてフラックスが塗布された後、溶融はんだ材料中
に浸漬されることにより、はんだ付け処理される。この
際、表面および裏面にそれぞれ配設されたアウタリード
25および35群のピッチPは、表側アウタリード25
と裏側アウタリード35とのピッチQの2倍になってい
るため、隣合う表側アウタリードのはんだ付け部28と
28との間、および裏側アウタリードのはんだ付け部3
8と38との間にはんだブリッジが形成されることはな
い。
【0037】また、アウタリードの先端部に屈曲されて
挿入された挿入部26はスルーホール23、33内に収
まっているため、スルーホール23、33の反対側にお
いては、はんだ盛り部が形成されない。したがって、表
側アウタリード25群および裏側アウタリード35群の
ピッチPは、反対側のアウタリードのはんだ付け部に影
響されずに、そのままの寸法を維持することになる。し
たがって、表側アウタリード25と裏側アウタリード3
5とが互い違いに半ピッチQをもって配列されていて
も、はんだブリッジが形成されることはない。
【0038】その後、リードフレーム40はタイバー4
1を切り落とされて、各アウタリード25、35に独立
される。これにより、前記構成に係る混成集積回路装置
10が製造されたことになる。
【0039】前記実施例によれば次の効果が得られる。 端子ランドが配線基板の表面と裏面とに互い違いに
配列されているため、表面側の端子ランド群のピッチ寸
法と、裏面側の端子ランド群のピッチ寸法とは、表面側
に全ての端子ランド群を一列に配設した場合に比べて2
倍広くなる。したがって、ピッチが広くなった分だけ、
隣合う端子ランド相互間のはんだブリッジの発生を防止
することができる。
【0040】 アウタリードはその屈曲された挿入部
が表側端子ランドの凹部および裏側端子ランドの凹部に
それぞれ挿入されることにより固定されているため、ク
ランプ部のようにアウタリードの固定部が反対側に露出
することはない。したがって、アウタリードにクランプ
部が形成されている場合のように、表側のアウタリード
のピッチ寸法が裏側のアウタリードによって実質的に半
減されてしまう現象が発生することはない。
【0041】 しかも、アウタリードが端子ランドに
はんだ付け処理されるに際して、アウタリードはその屈
曲された挿入部が凹部に挿入されることによって遊動を
防止されるため、アウタリードは端子ランドに正確に位
置決めされた状態ではんだ付け処理されることになる。
【0042】なお、挿入部26、36はアウタリード素
材42の先端部に屈曲された屈曲部43により構成する
に限らず、例えば、図5に示されているように、アウタ
リード素材42の所望の位置に突設した凸部44により
構成してもよい。凸部44ははんだ材料等のチップを溶
着して突設してもよいし、アウタリード素材43をエン
ボス状に膨出成形してもよい。さらに、凸部44は導電
性材料に限らず、樹脂等の絶縁材料により形成してもよ
い。
【0043】図6は本発明の他の実施例である混成集積
回路装置を示す一部省略正面図である。
【0044】本実施例2が前記実施例1と異なる点は、
配線基板11の表面と裏面とにランド20、30および
スルーホール23、33が相互同一に形成されており、
表面と裏面とにおいて1ピッチ置き、かつ、互い違いに
ランド30または20がソルダレジスト等から成る被覆
層39によって被覆されることにより、はんだ付け部3
8または28が形成されないようになっている点にあ
る。
【0045】本実施例2においても、表側アウタリード
25群および裏側アウタリード35群のピッチPは広い
ままとなっているので、はんだブリッジが形成されるこ
とはない。
【0046】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0047】例えば、ランドに開設される凹部はスルー
ホールに形成するに限らず、貫通しない穴形状に形成し
てもよい。また、スルーホール導体層は省略してもよ
い。
【0048】挿入部はリードの先端部に突設するに限ら
ず、リードの中間部に突設してもよい。また、リードの
一部を屈曲成形するに限らず、リードの一部をエンボス
状に膨出成形して挿入部を突設してもよい。また、挿入
部は導電性を有しなくともよい。要するに、挿入部はは
んだ処理時に凹部に挿入されることにより、リードをラ
ンドに仮止めし得るように構成されていればよい。
【0049】はんだ付け部は、ディッピングはんだ処理
によって形成するに限らず、フローはんだ処理やリフロ
ーはんだ処理等によって形成してもよい。
【0050】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータのモジュールに使用される混成集積回路装置の製
造技術に適用した場合について説明したが、それに限定
されるものではなく、他の電子装置や電子機器に使用さ
れる混成集積回路装置に適用することができる。
【0051】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0052】端子ランドが配線基板の表面と裏面とに互
い違いに配列されているため、表面側の端子ランド群の
ピッチ寸法と、裏面側の端子ランド群のピッチ寸法と
は、表面側に全ての端子ランド群を一列に配設した場合
に比べて2倍広くなる。したがって、ピッチが広くなっ
た分だけ、隣合う端子ランド相互間のはんだブリッジの
発生を防止することができる。
【0053】リードはその突設された挿入部が表側端子
ランドの凹部および裏側端子ランドの凹部にそれぞれ挿
入されることにより固定されているため、クランプ部の
ようにアウタリードの固定部が反対側に露出することは
ない。したがって、リードにクランプ部が形成されてい
る場合のように、表側のリードのピッチ寸法が裏側のリ
ードによって実質的に半減されてしまう現象が発生する
ことはない。
【0054】しかも、リードが端子ランドにはんだ付け
処理されるに際して、リードはその突設された挿入部が
凹部に挿入されることによって遊動を防止されるため、
リードは端子ランドに正確に位置決めされた状態ではん
だ付け処理されることになる。
【図面の簡単な説明】
【図1】本発明の一実施例である混成集積回路装置を示
す正面図である。
【図2】図1のa−a線に沿う断面図、b−b線に沿う
断面図、c部の一部切断拡大部分正面図およびその一部
省略側面断面図である。
【図3】混成集積回路装置の製造方法に使用される配線
基板を示す正面図である。
【図4】リードフレームを示す一部省略斜視図である。
【図5】リードフレームの変形例を示す一部省略斜視図
である。
【図6】本発明の他の実施例である混成集積回路装置を
示す一部省略正面図である。
【図7】従来例を示す正面図および拡大部分側面断面図
である。
【符号の説明】
1…配線基板、2…端子ランド、3…アウタリード(リ
ード)、4…クランプ、5…はんだ付け部、10…混成
集積回路装置、11…配線基板、12…絶縁基板、13
…ガラス・エポキシ板、14…セラミック板、15、1
6…電気配線、17…SOP・IC、20…表側ランド
(端子ランド)、21…矩形部、22…円形部、23…
スルーホール、24…スルーホール導体層、25…表側
アウタリード(リード)、26…挿入部、27…雄テー
パ部、28…はんだ付け部、30…裏側ランド(端子ラ
ンド)、33…スルーホール、34…スルーホール導体
層、35…裏側アウタリード(リード)、39…被覆
層、40…リードフレーム、41…タイバー、42…ア
ウタリード素材、43…屈曲部、44…凸部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線基板の一端縁辺部に端子ランドが複
    数個、互いに間隔を置かれてその端辺に沿うように一列
    に配設されており、これら端子ランドのそれぞれに、線
    形状に形成されたリードが前記端辺に交差するように配
    されてはんだ付けされている混成集積回路装置におい
    て、 前記端子ランド群は前記配線基板の表面および裏面に、
    隣合うもの同士が表面と裏面とで交互になるようにそれ
    ぞれ配列されており、 前記配線基板の表面および裏面に複数個の凹部が、前記
    表面側端子ランドおよび裏面側端子ランドにそれぞれ配
    置されてそれぞれ開設されており、 また、前記各リードはその一部に挿入部がそれぞれ突設
    されているとともに、その挿入部が前記凹部のそれぞれ
    に挿入されていることを特徴とする混成集積回路装置。
  2. 【請求項2】 前記各凹部の内周面に導体層がそれぞれ
    被着されており、各導体層は各前記リードの挿入部にそ
    れぞれはんだ付けされていることを特徴とする請求項1
    に記載の混成集積回路装置。
  3. 【請求項3】 前記リードの挿入部は、その最大外径が
    前記凹部の内径よりも若干大きく形成されていることを
    特徴とする請求項1に記載の混成集積回路装置。
JP3290934A 1991-10-09 1991-10-09 混成集積回路装置 Pending JPH05101854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3290934A JPH05101854A (ja) 1991-10-09 1991-10-09 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3290934A JPH05101854A (ja) 1991-10-09 1991-10-09 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH05101854A true JPH05101854A (ja) 1993-04-23

Family

ID=17762397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3290934A Pending JPH05101854A (ja) 1991-10-09 1991-10-09 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH05101854A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6688892B2 (en) 2001-12-26 2004-02-10 Renesas Technology Corp. Clip-type lead frame for electrically connecting two substrates or devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6688892B2 (en) 2001-12-26 2004-02-10 Renesas Technology Corp. Clip-type lead frame for electrically connecting two substrates or devices

Similar Documents

Publication Publication Date Title
US7733668B2 (en) Hybrid integrated circuit device and method for manufacturing same
JP2642922B2 (ja) プリント配線基板
JPH01300588A (ja) プリント配線板及びそのはんだ付け方法
JPH05101854A (ja) 混成集積回路装置
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JPH01230265A (ja) 電子部品
JP2912308B2 (ja) 表面実装部品の半田付け構造
JPH0219635B2 (ja)
JP3894336B2 (ja) 電子部品
JP3096816B2 (ja) 電気的接続部材の製造方法
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP2858318B2 (ja) 電子部品装着方法
JPH0611531Y2 (ja) 回路基板装置
JPH01251788A (ja) プリント基板
JP2914980B2 (ja) 多端子電子部品の表面実装構造
JPS60201692A (ja) 配線回路装置
JPH11284318A (ja) 電子部品実装基板
JPH0739220B2 (ja) クリ−ム半田印刷用スクリ−ンマスク
JPH07326705A (ja) 電子部品およびこれを利用した実装方法
JPH04245465A (ja) 電気部品及びその半田付け方法
JP2616571B2 (ja) 半導体装置の製造方法
JPH07307545A (ja) 表面実装型の電子部品搭載用基板、及びクリップリードフレーム
JPH1041356A (ja) 半導体装置用テープキャリア
JPH07297527A (ja) プリント基板
JPH0878824A (ja) 被接続板状体