JPH01230265A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH01230265A JPH01230265A JP5582788A JP5582788A JPH01230265A JP H01230265 A JPH01230265 A JP H01230265A JP 5582788 A JP5582788 A JP 5582788A JP 5582788 A JP5582788 A JP 5582788A JP H01230265 A JPH01230265 A JP H01230265A
- Authority
- JP
- Japan
- Prior art keywords
- lead wire
- lead wires
- adhesive
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000853 adhesive Substances 0.000 claims abstract description 15
- 230000001070 adhesive effect Effects 0.000 claims abstract description 15
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 26
- 239000011295 pitch Substances 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 13
- 238000005476 soldering Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップ等の素子部を合成樹脂のモール
ド等にてパッケージした電子部品のうち、ｓｒｐ型半導
体装置のようにプリント基板に対して立てて搭載するよ
うにした電子部品に関するものである。
ド等にてパッケージした電子部品のうち、ｓｒｐ型半導
体装置のようにプリント基板に対して立てて搭載するよ
うにした電子部品に関するものである。
この種のＳＩＰ型半導体装置のような電子部品は、第１
０図及び第１１図に示すように、半導体チップ部等の素
子部に対する複数本のリード線２を、前記半導体チップ
等の素子部のパッケージ部１における一側面１ａから、
当該一側面の長手方向に適宜間隔で突出したものに構成
し、これをプリント基板３に対して装着するに際して、
従来は、そのパ・７ケ一ジ部１における一側面１ａから
突出する各リード線２を、第１２図及び第１３図に示す
ように、プリント基板３に前記リード線２と同じ数の小
孔４を予め穿設し、この各小孔４に前記各リード線２を
挿入したのち、該各リード線２におけるプリント基板３
の下面側への突出部を、プリント基板３の下面に予め形
成されているプリント配線５に対して半田付け６するこ
とによって接続するようにしている。
０図及び第１１図に示すように、半導体チップ部等の素
子部に対する複数本のリード線２を、前記半導体チップ
等の素子部のパッケージ部１における一側面１ａから、
当該一側面の長手方向に適宜間隔で突出したものに構成
し、これをプリント基板３に対して装着するに際して、
従来は、そのパ・７ケ一ジ部１における一側面１ａから
突出する各リード線２を、第１２図及び第１３図に示す
ように、プリント基板３に前記リード線２と同じ数の小
孔４を予め穿設し、この各小孔４に前記各リード線２を
挿入したのち、該各リード線２におけるプリント基板３
の下面側への突出部を、プリント基板３の下面に予め形
成されているプリント配線５に対して半田付け６するこ
とによって接続するようにしている。
そして、このＳＩＰ型半導体装面のような電子部品は、
バフケージ部内における半導体チップ等の素子部を、プ
リント基板に対して垂直に立てた状態で搭載するため、
プリント基板の単位面積当たりに搭載することができる
電子部品の数を、ＤＩＰ型半導体装置（パッケージ部内
における半導体チップ等の素子部を、プリント基板の表
面と平行にした状態で装着するもの）に比べて、多くで
きて、電子部品の実装密度を増大することができる利点
を有する。
バフケージ部内における半導体チップ等の素子部を、プ
リント基板に対して垂直に立てた状態で搭載するため、
プリント基板の単位面積当たりに搭載することができる
電子部品の数を、ＤＩＰ型半導体装置（パッケージ部内
における半導体チップ等の素子部を、プリント基板の表
面と平行にした状態で装着するもの）に比べて、多くで
きて、電子部品の実装密度を増大することができる利点
を有する。
しかし、その反面、これを、プリント基体に対して装着
するに際しては、前記したように、プリント基板３に各
リード線２と同じ数の小孔４を予め穿設し、この小孔４
にリード線２を挿入するようにしなければならず、この
小孔４の穿設と、小孔４へのリード線２の挿入とに多大
の手数と、高度の技術とを必要とするから、装着に要す
るコストが著しく嵩むのである。
するに際しては、前記したように、プリント基板３に各
リード線２と同じ数の小孔４を予め穿設し、この小孔４
にリード線２を挿入するようにしなければならず、この
小孔４の穿設と、小孔４へのリード線２の挿入とに多大
の手数と、高度の技術とを必要とするから、装着に要す
るコストが著しく嵩むのである。
しかも、パッケージ部１の一側面から突出にする各リー
ド線２間の間隔を狭（すると、各リード線２のプリント
基板３からの突出部を、プリント配線５に対して半田付
け６するに際して、各リード線２間又はプリント配線５
間に半田のブリッジ現象が発生するから、このＳＩＰ型
半導体装置のような電子部品は、各リード線間の間隔が
狭く、従って、リード線の本数が多い場合に採用するこ
とができないのである。
ド線２間の間隔を狭（すると、各リード線２のプリント
基板３からの突出部を、プリント配線５に対して半田付
け６するに際して、各リード線２間又はプリント配線５
間に半田のブリッジ現象が発生するから、このＳＩＰ型
半導体装置のような電子部品は、各リード線間の間隔が
狭く、従って、リード線の本数が多い場合に採用するこ
とができないのである。
また、前記のように、リード線をプリント基板における
小孔に挿入するため、リード線に成る程度の強度が必要
であって、リード線の厚さや幅寸法又は太さ等の制約か
らも、リード線の本数を多（することができないのであ
った。
小孔に挿入するため、リード線に成る程度の強度が必要
であって、リード線の厚さや幅寸法又は太さ等の制約か
らも、リード線の本数を多（することができないのであ
った。
本発明は、このＳＩＰ型半導体装置のような電子部品が
有する問題、つまり、各リード線間の間隔を狭くしてリ
ード線の本数を多くすることができないこと、プリント
基板への装着がコスト高になることを解消することを目
的とするものである。
有する問題、つまり、各リード線間の間隔を狭くしてリ
ード線の本数を多くすることができないこと、プリント
基板への装着がコスト高になることを解消することを目
的とするものである。
この目的を達成するため本発明は、素子部に対する複数
本のリード線を、前記素子部のパッケージ部における一
側面から、当該一側面の長手方向に適宜間隔で突出して
成る電子部品において、前記各リード線を、当該各リー
ド線をその列方向から見て横向きに屈曲する一方、前記
パッケージ部に、前記一側面から突出し、且つ、これと
平行又は略平行な接着剤塗布面を有する突起を設ける構
成にした。
本のリード線を、前記素子部のパッケージ部における一
側面から、当該一側面の長手方向に適宜間隔で突出して
成る電子部品において、前記各リード線を、当該各リー
ド線をその列方向から見て横向きに屈曲する一方、前記
パッケージ部に、前記一側面から突出し、且つ、これと
平行又は略平行な接着剤塗布面を有する突起を設ける構
成にした。
このように構成した電子部品は、これをプリント基板に
対して装着するに際しては、そのパッケージ部に設けた
突起における接着剤塗布面に接着剤を塗布するか、或い
は、プリント基板に接着剤を塗布したのち、プリント基
板の表面に対して、各リード線がプリント基板における
各プリント配線に重ね接触するようにして接着し、次い
で、各リード線を、その各々のプリント配線に対して半
田付けすることによって装着することができ、前記各リ
ード線の各々における半田付けには、各リード線及び各
プリント配線の両方又は一方に予めクリーム半田等の半
田層を形成しておき、プリント配線にリード線を重ねた
状態で加熱することによって半田付けすると云うリフロ
ー半田付は方法や、高温気相半田付方法（ＶＰＳ方法）
等を採用することができるのである。
対して装着するに際しては、そのパッケージ部に設けた
突起における接着剤塗布面に接着剤を塗布するか、或い
は、プリント基板に接着剤を塗布したのち、プリント基
板の表面に対して、各リード線がプリント基板における
各プリント配線に重ね接触するようにして接着し、次い
で、各リード線を、その各々のプリント配線に対して半
田付けすることによって装着することができ、前記各リ
ード線の各々における半田付けには、各リード線及び各
プリント配線の両方又は一方に予めクリーム半田等の半
田層を形成しておき、プリント配線にリード線を重ねた
状態で加熱することによって半田付けすると云うリフロ
ー半田付は方法や、高温気相半田付方法（ＶＰＳ方法）
等を採用することができるのである。
従って本発明によると、電子部品のプリント基板に対す
る装着に際して、前記従来のように、プリント基板に多
数の小孔を穿設し、この各小孔にリード線を挿入する手
段を用いる必要がないから、その装着に要するコストを
大幅に低減することができるのであり、しかも、各リー
ド線の半田付けに際しては、前記のようにリフロー半田
付は方法や、■ＰＳ方法を採用することができるから、
各リード線間の間隔を狭くして、リード線の本数を多く
することができる効果を有する。
る装着に際して、前記従来のように、プリント基板に多
数の小孔を穿設し、この各小孔にリード線を挿入する手
段を用いる必要がないから、その装着に要するコストを
大幅に低減することができるのであり、しかも、各リー
ド線の半田付けに際しては、前記のようにリフロー半田
付は方法や、■ＰＳ方法を採用することができるから、
各リード線間の間隔を狭くして、リード線の本数を多く
することができる効果を有する。
以下本発明の実施例を図面（第１図〜第３図）について
説明すると、図において符号１は、半導体チップ等の素
子部を密封したパッケージ部を、符号２は、前記半導体
チップ等の素子部に対する複数本のり−ド檀を各々示し
、該リード線２は、前記パッケージ部２における一側面
１ａから、当該一側面１ａにおける長手方向に適宜ピッ
チ（Ｐ）の間隔で突出している。
説明すると、図において符号１は、半導体チップ等の素
子部を密封したパッケージ部を、符号２は、前記半導体
チップ等の素子部に対する複数本のり−ド檀を各々示し
、該リード線２は、前記パッケージ部２における一側面
１ａから、当該一側面１ａにおける長手方向に適宜ピッ
チ（Ｐ）の間隔で突出している。
この各リード線２を、当該各リード線２をその列方向か
ら見て交互に横向きに屈曲する一方、前記パッケージ部
１における一側面１ａには、その長手方向の両端部に、
突起７，７を一体的に造形し、この両突起７の先端面８
を、前記一側面１ａと平行又は略平行な接着剤塗布面に
構成する。
ら見て交互に横向きに屈曲する一方、前記パッケージ部
１における一側面１ａには、その長手方向の両端部に、
突起７，７を一体的に造形し、この両突起７の先端面８
を、前記一側面１ａと平行又は略平行な接着剤塗布面に
構成する。
このように構成したＳＩＰ型の電子部品は、そのパッケ
ージ部１に一体的に造形した両突起７における接着剤塗
布面８に、接着剤９を塗布したのち、第４図及び第５図
に示すように、プリント基板３の表面に対して、各リー
ド線２がプリント基板３の表面に予め形成されている各
プリント配線５に重ね接触するようにして接着しくこの
場合、プリント基板３の方に接着剤を塗布して接着する
ようにしても良い）、次いで、各リード線２を、その各
々のプリント配線５に対して半田付けすることにより、
プリント基板３に対して装着できる。
ージ部１に一体的に造形した両突起７における接着剤塗
布面８に、接着剤９を塗布したのち、第４図及び第５図
に示すように、プリント基板３の表面に対して、各リー
ド線２がプリント基板３の表面に予め形成されている各
プリント配線５に重ね接触するようにして接着しくこの
場合、プリント基板３の方に接着剤を塗布して接着する
ようにしても良い）、次いで、各リード線２を、その各
々のプリント配線５に対して半田付けすることにより、
プリント基板３に対して装着できる。
そして、前記各リード線２のプリント配線５に対する半
田付けに際しては、各リード線２及び各プリント配線５
の一方又は両方に、半田メツキ又は半田ペースト等の半
田層を形成しておき、プリント配線にリード線を重ねた
状態で加熱することによって半田付けすると云うリフロ
ー半田付方法や、高温気相半田付方法（ＶＰＳ方法）等
を採用することができる。
田付けに際しては、各リード線２及び各プリント配線５
の一方又は両方に、半田メツキ又は半田ペースト等の半
田層を形成しておき、プリント配線にリード線を重ねた
状態で加熱することによって半田付けすると云うリフロ
ー半田付方法や、高温気相半田付方法（ＶＰＳ方法）等
を採用することができる。
第６図は、他の実施例を示すもので、この実施例は、前
記パッケージ部１の一側面１ａにおける長手方向の略中
程部に、一側面１ａと平行又は略平行な接着剤塗布面８
を有する突起７を一体的に突出造形したものであり、こ
の場合においても、前記と同様の方法でプリント基板３
に対して装着することができる。
記パッケージ部１の一側面１ａにおける長手方向の略中
程部に、一側面１ａと平行又は略平行な接着剤塗布面８
を有する突起７を一体的に突出造形したものであり、こ
の場合においても、前記と同様の方法でプリント基板３
に対して装着することができる。
また、第７図は、更に他の実施例を示すもので、この実
施例は、パッケージ部１の一側面１ａから突出する各リ
ード線２を、同し方向の横向きに屈曲する一方、前記一
側面１ａと平行又は略平行な接着剤塗布面８を有する突
起７を、ｉｉＩ記一側面１ａに対してその長手方向に延
びるように一体的に造形したものであり、この場合にお
いても、前記と同様の方法でプリント基板３に対して装
着することができる。
施例は、パッケージ部１の一側面１ａから突出する各リ
ード線２を、同し方向の横向きに屈曲する一方、前記一
側面１ａと平行又は略平行な接着剤塗布面８を有する突
起７を、ｉｉＩ記一側面１ａに対してその長手方向に延
びるように一体的に造形したものであり、この場合にお
いても、前記と同様の方法でプリント基板３に対して装
着することができる。
また、パッケージ部１における一側面１ａと平行又は略
平行な接着剤塗布面８を有する突起７は、前記各実施例
のように、一側面１ａに突出することに代えて、第８図
に示すように、パッケージ部ｌにおける両端部から突出
するように構成しても良いのであり、また、各リード線
２は、前記各実施例のように５字型に屈曲する場合に限
らず、第９図に示すように、単にＬ字型に屈曲する等、
他の形状に屈曲するように構成しても良いことは云うま
でもない。
平行な接着剤塗布面８を有する突起７は、前記各実施例
のように、一側面１ａに突出することに代えて、第８図
に示すように、パッケージ部ｌにおける両端部から突出
するように構成しても良いのであり、また、各リード線
２は、前記各実施例のように５字型に屈曲する場合に限
らず、第９図に示すように、単にＬ字型に屈曲する等、
他の形状に屈曲するように構成しても良いことは云うま
でもない。
第１図〜第９図は本発明の実施例を示し、第１図は第１
実施例の電子部品の斜視図、第２図は第１実施例の電子
部品の正面図、第３図は第２図の■−■視断面断面図４
図はプリント基板への取付は状態を示す図、第５図は第
４図のＶ−Ｖ面断面図、第６図、第７図、第８図及び第
９図は本発明における他の実施例の電子部品を示す図、
第１０図は従来の電子部品の正面図、第１１図は第１０
図の側面図、第１２図及び第１３図は従来の電子部品の
取付は状態を示す図である。 １・・・・パッケージ、１ａ・・・・パッケージの一側
面、２・・・・リード線、３・・・・プリント基扱、７
・・・・突起、８・・・・接着剤塗布面、９・・・・接
着剤。
実施例の電子部品の斜視図、第２図は第１実施例の電子
部品の正面図、第３図は第２図の■−■視断面断面図４
図はプリント基板への取付は状態を示す図、第５図は第
４図のＶ−Ｖ面断面図、第６図、第７図、第８図及び第
９図は本発明における他の実施例の電子部品を示す図、
第１０図は従来の電子部品の正面図、第１１図は第１０
図の側面図、第１２図及び第１３図は従来の電子部品の
取付は状態を示す図である。 １・・・・パッケージ、１ａ・・・・パッケージの一側
面、２・・・・リード線、３・・・・プリント基扱、７
・・・・突起、８・・・・接着剤塗布面、９・・・・接
着剤。
Claims (1)
- （１）、素子部に対する複数本のリード線を、前記素子
部のパッケージ部における一側面から、当該一側面の長
手方向に適宜間隔で突出して成る電子部品において、前
記各リード線を、当該各リード線をその列方向から見て
横向きに屈曲する一方、前記パッケージ部に、前記一側
面から突出し、且つ、これと平行又は略平行な接着剤塗
布面を有する突起を設けたことを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055827A JP2504510B2 (ja) | 1988-03-09 | 1988-03-09 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055827A JP2504510B2 (ja) | 1988-03-09 | 1988-03-09 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230265A true JPH01230265A (ja) | 1989-09-13 |
| JP2504510B2 JP2504510B2 (ja) | 1996-06-05 |
Family
ID=13009797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63055827A Expired - Lifetime JP2504510B2 (ja) | 1988-03-09 | 1988-03-09 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504510B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160298A (ja) * | 1991-07-10 | 1993-06-25 | Mitsubishi Electric Corp | 面実装形パッケージ |
| JPH0750379A (ja) * | 1993-08-05 | 1995-02-21 | Nec Corp | 半導体装置 |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| US5555488A (en) * | 1991-06-28 | 1996-09-10 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| KR100393926B1 (ko) * | 1997-06-30 | 2003-11-28 | 오끼 덴끼 고오교 가부시끼가이샤 | 전자부품용실장구조체 |
| JP2012068178A (ja) * | 2010-09-27 | 2012-04-05 | Hitachi Automotive Systems Ltd | 加速度および角速度検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263663A (ja) * | 1986-05-12 | 1987-11-16 | Hitachi Tobu Semiconductor Ltd | 電子装置 |
-
1988
- 1988-03-09 JP JP63055827A patent/JP2504510B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263663A (ja) * | 1986-05-12 | 1987-11-16 | Hitachi Tobu Semiconductor Ltd | 電子装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5861669A (en) * | 1991-05-17 | 1999-01-19 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5555488A (en) * | 1991-06-28 | 1996-09-10 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| JPH05160298A (ja) * | 1991-07-10 | 1993-06-25 | Mitsubishi Electric Corp | 面実装形パッケージ |
| JP2862437B2 (ja) * | 1991-07-10 | 1999-03-03 | 三菱電機株式会社 | 面実装形パッケージ |
| JPH0750379A (ja) * | 1993-08-05 | 1995-02-21 | Nec Corp | 半導体装置 |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| KR100393926B1 (ko) * | 1997-06-30 | 2003-11-28 | 오끼 덴끼 고오교 가부시끼가이샤 | 전자부품용실장구조체 |
| JP2012068178A (ja) * | 2010-09-27 | 2012-04-05 | Hitachi Automotive Systems Ltd | 加速度および角速度検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2504510B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4056302A (en) | Electrical connection structure and method | |
| US4951124A (en) | Semiconductor device | |
| EP0767495A2 (en) | Surface-mounting type semiconductor device | |
| US5926375A (en) | Surface mounting structure | |
| JP2007294993A (ja) | 組立て型半導体チップキャリア | |
| JPH0570316B2 (ja) | ||
| KR0132714B1 (ko) | 반도체 장치 | |
| JPH02239651A (ja) | 半導体装置およびその実装方法 | |
| JPH01230265A (ja) | 電子部品 | |
| US20040251046A1 (en) | Blind hole termination of pin to pcb | |
| JPS59161851A (ja) | 電子部品 | |
| JP2988603B2 (ja) | 半導体パッケージ | |
| JPS62262447A (ja) | 半導体パツケ−ジとその実装方法 | |
| JP2858318B2 (ja) | 電子部品装着方法 | |
| JPS635248Y2 (ja) | ||
| JPH04243155A (ja) | 混成集積回路装置 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
| JPS6151952A (ja) | 半導体装置 | |
| JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
| JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
| JPH09116078A (ja) | 封止型半導体装置 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPS62243393A (ja) | プリント基板 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 |