JPH0487341A - 多結晶シリコン薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0487341A JPH0487341A JP20288790A JP20288790A JPH0487341A JP H0487341 A JPH0487341 A JP H0487341A JP 20288790 A JP20288790 A JP 20288790A JP 20288790 A JP20288790 A JP 20288790A JP H0487341 A JPH0487341 A JP H0487341A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polycrystalline silicon
- tft
- tpt
- mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 239000010453 quartz Substances 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052810 boron oxide Inorganic materials 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多結晶シリコンの薄膜トランジスタ(以下TP
Tという)の基板に係り、特に大面積の基板上に多数個
のTPTを形成する場合に適したTPT用の基板;二関
する。
Tという)の基板に係り、特に大面積の基板上に多数個
のTPTを形成する場合に適したTPT用の基板;二関
する。
近年、液晶表示装置の駆動スイッチ素子や密着型イメー
ジセンサの駆動回路用素子として有用である多結晶シリ
コンを用いたTPTの研究が進んでいる。
ジセンサの駆動回路用素子として有用である多結晶シリ
コンを用いたTPTの研究が進んでいる。
これら多結晶シリコンを用いたTPTを形成する基板と
して、従来石英基板が用いられていたが。
して、従来石英基板が用いられていたが。
最近、600℃以下の製造工程でも多結晶シリコンTP
Tの作成が可能となり、低コストのガラス基板2例えば
コーニング社製のコーニング7059(商品番号)が用
いられるようになった。
Tの作成が可能となり、低コストのガラス基板2例えば
コーニング社製のコーニング7059(商品番号)が用
いられるようになった。
ところが、TPTの製造工程には複数回の熱処理とマス
クパターニングが繰り返されるため、特に大面積の基板
に多数個の多結晶シリコンTPTを同時(−作成する場
合、基板の熱膨張係数が大きいと問題を生ずる。
クパターニングが繰り返されるため、特に大面積の基板
に多数個の多結晶シリコンTPTを同時(−作成する場
合、基板の熱膨張係数が大きいと問題を生ずる。
即ち、複数回のパターニングと熱処理を繰り返す時、熱
膨張状態の基板が元に戻らないうち(二。
膨張状態の基板が元に戻らないうち(二。
次のマスク合せを行うこととなり、マスクの位置合わせ
が不正確になって製品の歩留りが著しく悪化する。
が不正確になって製品の歩留りが著しく悪化する。
後述の第1表に示す如く、ガラス基板では石英基板;二
比較して、その熱膨張係数は1桁以上も多く上記の問題
点を生じ易い。
比較して、その熱膨張係数は1桁以上も多く上記の問題
点を生じ易い。
一方9石英基板を用いると、上記の問題点は解決される
が2石英のコストが高いため、製品のコストアップとな
り、特に大面積基板C二は不適である0 従りて2本発明の目的は、多結晶シリコンTPTの基板
として、低コストで、熱膨張係数が小さく、耐熱性のあ
る基板を提供するものである。
が2石英のコストが高いため、製品のコストアップとな
り、特に大面積基板C二は不適である0 従りて2本発明の目的は、多結晶シリコンTPTの基板
として、低コストで、熱膨張係数が小さく、耐熱性のあ
る基板を提供するものである。
上記目的を達成するため2本発明者は鋭意研究の結果、
多結晶シリコンTPTの基板として。
多結晶シリコンTPTの基板として。
Sighを80〜99.5%含有する材料を用いること
;二より2石英基板と同様に熱膨張係数が小さく。
;二より2石英基板と同様に熱膨張係数が小さく。
耐熱性があり、しかも石英基板より格段にコストを下げ
た製品を作成し得ることを見出した。
た製品を作成し得ることを見出した。
本発明の一実施例を第1図、第2図を参照して説明する
。
。
第1図は本発明のTPTの断面構造図、第2図は該TP
Tの製造工程説明図である。
Tの製造工程説明図である。
図中、1は本発明の材料を用いた基板、2は多結晶シリ
コン膜、2−1.2−2はn+型領領域あって、各々ソ
ース領域、ドレイン領域として作用する。3はゲート酸
化膜、4はゲート電極、5は酸化シリコン(SiOz)
から成る層間絶縁膜、6はアルミニウム(AJ)配線層
、7は窒化シリコン膜、8は5i(h膜を示す。
コン膜、2−1.2−2はn+型領領域あって、各々ソ
ース領域、ドレイン領域として作用する。3はゲート酸
化膜、4はゲート電極、5は酸化シリコン(SiOz)
から成る層間絶縁膜、6はアルミニウム(AJ)配線層
、7は窒化シリコン膜、8は5i(h膜を示す。
本発明においては多結晶シリコンTPTを作成する基板
として、約80〜99.5%の8i(hを含有する材料
2例えば、コーニング社製の商品番号7913の基板を
用いるものである。なお他の組成としては酸化ホウ素(
BzOs)、酸化アルミニウム(klx Os ) 、
酸化バリウム(Bad)が含まれる。
として、約80〜99.5%の8i(hを含有する材料
2例えば、コーニング社製の商品番号7913の基板を
用いるものである。なお他の組成としては酸化ホウ素(
BzOs)、酸化アルミニウム(klx Os ) 、
酸化バリウム(Bad)が含まれる。
本発明の材料は第1表(−示す如く、熱膨張係数。
TPTの多結晶シリコン層中の電子の移動度において2
石英基板を用いた場合と遜色なく、シかもコスト:二お
いて石英基板の約1/、oですむTPTを得ることが出
来る。
石英基板を用いた場合と遜色なく、シかもコスト:二お
いて石英基板の約1/、oですむTPTを得ることが出
来る。
動度は、後述のTPTの製造工程(二おいて、アモルフ
ァスシリコン層を固相成長させる際の熱処理条件2二よ
っては望決定され、高温での熱処理がその移動度を増加
するものと考えられる。各基板材料;;よる固相成長条
件を第2表に示す。
ァスシリコン層を固相成長させる際の熱処理条件2二よ
っては望決定され、高温での熱処理がその移動度を増加
するものと考えられる。各基板材料;;よる固相成長条
件を第2表に示す。
第2表からも明らかな如く2本発明の基板を用いること
(=より2石英基板と同様に同相成長の際に高温におけ
る熱処理が可能となり、それによって多結晶シリコン層
中の電子の移動度を大きくすることができ2本発明によ
り得られたTPTの特性を向上させることができる。
(=より2石英基板と同様に同相成長の際に高温におけ
る熱処理が可能となり、それによって多結晶シリコン層
中の電子の移動度を大きくすることができ2本発明によ
り得られたTPTの特性を向上させることができる。
なお2本発明で用いる基板の5iOzの含有量は。
80%未満であるとその熱膨張係数が大きくなりすぎ、
99.5%以上;二なると、その材料のコストが高価に
なりすぎる。
99.5%以上;二なると、その材料のコストが高価に
なりすぎる。
次に本発明の多結晶シリコンTPTの製造工程を第2図
を参照しつつ説明する。
を参照しつつ説明する。
(I) コーニング社製の商品番号7913の基板1
上(二減圧CVD法で、基板温度560℃でアモルファ
スシリコン膜を例えば約1000X堆積する。次にこの
アモルファスシリコン膜をN293囲気中で600℃5
0時間熱処理後、さらに950℃で1時間熱処理し、固
相成長させて多結晶シリコン膜2とする。
上(二減圧CVD法で、基板温度560℃でアモルファ
スシリコン膜を例えば約1000X堆積する。次にこの
アモルファスシリコン膜をN293囲気中で600℃5
0時間熱処理後、さらに950℃で1時間熱処理し、固
相成長させて多結晶シリコン膜2とする。
(II) この多結晶シリコン膜2(二第1のホトマ
スりを用いてパターニングを行い、島状にエツチングす
る(第2図(a)参照)。
スりを用いてパターニングを行い、島状にエツチングす
る(第2図(a)参照)。
1)次にスパッタ法により、 8i(hから成るゲー
ト酸化膜3を例えば約500Xの厚さに形成後。
ト酸化膜3を例えば約500Xの厚さに形成後。
減圧CVD法で多結晶シリコン膜4′を2例えば約10
00〜3000X堆積する。
00〜3000X堆積する。
側 これらの2層を第2のホトマスクを用いてパターニ
ングを行い、ゲート電極4を形成する(第2図(1))
参照)。
ングを行い、ゲート電極4を形成する(第2図(1))
参照)。
閏 形成したゲート電極4をマスクとして、自己整合法
で、リン(P)イオンの注入を行い、ソース領域2−1
.ドレイン領域2−2を形成する。
で、リン(P)イオンの注入を行い、ソース領域2−1
.ドレイン領域2−2を形成する。
(資) さらに注入したPイオンの活性化を、約600
℃の窒素雰囲気中で行い1次;ニスバッタ法で8i (
h膜から成る層間絶縁膜5を約1000Xの厚さに形成
する(第2図(C)参照)。
℃の窒素雰囲気中で行い1次;ニスバッタ法で8i (
h膜から成る層間絶縁膜5を約1000Xの厚さに形成
する(第2図(C)参照)。
■ この層間絶縁膜5に第3のホトマスクを用いてパタ
ーニングを行い、コンタクト窓を形成し。
ーニングを行い、コンタクト窓を形成し。
M層を蒸着法またはスパッタ法により形成し。
約450℃で30分間シンターする。
61DAJ層に第4のホトマスクを用いてパターニング
を行い+AJ配線層6を形成する(第2図(d)参照)
。
を行い+AJ配線層6を形成する(第2図(d)参照)
。
■ 水素化のための窒化シリコン膜7をプラズマCVD
法で1例えば2000X堆積する(第2図(e)参照)
。
法で1例えば2000X堆積する(第2図(e)参照)
。
(3)次にテトラエトキシシラン(TEO8’)を用い
るオゾンCVD法で、ピンホールの少ない緻密な5iC
h膜8を堆積後、熱処理を施して、水素化処理し、第1
図の如き構造のTPTとする。
るオゾンCVD法で、ピンホールの少ない緻密な5iC
h膜8を堆積後、熱処理を施して、水素化処理し、第1
図の如き構造のTPTとする。
上記実施例の製造工程からも明らかな如く、多結晶シリ
コンTPTを作成するのに4回のホトマスクを使用して
パターニングを行い(工程II、IV。
コンTPTを作成するのに4回のホトマスクを使用して
パターニングを行い(工程II、IV。
■、■参照)、少くとも6回の熱処理(工程I。
■、■、X参照)を行うことになり、基板の熱膨張係数
が太きいと、第1のホトマスクと第4のホトマスクの位
置合せが正確に行われなくなる。特に大面積の基板を用
いて多数個のTPTを作成する場合に不都合が起り易い
が2本発明の基板を用いることにより解決できた。
が太きいと、第1のホトマスクと第4のホトマスクの位
置合せが正確に行われなくなる。特に大面積の基板を用
いて多数個のTPTを作成する場合に不都合が起り易い
が2本発明の基板を用いることにより解決できた。
なお、上記実施例においては多結晶シリコンTPTの製
造工程において保護膜を2層にして水素化処理を行う例
(二ついて説明したが1本発明はこれに限られず、Pイ
オンの活性化抜水素化処理を行い、酸化シリコン膜から
なる層間絶縁膜を形成する方法等、他の工程で製造する
こともできるのは云うまでもない。
造工程において保護膜を2層にして水素化処理を行う例
(二ついて説明したが1本発明はこれに限られず、Pイ
オンの活性化抜水素化処理を行い、酸化シリコン膜から
なる層間絶縁膜を形成する方法等、他の工程で製造する
こともできるのは云うまでもない。
本発明の如く多結晶シリコンTPTを製造する基板とし
てSi 02の含有率が80〜99.5%という高い基
板を用いること(二より、熱膨張係数が小さく耐熱性が
あるので、従来のガラス基板を用いたものよりマスク合
せが容易かつ正確に出来る。従って、製品の特性および
歩留りを著しく向上させ・、ことができる。しかも電子
の移動度を、これまた前記ガラス基板を用いたものより
大きくできるのでこの点からも高性能のものとなる。
てSi 02の含有率が80〜99.5%という高い基
板を用いること(二より、熱膨張係数が小さく耐熱性が
あるので、従来のガラス基板を用いたものよりマスク合
せが容易かつ正確に出来る。従って、製品の特性および
歩留りを著しく向上させ・、ことができる。しかも電子
の移動度を、これまた前記ガラス基板を用いたものより
大きくできるのでこの点からも高性能のものとなる。
しかも該基板のコストが低いので、従来用いられていた
石英基板より約1/□。のコストで製造することか出来
る。
石英基板より約1/□。のコストで製造することか出来
る。
特にこれらの効果は大面積の基板を用いた場合に顕著で
ある。
ある。
【図面の簡単な説明】
第1図は本発明の多結晶シリコンTPTの断面構造図。
第2図は本発明のTPTの製造工程説明図である0
1・・・本発明の基板、 2・・・多結晶シリコン膜
。 2−1.2−2・・・ソース、ドレイン領域。 3・・・ゲート酸化膜、 4・・・ゲート電極。 5・・・層間絶縁膜、 6・・・M配線層。 7・・・窒化シリコン膜、8・・・8i(h[。 特許出願人 ティーデイ−ケイ株式会社代理人弁理士
山谷晧榮(外1名) 第2図
。 2−1.2−2・・・ソース、ドレイン領域。 3・・・ゲート酸化膜、 4・・・ゲート電極。 5・・・層間絶縁膜、 6・・・M配線層。 7・・・窒化シリコン膜、8・・・8i(h[。 特許出願人 ティーデイ−ケイ株式会社代理人弁理士
山谷晧榮(外1名) 第2図
Claims (1)
- 基板として、80〜99.5%の酸化シリコン(SiO
_2)を含有する材料を用いたことを特徴とする多結晶
シリコン薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20288790A JPH0487341A (ja) | 1990-07-31 | 1990-07-31 | 多結晶シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20288790A JPH0487341A (ja) | 1990-07-31 | 1990-07-31 | 多結晶シリコン薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0487341A true JPH0487341A (ja) | 1992-03-19 |
Family
ID=16464849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20288790A Pending JPH0487341A (ja) | 1990-07-31 | 1990-07-31 | 多結晶シリコン薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0487341A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6441468B1 (en) | 1995-12-14 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6867434B2 (en) | 1995-11-17 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
-
1990
- 1990-07-31 JP JP20288790A patent/JPH0487341A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867434B2 (en) | 1995-11-17 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display with an organic leveling layer |
US6441468B1 (en) | 1995-12-14 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6445059B1 (en) | 1995-12-14 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100386204B1 (ko) * | 1995-12-14 | 2003-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US6787887B2 (en) | 1995-12-14 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100767233B1 (ko) | 박막 트랜지스터의 제조 공정 및 기판 | |
KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
JPH07140454A (ja) | シリコンデバイス用ガラスパネルの製造方法 | |
JPS60103676A (ja) | 薄膜トランジスタアレイの製造方法 | |
JP2004226890A (ja) | 液晶表示装置とその製造方法 | |
JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
JPH0487341A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
JPH03136280A (ja) | 薄膜トランジスタマトリクス及びその製造方法 | |
JPH08172195A (ja) | 薄膜トランジスタ | |
JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
JPH05259458A (ja) | 半導体装置の製法 | |
JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
KR100400753B1 (ko) | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 | |
JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
JP2797361B2 (ja) | 半導体装置 | |
KR100372753B1 (ko) | 다결정 규소 박막의 제조방법 | |
JPH0316214A (ja) | 絶縁膜の製造方法 | |
JPH0330296B2 (ja) | ||
JPH0265138A (ja) | 薄膜トランジスタの製造方法 | |
JPH0487340A (ja) | 薄膜トランジスタの製造方法 | |
JPH03166767A (ja) | 薄膜トランジスタ | |
JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
JP2590607B2 (ja) | 液晶表示装置の製造方法 |