JPH0391243A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0391243A JPH0391243A JP22773689A JP22773689A JPH0391243A JP H0391243 A JPH0391243 A JP H0391243A JP 22773689 A JP22773689 A JP 22773689A JP 22773689 A JP22773689 A JP 22773689A JP H0391243 A JPH0391243 A JP H0391243A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- insulating film
- contact
- etching
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 19
- 238000000034 method Methods 0.000 abstract description 14
- 239000010453 quartz Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract 7
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コンピュータ、テレビ、ビデオ等の産業機器
、民生機器に用いることができる半導体装置の製造方法
に関するものである。
、民生機器に用いることができる半導体装置の製造方法
に関するものである。
従来の技術
近年、半導体装置の製造方法は、高集積化、高機能化に
伴ない、絶縁膜あるいは絶縁基板上に形成された半導体
薄膜と配線金属とコンタクトを形成する必要が生しる場
合が増えてきた。
伴ない、絶縁膜あるいは絶縁基板上に形成された半導体
薄膜と配線金属とコンタクトを形成する必要が生しる場
合が増えてきた。
以下、図面を参照しながら、上述したような従来の半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
第３図は従来の半導体装置の製造方法における半導体薄
膜と配線用金属とのコンタクト形成方法を示すものであ
る。まず、第３図（ａ）に示すように絶縁基板である石
英基板２１上に半導体薄膜である多結晶シリコン薄膜２
２を堆積し、パターニングした後、眉間絶縁膜２３を形
成する。次に第３図（ｂ）に示すように層間絶縁膜２３
上にレジストを塗布し、露光、現像により、層間絶縁膜
２３にコンタクトホールを形成するためのパターンをレ
ジスト２４に形成した後、層間絶縁膜２３と多結晶シリ
コン２２に対して選択性のあるドライエッチまたはウェ
ットエッチによりコンタクトホールを形成する。そして
、最後に第３図（Ｃ）で示すようにＡｅ２５を堆積し、
パターニング後、アロイすることにより、ＡＱ２５と多
結晶シリコン２２とコンタクトを形成する。
膜と配線用金属とのコンタクト形成方法を示すものであ
る。まず、第３図（ａ）に示すように絶縁基板である石
英基板２１上に半導体薄膜である多結晶シリコン薄膜２
２を堆積し、パターニングした後、眉間絶縁膜２３を形
成する。次に第３図（ｂ）に示すように層間絶縁膜２３
上にレジストを塗布し、露光、現像により、層間絶縁膜
２３にコンタクトホールを形成するためのパターンをレ
ジスト２４に形成した後、層間絶縁膜２３と多結晶シリ
コン２２に対して選択性のあるドライエッチまたはウェ
ットエッチによりコンタクトホールを形成する。そして
、最後に第３図（Ｃ）で示すようにＡｅ２５を堆積し、
パターニング後、アロイすることにより、ＡＱ２５と多
結晶シリコン２２とコンタクトを形成する。
以上のように構成された半導体装置の製造方法では、多
結晶シリコン２２の表面上にコンタクトが形成されるこ
とになる。
結晶シリコン２２の表面上にコンタクトが形成されるこ
とになる。
発明が解決しようとする課題
しかしながら、上記のような構成では、層間絶縁膜にコ
ンタクトホールを形成する場合、層間絶縁膜と半導体薄
膜に対して、選択性のあるエツチングを行なっているた
め、エツチングの方法、または、エツチング条件が限ら
れてしまうという欠点を有していた。
ンタクトホールを形成する場合、層間絶縁膜と半導体薄
膜に対して、選択性のあるエツチングを行なっているた
め、エツチングの方法、または、エツチング条件が限ら
れてしまうという欠点を有していた。
本発明は上記欠点に鑑み、選択性のないエツチングを行
なっても、半導体薄膜と配線金属のコンタクトを形成す
ることができる半導体装置の製造方法を提供するもので
ある。
なっても、半導体薄膜と配線金属のコンタクトを形成す
ることができる半導体装置の製造方法を提供するもので
ある。
課題を解決するための手段
上記課題を解決するために、本発明の半導体装置の製造
方法は、半導体薄膜と層間絶縁膜に対して選択性のない
エツチングにより、層間絶縁膜にコンタクトホールを形
成するだけでなく、半導体薄膜にも下地基板に達する穴
をコンタクト面積を広げるために複数個形成した後、金
属配線を堆積する工程から構成されている。
方法は、半導体薄膜と層間絶縁膜に対して選択性のない
エツチングにより、層間絶縁膜にコンタクトホールを形
成するだけでなく、半導体薄膜にも下地基板に達する穴
をコンタクト面積を広げるために複数個形成した後、金
属配線を堆積する工程から構成されている。
作用
この構成によってコンタクトホールを形成する場合、半
導体薄膜と層間絶縁膜に対して選択性のないエツチング
を用いることができるため、エツチングに対する制約が
緩和され、プロセスの簡素化が可能となる。しかも、コ
ンタクトホールを複数形成するため、コンタクトを形成
する半導体薄膜の穴の側面は十分に広いため従来と遜色
ないコンタクトが形成されることになる。
導体薄膜と層間絶縁膜に対して選択性のないエツチング
を用いることができるため、エツチングに対する制約が
緩和され、プロセスの簡素化が可能となる。しかも、コ
ンタクトホールを複数形成するため、コンタクトを形成
する半導体薄膜の穴の側面は十分に広いため従来と遜色
ないコンタクトが形成されることになる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図（ａ）は本発明の一実施例における半導体装置の
製造方法により形成したコンタクト部の平面図、第１図
（ｂ）はＡ−Ａ断面図である。第１図において１は石英
基板、２は多結晶シリコン、３は層間絶縁膜、４はＡｅ
、５はコンタクトホールである。
製造方法により形成したコンタクト部の平面図、第１図
（ｂ）はＡ−Ａ断面図である。第１図において１は石英
基板、２は多結晶シリコン、３は層間絶縁膜、４はＡｅ
、５はコンタクトホールである。
次に、本発明の一実施例における半導体装置の製造方法
を第２図に従いながら説明する。第２図（ａ）で示すよ
うにまず、石英基板１上に多結晶シリコン２を堆積し、
パターニングした後、層間絶縁膜３を形成する。次に第
２図（ｂ）に示すように層間絶縁膜３上にレジスト１４
を塗布し、露光、現像により、コントクトホールを形成
するためのパターンを形成した後、層間絶縁膜３と多結
晶シリコン２に対して選択性のないエツチングによりコ
ンタクトホールを形成する。この時、層間絶縁膜３だけ
でなく、多結晶シリコン２にも下地の石英基板１に達す
る穴を形成する。そして、最後に第２図（Ｃ）で示すよ
うにＡｅ ４を堆積し、パターニング後、アロイするこ
とにより、Ａｅ４と多結晶シリコン２とのコンタクトを
形成する。Ａ１２４と多結晶シリコン２とのコンタクト
は、多結晶シリコン２に形成されたコンタクトホールの
側面に形成され、コンタクトホールを複数にすることに
よりコンタクトの面積を広げ、コンタクト抵抗を従来と
同程度にしている。
を第２図に従いながら説明する。第２図（ａ）で示すよ
うにまず、石英基板１上に多結晶シリコン２を堆積し、
パターニングした後、層間絶縁膜３を形成する。次に第
２図（ｂ）に示すように層間絶縁膜３上にレジスト１４
を塗布し、露光、現像により、コントクトホールを形成
するためのパターンを形成した後、層間絶縁膜３と多結
晶シリコン２に対して選択性のないエツチングによりコ
ンタクトホールを形成する。この時、層間絶縁膜３だけ
でなく、多結晶シリコン２にも下地の石英基板１に達す
る穴を形成する。そして、最後に第２図（Ｃ）で示すよ
うにＡｅ ４を堆積し、パターニング後、アロイするこ
とにより、Ａｅ４と多結晶シリコン２とのコンタクトを
形成する。Ａ１２４と多結晶シリコン２とのコンタクト
は、多結晶シリコン２に形成されたコンタクトホールの
側面に形成され、コンタクトホールを複数にすることに
よりコンタクトの面積を広げ、コンタクト抵抗を従来と
同程度にしている。
以上のように、本実施例によれば、層間絶縁膜と半導体
薄膜に対して選択性のないエツチングを用いても、デバ
イス動作に必要なコンタクトを形成することができる。
薄膜に対して選択性のないエツチングを用いても、デバ
イス動作に必要なコンタクトを形成することができる。
なお、本実施例では、半導体薄膜として多結晶シリコン
薄膜、配線金属としてＡｅを用いたが、他の半導体薄膜
、配線金属でもよい。さらに、コンタクトホールは複数
としたが、十分にコンタクトが形成されればコンタクト
ホールは１つでもよい。
薄膜、配線金属としてＡｅを用いたが、他の半導体薄膜
、配線金属でもよい。さらに、コンタクトホールは複数
としたが、十分にコンタクトが形成されればコンタクト
ホールは１つでもよい。
発明の効果
以上のように本発明は、半導体薄膜と層間絶縁膜に対し
て選択性のないエツチングを用いてコンタクトを形成す
ることができ、エツチングに対する制約が簡素化され、
その実用的効果は大なるものがある。
て選択性のないエツチングを用いてコンタクトを形成す
ることができ、エツチングに対する制約が簡素化され、
その実用的効果は大なるものがある。
第１図は本発明の第１の実施例における半導体装置の製
造方法を示す図、第２図は本発明の第１の実施例におけ
る半導体装置の製造方法の工程図、第３図は従来の半導
体装置の製造方法の工程図である。 １・・・・・・石英基板、２・・・・・・多結晶シリコ
ン、３・・・・・・層間絶縁膜、４・・・・・・レジス
ト、５・・・・・・Ａｅ、１１・・・・・・石英基板、
１２・・・・・・多結晶シリコン、１３・・・・・・層
間絶縁膜、１５・・・・・・Ａｔ！、１６・・・・・・
コンタクトホール。
造方法を示す図、第２図は本発明の第１の実施例におけ
る半導体装置の製造方法の工程図、第３図は従来の半導
体装置の製造方法の工程図である。 １・・・・・・石英基板、２・・・・・・多結晶シリコ
ン、３・・・・・・層間絶縁膜、４・・・・・・レジス
ト、５・・・・・・Ａｅ、１１・・・・・・石英基板、
１２・・・・・・多結晶シリコン、１３・・・・・・層
間絶縁膜、１５・・・・・・Ａｔ！、１６・・・・・・
コンタクトホール。
Claims (1)
- 絶縁基板または絶縁膜上に半導体薄膜、層間絶縁膜を順
に形成する工程と、レジストパターンを用いて、層間絶
縁膜と半導体薄膜に１回のエッチングによって前記絶縁
基板または絶縁膜に達する穴を形成する工程と、前記穴
を埋めるように配線金属を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227736A JP2695249B2 (ja) | 1989-09-01 | 1989-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1227736A JP2695249B2 (ja) | 1989-09-01 | 1989-09-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0391243A true JPH0391243A (ja) | 1991-04-16 |
| JP2695249B2 JP2695249B2 (ja) | 1997-12-24 |
Family
ID=16865558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1227736A Expired - Fee Related JP2695249B2 (ja) | 1989-09-01 | 1989-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695249B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234210A (ja) * | 2012-08-24 | 2012-11-29 | Seiko Epson Corp | 電気光学装置、マトリクス基板、及び電子機器 |
| KR101663460B1 (ko) * | 2015-04-13 | 2016-10-07 | 주식회사 스마트파워 | 수소 및 산소 발생장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129852A (ja) * | 1984-11-28 | 1986-06-17 | Seiko Epson Corp | 半導体装置 |
| JPS63137941U (ja) * | 1987-03-04 | 1988-09-12 |
-
1989
- 1989-09-01 JP JP1227736A patent/JP2695249B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129852A (ja) * | 1984-11-28 | 1986-06-17 | Seiko Epson Corp | 半導体装置 |
| JPS63137941U (ja) * | 1987-03-04 | 1988-09-12 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234210A (ja) * | 2012-08-24 | 2012-11-29 | Seiko Epson Corp | 電気光学装置、マトリクス基板、及び電子機器 |
| KR101663460B1 (ko) * | 2015-04-13 | 2016-10-07 | 주식회사 스마트파워 | 수소 및 산소 발생장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2695249B2 (ja) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5391521A (en) | Method for fabricating low resistance contacts of semiconductor device | |
| KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| GB2295724A (en) | Semiconductor device and method of making a plug | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH02133939A (ja) | 多層配線形成法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR970052537A (ko) | 반도체장치의 제조방법 | |
| JPH04324673A (ja) | 薄膜抵抗形成法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| KR910003761A (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPH06232123A (ja) | 半導体装置の製造方法 | |
| KR20030079413A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0468556A (ja) | 半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |