JPH048082A - ハードコピー装置 - Google Patents
ハードコピー装置Info
- Publication number
- JPH048082A JPH048082A JP2111135A JP11113590A JPH048082A JP H048082 A JPH048082 A JP H048082A JP 2111135 A JP2111135 A JP 2111135A JP 11113590 A JP11113590 A JP 11113590A JP H048082 A JPH048082 A JP H048082A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- clock
- video signal
- frequency
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 22
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
本発明は、ＣＲＴ上に表示された画像をビデオ信号接続
によってプリントするハードコピー装置に関す。
によってプリントするハードコピー装置に関す。
ハードコピー装置などにおけるビデオ信号の取り込みは
、水平同期信号のエツジを基準にしたフェーズロックル
ープ（Ｐ Ｌ Ｌ）により、ビデオ周波数と同一の周波
数を有すサンプリングクロックを発生させ、これに同期
して行うことが知られている。第２図に格子模様を表示
したＣＲＴとハードコピーの一例を示す、第２図（ｉ）
は格子模様を表示したＣＲＴ、第２図（ｉｉ）は（ｉ）
で示したＣＲＴ表示のハードコピーで、サンプリングク
ロックとビデオ周波数が一致している場合、（１ｉｉ）
は同じ（不一致の場合をそれぞれ示している。
、水平同期信号のエツジを基準にしたフェーズロックル
ープ（Ｐ Ｌ Ｌ）により、ビデオ周波数と同一の周波
数を有すサンプリングクロックを発生させ、これに同期
して行うことが知られている。第２図に格子模様を表示
したＣＲＴとハードコピーの一例を示す、第２図（ｉ）
は格子模様を表示したＣＲＴ、第２図（ｉｉ）は（ｉ）
で示したＣＲＴ表示のハードコピーで、サンプリングク
ロックとビデオ周波数が一致している場合、（１ｉｉ）
は同じ（不一致の場合をそれぞれ示している。
（ｉｉｉ ）図から分かる様に、サンプリングクロック
とビデオ周波数が不一致の場合には水平クロック数の誤
差分だけ、水平方向がｋから１に圧縮され、かつ縦線が
二重になったり、ｍで示す様な取り込みエラーが発生し
ている。ところでビデオ周波数と同一の周波数を有す信
号を発生させるには、水平周期の水平クロック数を与え
てやる必要が有るが、通常水平クロック数は一般に公開
されておらず、ユーザにとっては入手が困難な情報であ
る。
とビデオ周波数が不一致の場合には水平クロック数の誤
差分だけ、水平方向がｋから１に圧縮され、かつ縦線が
二重になったり、ｍで示す様な取り込みエラーが発生し
ている。ところでビデオ周波数と同一の周波数を有す信
号を発生させるには、水平周期の水平クロック数を与え
てやる必要が有るが、通常水平クロック数は一般に公開
されておらず、ユーザにとっては入手が困難な情報であ
る。
一方、ハードコピー装置などでビデオ信号の取り込みを
行おうとした際に、ビデオ信号の取り込みを目的としハ
ードコピー装置側で未知の水平クロック数を探査するこ
とが考えられるが、従来知られている探査方法は、水平
表示解像度が既知で、かつＣＲＴの最初の表示ラインが
解像度と一致して表示されている前提条件の基に、カウ
ンタ等を使用して夏山することができる。
行おうとした際に、ビデオ信号の取り込みを目的としハ
ードコピー装置側で未知の水平クロック数を探査するこ
とが考えられるが、従来知られている探査方法は、水平
表示解像度が既知で、かつＣＲＴの最初の表示ラインが
解像度と一致して表示されている前提条件の基に、カウ
ンタ等を使用して夏山することができる。
上述したように水平クロック数を決定する為には、水平
解像度と一致したＣＲＴの表示が必要であるが、一般に
その様な表示を行うことは難しく、実用的ではなかった
。
解像度と一致したＣＲＴの表示が必要であるが、一般に
その様な表示を行うことは難しく、実用的ではなかった
。
また、パーソナルコンピュータによっては、ソフトウェ
アにより水平クロック数が異なる場合があり、この様な
場合は水平クロック数を一致させることが不可能であっ
た。
アにより水平クロック数が異なる場合があり、この様な
場合は水平クロック数を一致させることが不可能であっ
た。
そこで本発明では、ＣＲＴの画像表現の制限を最小限と
して、水平クロック数の探査を可能とすることを目的と
する。
して、水平クロック数の探査を可能とすることを目的と
する。
本発明においては、上記課題を解決する為、ＣＲＴ上の
画像をビデオ信号を入力することによりプリントアウト
するハードコピー装置において、水平同期信号の位相調
整を行う位相調整回路と、水平クロック数を出力する手
段と、水平クロック数を入力としてフェーズロックルー
プを構成し位相調整された水平同期信号のエツジを基準
に、サンプリングクロックを発生するＰＬＬ回路と、サ
ンプリングクロックとビデオ信号の周波数が一致してい
るか否かを検出する検出回路と、不一致の場合は水平ク
ロック数出力手段のクロック数を変更する手段とから成
る水平クロック数探査回路を有すことを特徴とした。
画像をビデオ信号を入力することによりプリントアウト
するハードコピー装置において、水平同期信号の位相調
整を行う位相調整回路と、水平クロック数を出力する手
段と、水平クロック数を入力としてフェーズロックルー
プを構成し位相調整された水平同期信号のエツジを基準
に、サンプリングクロックを発生するＰＬＬ回路と、サ
ンプリングクロックとビデオ信号の周波数が一致してい
るか否かを検出する検出回路と、不一致の場合は水平ク
ロック数出力手段のクロック数を変更する手段とから成
る水平クロック数探査回路を有すことを特徴とした。
上記構成によれば、最初は水平クロック数出力手段より
出力される水平クロック数を小さな値としておき、検出
回路がサンプリングクロックとビデオ信号の周波数の一
致を検出するまで水平クロック数をクロック数変更手段
により徐々に増加させていけばビデオ周波数と一致する
水平クロック数を探査することができる。
出力される水平クロック数を小さな値としておき、検出
回路がサンプリングクロックとビデオ信号の周波数の一
致を検出するまで水平クロック数をクロック数変更手段
により徐々に増加させていけばビデオ周波数と一致する
水平クロック数を探査することができる。
以下にこの発明の好ましい実施例を図面に基づき説明す
る。
る。
第１図は、本発明に基づくハードコピー装置の要部であ
る水平クロック数探査回路のブロック図である。ハード
コピー装置を構成する他の部分は公知の構成でありここ
では説明を省略する。水平同期信号は、位相調整回路１
を通ってＰＬＬ回路２に入力される。ＰＬＬ回路２には
、装置内のＣＰＵから水平クロック数が設定され該水平
クロック数と同一もしくは所定の関係の周波数を有すサ
ンプリングクロックＣＫを位相調整された水平同期信号
のエツジを基準として発生する。ビデオ信号は、前記サ
ンプリングクロックＧＫがクロックとして入力されてい
るランチ３のＤ入力に、人力されており、前記サンプリ
ングクロックＣＫに同期してラッチされる。サンプリン
グクロ・ツクＣＫはまたアンド回路４の一方の入力とな
っており、該アンド回路４の出力を、前記ビデオ信号を
クロックとして入力されているＤ−ＦＦ５の、Ｄ入力と
している。４９ Ｄラッチ５のＱ出力は前記アンド回路
の他の入力となっており、アンド回路の出力はビデオ信
号に同期してラッチされる。咳Ｉ）−ＦＦのプリセット
入力には、ＣＰＵからの信号が入力されている。このア
ンド回路４とＤ−ＦＦにより周波数の一致検出を行って
いる。
る水平クロック数探査回路のブロック図である。ハード
コピー装置を構成する他の部分は公知の構成でありここ
では説明を省略する。水平同期信号は、位相調整回路１
を通ってＰＬＬ回路２に入力される。ＰＬＬ回路２には
、装置内のＣＰＵから水平クロック数が設定され該水平
クロック数と同一もしくは所定の関係の周波数を有すサ
ンプリングクロックＣＫを位相調整された水平同期信号
のエツジを基準として発生する。ビデオ信号は、前記サ
ンプリングクロックＧＫがクロックとして入力されてい
るランチ３のＤ入力に、人力されており、前記サンプリ
ングクロックＣＫに同期してラッチされる。サンプリン
グクロ・ツクＣＫはまたアンド回路４の一方の入力とな
っており、該アンド回路４の出力を、前記ビデオ信号を
クロックとして入力されているＤ−ＦＦ５の、Ｄ入力と
している。４９ Ｄラッチ５のＱ出力は前記アンド回路
の他の入力となっており、アンド回路の出力はビデオ信
号に同期してラッチされる。咳Ｉ）−ＦＦのプリセット
入力には、ＣＰＵからの信号が入力されている。このア
ンド回路４とＤ−ＦＦにより周波数の一致検出を行って
いる。
第３図は第１図で示した水平クロック数探査回路の各部
におけるタイミングチャートである。第３図（ｉ）は、
ビデオ信号とサンプリングクロックの周波数が一致して
いる場合、（１１）は同じく不一致の場合をそれぞれ示
している。図中Ｑ１、Ｑ２は第１図中のラッチ３、Ｄ−
ＦＦ５のそれぞれのＱ出力を示す。ビデオ信号とサンプ
リングクロックの周波数が一致している場合では図から
分かる様にビデオ信号の立ち上がりエツジは常にサンプ
リングクロックＣＫの立ち上がりエツジに対して半周期
分進んでいる（図中γ）ａこの為Ｑ１の波形は正しく１
ドツト分と成っている。この様にビデオ信号の立ち上が
り又は立ち下がリエ・７ジにおいて、サンプリングクロ
ックＣＫとの位相は常に一定しており、この状態がＣＲ
Ｔの表示期間中一定していれば、一致した周波数と判断
する事ができる。一方、不一致の場合では、Ｔの位相が
確保されずＱｌの波形には２ドツト分の部分が生じてし
まう。ここで水平同期信号の位相を位相調整回路にて遅
らせることにより、サンプリングクロックをＡ周期だけ
遅らせＣＫ’ とし、ＣＰＵからプリセットをかけると
、Ｄ−ＦＦ５はビデオ信号の立ち上がりエツジによりＣ
Ｋ’ をラッチする動作を行うのでサンプリングクロッ
クＣＫとビデオ周波数が一致していればＱ２は常にｒＨ
Ｊが保持される。一方、不一致の場合では、図中Ｓのタ
イミングでＱ２は「Ｌ」になり、その後はアンドゲート
４の作用によりｒ Ｌ Ｊが保持される。あらかしめ、
低い周波数となる水平クロック数を設定し、０２信号を
監視すれば、常時ｒＬＪの状態となる。ＣＰＵはこのＱ
２信号を監視しｒＬＪの場合は順次Ｐ Ｌ Ｌに与える
水平クロフク数を増加さセでいき、ｒＨＪになったとき
にＰ Ｌ Ｉ−に与えていた水平クロック数が、求める
べき水平クロック数であると判断する。
におけるタイミングチャートである。第３図（ｉ）は、
ビデオ信号とサンプリングクロックの周波数が一致して
いる場合、（１１）は同じく不一致の場合をそれぞれ示
している。図中Ｑ１、Ｑ２は第１図中のラッチ３、Ｄ−
ＦＦ５のそれぞれのＱ出力を示す。ビデオ信号とサンプ
リングクロックの周波数が一致している場合では図から
分かる様にビデオ信号の立ち上がりエツジは常にサンプ
リングクロックＣＫの立ち上がりエツジに対して半周期
分進んでいる（図中γ）ａこの為Ｑ１の波形は正しく１
ドツト分と成っている。この様にビデオ信号の立ち上が
り又は立ち下がリエ・７ジにおいて、サンプリングクロ
ックＣＫとの位相は常に一定しており、この状態がＣＲ
Ｔの表示期間中一定していれば、一致した周波数と判断
する事ができる。一方、不一致の場合では、Ｔの位相が
確保されずＱｌの波形には２ドツト分の部分が生じてし
まう。ここで水平同期信号の位相を位相調整回路にて遅
らせることにより、サンプリングクロックをＡ周期だけ
遅らせＣＫ’ とし、ＣＰＵからプリセットをかけると
、Ｄ−ＦＦ５はビデオ信号の立ち上がりエツジによりＣ
Ｋ’ をラッチする動作を行うのでサンプリングクロッ
クＣＫとビデオ周波数が一致していればＱ２は常にｒＨ
Ｊが保持される。一方、不一致の場合では、図中Ｓのタ
イミングでＱ２は「Ｌ」になり、その後はアンドゲート
４の作用によりｒ Ｌ Ｊが保持される。あらかしめ、
低い周波数となる水平クロック数を設定し、０２信号を
監視すれば、常時ｒＬＪの状態となる。ＣＰＵはこのＱ
２信号を監視しｒＬＪの場合は順次Ｐ Ｌ Ｌに与える
水平クロフク数を増加さセでいき、ｒＨＪになったとき
にＰ Ｌ Ｉ−に与えていた水平クロック数が、求める
べき水平クロック数であると判断する。
本実施例では、ＣＲＴ表示を格子模様として説明したが
、極端に部分的な表示を除き、任意の表示で同し効果を
得ることができる。
、極端に部分的な表示を除き、任意の表示で同し効果を
得ることができる。
以上、述べたようにＣＲＴの画像表示に制限を加えるこ
となく水平クロック数の探査ができ良質なハードコピー
を得ることができ、従ってソフトウェア−によってＣＲ
Ｔ側の水平クロック数が変わってもハードコピー側で追
随できる。
となく水平クロック数の探査ができ良質なハードコピー
を得ることができ、従ってソフトウェア−によってＣＲ
Ｔ側の水平クロック数が変わってもハードコピー側で追
随できる。
第１図は、この発明の要部である水平クロンク数探査回
路のブロック図。第２図は、ＣＲＴ表示とハードコピー
の関係を説明する為の説明図。第３図は、各部のタイミ
ングチャートである。 １゜位相調整回路 ２、ＰＬＬ回路 ３、ラッチ回路 ４、ＡＮＤゲート ５、フリップフロップ ＣＰＵ 本発明の要ａｌＳｂ＋１７゛ａａツ フ２第 １上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 ＣＲＴへホとバートコし−の９え四図 第２図 ４５１図のタイミ′ノフ”ｒｒ−ト 第３図
路のブロック図。第２図は、ＣＲＴ表示とハードコピー
の関係を説明する為の説明図。第３図は、各部のタイミ
ングチャートである。 １゜位相調整回路 ２、ＰＬＬ回路 ３、ラッチ回路 ４、ＡＮＤゲート ５、フリップフロップ ＣＰＵ 本発明の要ａｌＳｂ＋１７゛ａａツ フ２第 １上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助 ＣＲＴへホとバートコし−の９え四図 第２図 ４５１図のタイミ′ノフ”ｒｒ−ト 第３図
Claims (1)
- ＣＲＴ上の画像をビデオ信号を入力することによりプリ
ントアウトするハードコピー装置において、水平同期信
号の位相調整を行う位相調整回路と、水平クロック数を
出力する手段と、水平クロック数を入力としてフェーズ
ロックループを構成し位相調整された水平同期信号のエ
ッジを基準に、サンプリングクロックを発生するＰＬＬ
回路と、サンプリングクロックとビデオ信号の周波数が
一致しているか否かを検出する検出回路と、不一致の場
合は水平クロック数出力手段のクロック数を変更する手
段とから成る水平クロック数探査回路を有すことを特徴
とするハードコピー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111135A JPH048082A (ja) | 1990-04-26 | 1990-04-26 | ハードコピー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2111135A JPH048082A (ja) | 1990-04-26 | 1990-04-26 | ハードコピー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH048082A true JPH048082A (ja) | 1992-01-13 |
Family
ID=14553342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2111135A Pending JPH048082A (ja) | 1990-04-26 | 1990-04-26 | ハードコピー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048082A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11169269B2 (en) | 2019-05-16 | 2021-11-09 | Tetra Tech, Inc. | System and method for generating and interpreting point clouds of a rail corridor along a survey path |
| US11196981B2 (en) | 2015-02-20 | 2021-12-07 | Tetra Tech, Inc. | 3D track assessment apparatus and method |
-
1990
- 1990-04-26 JP JP2111135A patent/JPH048082A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11196981B2 (en) | 2015-02-20 | 2021-12-07 | Tetra Tech, Inc. | 3D track assessment apparatus and method |
| US11169269B2 (en) | 2019-05-16 | 2021-11-09 | Tetra Tech, Inc. | System and method for generating and interpreting point clouds of a rail corridor along a survey path |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535208B1 (en) | Method and apparatus for locking a plurality of display synchronization signals | |
| CN110830742B (zh) | 一种消除vga信号抖动的方法及装置 | |
| JPH048082A (ja) | ハードコピー装置 | |
| JP3521206B2 (ja) | 液晶表示素子の位相周波数検出回路 | |
| JP2988042B2 (ja) | ドットクロック再生回路 | |
| JP3338198B2 (ja) | 液晶表示装置 | |
| JPH09172561A (ja) | 垂直水平同期信号の位相調整回路 | |
| JP3683889B2 (ja) | 表示制御方法、表示制御装置及び表示装置 | |
| JP3871901B2 (ja) | 映像表示装置 | |
| JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| JP2713063B2 (ja) | デジタル画像生成装置 | |
| JPH05207325A (ja) | 画像信号の水平同期信号発生回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| TWI250801B (en) | Method for generating a video clock and an associated target image frame | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPH02235640A (ja) | ビデオインターフェース回路 | |
| JPH01257054A (ja) | 印画装置 | |
| JPH086540A (ja) | 画素を有する表示装置用ビデオ信号のクロック再生方式 | |
| JPH09186976A (ja) | 周波数変換回路 | |
| JPS59152783A (ja) | ハ−ドコピ−装置 | |
| JPH05323929A (ja) | 表示装置 | |
| JPH05333812A (ja) | Ｘｙマトリックス表示装置 | |
| JPS58121851A (ja) | 同期回路 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JPH01117592A (ja) | 非標準信号判別回路 |