JPH0471379B2 - - Google Patents
Info
- Publication number
- JPH0471379B2 JPH0471379B2 JP4538585A JP4538585A JPH0471379B2 JP H0471379 B2 JPH0471379 B2 JP H0471379B2 JP 4538585 A JP4538585 A JP 4538585A JP 4538585 A JP4538585 A JP 4538585A JP H0471379 B2 JPH0471379 B2 JP H0471379B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- word
- buffer
- reception
- received data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、データ端末装置の受信バツフア回路
に関するものである。
に関するものである。
従来の技術
通信回線を介してデータを送受しつつ処理する
データ端末装置においては、一般に、データ伝送
速度が端末装置に備えられるデータ処理装置の処
理速度に比較して低いことから、両者の速度差を
緩衝するためのバツフア回路が受信側と送信側に
設けられる。
データ端末装置においては、一般に、データ伝送
速度が端末装置に備えられるデータ処理装置の処
理速度に比較して低いことから、両者の速度差を
緩衝するためのバツフア回路が受信側と送信側に
設けられる。
従来、受信バツフア回路では、伝送されてきた
受信データが１フレーム分連続してバツフアメモ
リに書込まれ、書込まれた１フレーム分の受信デ
ータがバツフアメモリから書込み順に１ワードず
つ読出され、処理されていた。
受信データが１フレーム分連続してバツフアメモ
リに書込まれ、書込まれた１フレーム分の受信デ
ータがバツフアメモリから書込み順に１ワードず
つ読出され、処理されていた。
発明が解決しようとする問題点
上記従来の受信バツフア回路では、データ処理
装置がバツフアメモリに直接アクセスすることに
より受信データを読出す構成であるため、バツフ
ア制御回路とデータ処理装置との同期を取るため
のアクセス待ち時間が発生し、読出しに時間がか
かるという問題がある。
装置がバツフアメモリに直接アクセスすることに
より受信データを読出す構成であるため、バツフ
ア制御回路とデータ処理装置との同期を取るため
のアクセス待ち時間が発生し、読出しに時間がか
かるという問題がある。
発明の構成
問題点を解決するための手段
上記従来技術の問題点を解決する本発明の受信
バツフア回路は、バツフアメモリから読出される
１ワードの受信データを保持するバツフアレジス
タと、バツフアメモリに書込ませた受信データが
１フレーム分のデータ量に達すると、最初に書込
ませた１ワードをこのバツフアメモリから読出さ
せてバツフアレジスタに保持させたのち受信デー
タの読出しの開始をデータ処理装置に要求し、以
後このデータ処理装置がバツフアレジスタから１
ワードの受信データを読出すたびにこの読出しを
検出し、次の１ワードをバツフアメモリから読出
させてバツフアレジスタに保持させるバツフア制
御回路を備えることにより、バツフアメモリから
データ処理装置への受信データの読出速度を高め
るように構成されている。
バツフア回路は、バツフアメモリから読出される
１ワードの受信データを保持するバツフアレジス
タと、バツフアメモリに書込ませた受信データが
１フレーム分のデータ量に達すると、最初に書込
ませた１ワードをこのバツフアメモリから読出さ
せてバツフアレジスタに保持させたのち受信デー
タの読出しの開始をデータ処理装置に要求し、以
後このデータ処理装置がバツフアレジスタから１
ワードの受信データを読出すたびにこの読出しを
検出し、次の１ワードをバツフアメモリから読出
させてバツフアレジスタに保持させるバツフア制
御回路を備えることにより、バツフアメモリから
データ処理装置への受信データの読出速度を高め
るように構成されている。
以下、本発明の作用を実施例と共に説明する。
実施例
第１図は、本発明の一実施例の受信バツフア回
路を含むデータ端末装置の構成の一例を示すブロ
ツク図である。
路を含むデータ端末装置の構成の一例を示すブロ
ツク図である。
このデータ端末装置は、図示しない回線終端装
置を介して伝送回線に接続される伝送制御装置１
と、データの処理を行うプロセツサ２と、これら
の間に配置される受信バツフア回路３及び送信バ
ツフア回路４と、入出力インタフエース回路５を
介してプロセツサ２に接続される入出力装置６を
備えている。
置を介して伝送回線に接続される伝送制御装置１
と、データの処理を行うプロセツサ２と、これら
の間に配置される受信バツフア回路３及び送信バ
ツフア回路４と、入出力インタフエース回路５を
介してプロセツサ２に接続される入出力装置６を
備えている。
受信バツフア回路３は、１フレーム分の受信デ
ータを蓄積するフレームメモリ１０と、アドレス
カウンタ１１と、タイミング制御回路１２とバツ
フアレジスタ１３を備えている。
ータを蓄積するフレームメモリ１０と、アドレス
カウンタ１１と、タイミング制御回路１２とバツ
フアレジスタ１３を備えている。
タイミング制御回路１２は、伝送制御部１で分
離された１フレーム分の受信データの開始を示す
フレームパルスを信号線ａで受信すると、信号線
ｂを介してアドレスカウンタ１１をリセツトし、
信号線ｃを介してフレームメモリ１０にリード指
令を発する。この後、制御回路１２は、伝送制御
部で再生され信号線ａ上に出力されたクロツク信
号を所定個数受けるたびに、信号線ｂを介してア
ドレス回路１１の内容を歩進しつつ、伝送制御部
で並列データに変換された受信データを１ワード
ずつフレームメモリ１０に書込む。
離された１フレーム分の受信データの開始を示す
フレームパルスを信号線ａで受信すると、信号線
ｂを介してアドレスカウンタ１１をリセツトし、
信号線ｃを介してフレームメモリ１０にリード指
令を発する。この後、制御回路１２は、伝送制御
部で再生され信号線ａ上に出力されたクロツク信
号を所定個数受けるたびに、信号線ｂを介してア
ドレス回路１１の内容を歩進しつつ、伝送制御部
で並列データに変換された受信データを１ワード
ずつフレームメモリ１０に書込む。
タイミング制御回路１２は、伝送制御部１で分
離された１フレーム分の受信データの終了を示す
信号線ａ上のフレームパルスを受信するとアドレ
スカウンタ１１をリセツトする。引続き、タイミ
ング制御回路１２は、信号線ｃ上にリード指令を
出力することによりフレームメモリ１０からフレ
ームの先頭の１ワードを読出させたのち、信号線
ｄ上に保持指令を出力することによりフレームメ
モリ１０から読出させた最初の１ワードをバツフ
アレジスタ１３に保持させる。これにより、１フ
レームの受信データの最初の１ワードがバツフア
メモリ１０からバツフアレジスタ１３に転送され
る。この転送が終了すると、タイミング制御部１
２は、信号線ｅを介してプロセツサ２にその旨を
通知することにより１フレーム分の受信データの
読出しの開始を要求する。
離された１フレーム分の受信データの終了を示す
信号線ａ上のフレームパルスを受信するとアドレ
スカウンタ１１をリセツトする。引続き、タイミ
ング制御回路１２は、信号線ｃ上にリード指令を
出力することによりフレームメモリ１０からフレ
ームの先頭の１ワードを読出させたのち、信号線
ｄ上に保持指令を出力することによりフレームメ
モリ１０から読出させた最初の１ワードをバツフ
アレジスタ１３に保持させる。これにより、１フ
レームの受信データの最初の１ワードがバツフア
メモリ１０からバツフアレジスタ１３に転送され
る。この転送が終了すると、タイミング制御部１
２は、信号線ｅを介してプロセツサ２にその旨を
通知することにより１フレーム分の受信データの
読出しの開始を要求する。
この要求を受けたプロセツサ２は、適宜な時点
で信号線ｆ上に転送指令を発してバツフアレジス
タ１３から１ワード目の受信データを読出し、処
理する。タイミング制御回路１２は、信号線ｆ上
に転送指令が出現すると、信号線ｂを介してアド
レスカウンタ１１を歩進し、受信データの次の１
ワードをフレームメモリ１０からバツフアレジス
タ１３に転送する。ただし、最初の１ワード目の
場合と異なり、プロセツサへの通知は行われな
い。
で信号線ｆ上に転送指令を発してバツフアレジス
タ１３から１ワード目の受信データを読出し、処
理する。タイミング制御回路１２は、信号線ｆ上
に転送指令が出現すると、信号線ｂを介してアド
レスカウンタ１１を歩進し、受信データの次の１
ワードをフレームメモリ１０からバツフアレジス
タ１３に転送する。ただし、最初の１ワード目の
場合と異なり、プロセツサへの通知は行われな
い。
プロセツサ２は、適宜な時点で信号線ｆ上に転
送指令を発してバツフアレジスタ１３から２ワー
ド目の受信データを読出し、処理する。タイミン
グ制御回路１２は、信号線ｆ上に転送指令が出現
すると、信号線ｂを介してアドレスカウンタ１１
を歩進し、受信データの３ワード目をフレームメ
モリ１０からバツフアレジスタ１３に転送する。
送指令を発してバツフアレジスタ１３から２ワー
ド目の受信データを読出し、処理する。タイミン
グ制御回路１２は、信号線ｆ上に転送指令が出現
すると、信号線ｂを介してアドレスカウンタ１１
を歩進し、受信データの３ワード目をフレームメ
モリ１０からバツフアレジスタ１３に転送する。
以下同様にして、プロセツサ２は、１ワード分
の受信データの処理が終了すると随時次の１ワー
ドをバツフアレジスタ１３から読出し、先行の１
ワードがバツフアメモリから読出されたことを検
出したタイミング制御回路は、後続の１ワードを
直ちにバツフアレジスタ１３に転送する。このよ
うにして、１フレーム分の受信データがバツフア
レジスタ１３を介してプロセツサ２に読出され
る。
の受信データの処理が終了すると随時次の１ワー
ドをバツフアレジスタ１３から読出し、先行の１
ワードがバツフアメモリから読出されたことを検
出したタイミング制御回路は、後続の１ワードを
直ちにバツフアレジスタ１３に転送する。このよ
うにして、１フレーム分の受信データがバツフア
レジスタ１３を介してプロセツサ２に読出され
る。
以上受信バツフア回路を伝送制御部と分離して
設ける構成を例示したが、これを伝送制御部内に
含めるように構成してもよい。
設ける構成を例示したが、これを伝送制御部内に
含めるように構成してもよい。
発明の効果
以上詳細に説明したように、本発明の受信バツ
フア回路は、データ処理装置がバツフアレジスタ
から１ワードの受信データを読出すたびに後続の
１ワードの受信データをバツフアメモリからバツ
フアレジスタに自動転送するバツフア制御回路を
備え、データ処理装置とバツフア制御回路を非同
期的に動作させて両者の同期のためのアクセス待
ち時間を除去する構成であるから、バツフアメモ
リ内の受信データを高速にデータ処理装置に読出
すことができるという効果が奏せられる。
フア回路は、データ処理装置がバツフアレジスタ
から１ワードの受信データを読出すたびに後続の
１ワードの受信データをバツフアメモリからバツ
フアレジスタに自動転送するバツフア制御回路を
備え、データ処理装置とバツフア制御回路を非同
期的に動作させて両者の同期のためのアクセス待
ち時間を除去する構成であるから、バツフアメモ
リ内の受信データを高速にデータ処理装置に読出
すことができるという効果が奏せられる。
第１図は、本発明の一実施例の受信バツフア回
路を含むデータ端末装置の構成の一例を示すブロ
ツク図である。 １……伝送制御回路、２……プロセツサ、３…
…受信バツフア、１０……フレームメモリ、１１
……アドレスカウンタ、１２……タイミング制御
回路、１３……バツフアレジスタ。
路を含むデータ端末装置の構成の一例を示すブロ
ツク図である。 １……伝送制御回路、２……プロセツサ、３…
…受信バツフア、１０……フレームメモリ、１１
……アドレスカウンタ、１２……タイミング制御
回路、１３……バツフアレジスタ。
Claims (1)
- 【特許請求の範囲】 １ 通信回線とデータ処理装置間に受信バツフア
メモリを設けたデータ端末装置において、 前記受信バツフアメモリから続出される１ワー
ドの受信データを保持するバツフアレジスタと、 前記受信バツフアメモリに書込ませた受信デー
タが１フレーム分のデータ量に達すると、最初に
書込ませた１ワードを前記受信バツフアメモリか
ら読出させて前記バツフアレジスタに保持させた
のち受信データの読出しの開始を前記データ処理
装置に要求し、以後このデータ処理装置が前記バ
ツフアレジスタから１ワードの受信データを読出
すたびにこの読出しを検出し、次の１ワードを前
記受信バツフアメモリから読出させて前記バツフ
アレジスタに保持させる制御回路とを備えたこと
を特徴とするデータ端末装置の受信バツフア回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4538585A JPS61203757A (ja) | 1985-03-07 | 1985-03-07 | デ−タ端末装置の受信バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4538585A JPS61203757A (ja) | 1985-03-07 | 1985-03-07 | デ−タ端末装置の受信バツフア回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61203757A JPS61203757A (ja) | 1986-09-09 |
| JPH0471379B2 true JPH0471379B2 (ja) | 1992-11-13 |
Family
ID=12717797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4538585A Granted JPS61203757A (ja) | 1985-03-07 | 1985-03-07 | デ−タ端末装置の受信バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61203757A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959691A (en) * | 1987-12-11 | 1990-09-25 | Ricoh Company, Ltd. | Magnetic brush forming device for image generating apparatus |
| JPH04179350A (ja) * | 1990-11-14 | 1992-06-26 | Zexel Corp | 通信システムの中継装置 |
-
1985
- 1985-03-07 JP JP4538585A patent/JPS61203757A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61203757A (ja) | 1986-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
| US5067075A (en) | Method of direct memory access control | |
| JPH10143466A (ja) | バス通信システム | |
| JPH0232656B2 (ja) | ||
| JPH0471379B2 (ja) | ||
| JP2762506B2 (ja) | 回線制御装置 | |
| JPS6325737B2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| US5579483A (en) | Communication controller for controlling multi-channel multiplex communication and having channel selection functions and memory for storing communication control data for each channel | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
| JPS6117478Y2 (ja) | ||
| JPH01311650A (ja) | データ転送方法 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPS6278933A (ja) | 高速伝送用ラインモニタ装置 | |
| JPH04158466A (ja) | プロセツサ間データ転送方式 | |
| JPH01118950A (ja) | バス制御方式 | |
| JPS635452A (ja) | 伝送制御装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH0340057A (ja) | データ転送装置 | |
| JPS62156751A (ja) | インタ−フエ−ス回路 | |
| JPS62175850A (ja) | チヤネル装置 |