JPS5936773B2 - ロ−カルバ−スト転送制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、ローカルバースト転送制御方式に関し、特に
最初の数バイト転送するとき、ワード境界まで転送する
ことによりメモリヘのアクセス回数を減少し、データ転
送効率を高めるようにしたローカルバースト転送制御方
式に関する。

入出力装置とメモリとの間のデータ転送方法には、（１
）入出力装置側にデータのバッファをもち、メモリに対
して連続的にデータを転送するバースト転送方式と、（
２）入出力装置から１度に１バイトずっ転送するバイト
マルチプレクス転送方式と、（３）一度に固定的な数バ
イト（一般的には入出力装置により固定的に、４バイト
、６バイト、８バイト・・・と定められている）転送し
、その数バイト転送を複数回行なうローカルバースト転
送方式がある。

上記（１）は、特定の入出力装置がメモリに対して連続
的にデータ転送するため、短時間で非常に長いデータを
転送するような場合に使用されるが、そのデータ転送を
行なう間、特定の入出力装置がメモリを専有するので他
の入出力装置からのアクセス要求は一時抑制されること
になる。

それ故、上記（２）の如く、データ転送を一度に１バイ
トづつ転送し、複数の入出力装置に対し、時分割的に必
要とするデータを順次転送することが行なわれるが、一
回に１バイトだけ転送するので、データ転送に長時間か
かることになる。したがつて上記（１）、（２）の折中
方式として上記（３）のローカルバースト転送方式があ
るが、これにも次のような問題がある。例えば、第１図
イに示すように、ワードＷ。のバイト位置２から、ワー
ドＷ３のバイト位置２までの１３バイトのデータの転送
要求があり、これを例えば４バイトづつ転送する場合、
ワード境界があるために、チャネルは最初の転送データ
であるバイト１、２、３、４を読出すために、第１図口
に示すように、まずメモリに対してワードＷｏを読出し
て、そのうちバイト１と２を保持し、次に再びメモリに
対してワードＷ１を読出してバイト３、４を取出す。こ
のようにして必要とするバイト１乃至４を送出する。そ
して次のデータ転送時に、チャネルはメモリに対して再
びワードＷ１を読出してバイト５、６を取出し、ワード
Ｗ２を読出してバイト７，８を取出し、必要とするバイ
ト５乃至８を送出する。そしてこのようにメモリに対し
て、２回のアクセスをチヤネルはデータ転送の度に行な
うので、必要とする上記バイト１乃至［相］を転送する
ために、チヤネルは同一ワードを複数回読出すことにな
る。したがつて、ローカルバースト転送方式では、ワー
ド境界のために、必要とするバイトのバイトアドレスに
よつてはデータ転送速度が遅くなるという問題がある。
したがつて本発明はこのような問題を改善するために、
最初の数バイトのデータ転送に際しては、仮りに４バイ
トにならなくとも、ワード境界までのバイトを送出する
ようにして、次のデータ転送をワード毎に送出できるよ
うにしたローカルバースト転送制御方式を提供すること
を目的とするものであり、このために本発明におけるロ
ーカルバースト転送制御方式では、ワード単位でアクセ
ス可能なメモリとチヤネルと入出力装置を具備し、メモ
リに対するアクセス要求に対し、複数バイトのデータを
複数回転送するようにしたローカルバースト転送方式に
おいて、データ・アドレスのバイト位置をセツトするデ
ータ・アドレス・セツト手段と、データ転送に応じてデ
ータ・アドレスを変えるアドレス更新手段と、ワード境
界を検出するワード境界検出手段と、データ転送を制御
する制御手段を設け、バイト転送がワード境界まで行な
われたとき上記ワード境界検出手段がこれを検出し、上
記制御手段により以降のデータ転送を一時停止するよう
にするとともに、次回のデータ転送をワードの最初のバ
イトより行なうようにしたことを特徴とする。

以下本発明の一実施例を第２図にもとづき、第１図を参
照しつつ説明する。

第２図は本発明の一実施例構成を示すものである。

図中、１はメイン・メモリ、２は主記憶データ・レジス
タ、３はデータ・アドレス・バツフア、４はカウンタ、
５はデコーダ、６は制御回路、７はデータ転送制御回路
、８−０乃至８−３はデータ・バツフア・レジスタ、Ｇ
Ｏ乃至Ｇｌｌはゲートである。

メイン・メモリ１はデータ処理に必要なデータが格納さ
れるものであつて、入出力装置１／０からのリード／ラ
イト要求に対して、リード要求されたデータを送出した
り、ライト要求に対してはデータの書込を行なうもので
ある。

主記憶データ・レジスタ２は、メイン・メモリ１から読
出されたデータを一時保持したり、あるいはメイン・メ
モリ１に対して書込むべきデータを一時セツトするもの
である。

データ・アドレス・バツフア３は、転送すべきデータの
バイト位置がどこであるかをセツトするものであつて、
ＣＣＷのデータアドレスの下位２ビツトがセツトされる
ものである。

４は＋１カウンタであつて、データが１ビツト転送され
る毎にデ゛一タ・アドレス・バツフア３のイ直を＋１す
るものである。

デコーダ５はデータ・アドレス・バツフア３にセツトさ
れた値をデコードして、必要な制御信号を発生するもの
である。

制御回路６は、入出力装置１／Ｏからのデータリタエス
トが行なわれたとき、これにもとづく各種制御を行なつ
たりデータ転送を一時停止する等の制御を行なうもので
あつて、例えばメイン・メモリ１に対してアクセスを行
なつたり、必要とするデータをメイン・メモリ１から読
出したり、または書込んだりするための制御を行なうも
のである。

データ転送制御回路７は、・メイン・メモリ１からデー
タを読取つたり、あるいはデータを書込むときの各種制
御を行なうものである。

データ・バツフア・レジスタ８−０乃至８−３（ま、リ
ード／ライトデータがセツトされるレジスタであつて、
メイン・メモリ１からデータを読出す場合には、主記憶
データ・レジスタ２にセツトされたデータが順次１バイ
トづつ伝達され、またメイン・メモリ１に対してデータ
を書込む場合には、これにセツトされたデータを順次主
記憶データ・レジスタに送出するものである。

いま、入出力装置１／０から、第１図に示す如く、バイ
ト１乃至◎までの転送要求を行なう場合、そのデータ転
送制御回路７は、まずデータリクエスト信号ＲＥＱと、
その先頭アドレスおよび転送バイト数をチヤネル制御回
路６に伝達する。

これによりチヤネルはメイン・メモリ１に対しアクセス
するが、このときデータ・アドレス・バツフア３にはＣ
ＣＷの先頭アドレスからデータアドレスの下位２ビツト
をセツトする。これにより、第１図イのバイト１のバイ
ト位置「１０］がセツトされる。チヤネルはまず入出力
装置１／Ｏのデータ・バツフア・レジスタ８−３から必
要なバイト１を読みだし、主記憶データ・レジスタ２の
、データ・アドレス・バツフア３で示されるバイト位置
にセツトする。

そして、データ・アドレス・バロフア３を＋１歩進する
。これにより、データ・アドレス・バツフア３は「１１
］となりゲートＧ３がオンとなる。入出力装置１／０で
はチヤネルによりデータが１バイト読みだされたことに
より、データ・バツフア・レジスタ８−０〜８−３が１
バイトシフトされ、バイト２が８−３に入る。チヤネル
は次にこのバイト２を読みだし、主記憶データ・レジス
タ２のゲートＧ３がオンであるバイト３にセツトされる
。そしてデータ・アドレス・バツフア３が＋１される。
この時「１１」から「００」に変わることによりワード
境界を越えたことがデコーダ５により検出され、制御回
路６に通知される。そしてデータ転送は一時停止され、
チヤネルは、主記憶データレジスタ２のバイト２，３を
メイン・メモリ１に格納する。その後１／Ｏは、データ
・バツフアレジスタ８−０〜８−３に次のワードのバイ
ト３〜６をセツトして、データリクエスト信号ＲＥＱを
オンとする。チヤネルは入出力装置からデータリクエス
ト信号ＲＥＱがオンとなつているのをみて、次のデータ
転送を行なう。このときチヤネルは／Ｏのデータ・バツ
フア・レジスタ８−３から必要なバイト３を読み出し、
主記憶データ・レジスタ２の、データ・アドレス・バツ
フア３で示されるバイト位置、すなわち「００」である
からバイト０にセツトする。引きつづき、バイト４，５
，６を主記憶データ・レジスタ２にセツトする。このと
き、データ・アドレス・バツフア３は「１１］から「０
０」に変わるので、デコーダ５によりワード境界を越え
たことが検出され、制御回路６にデータ転送一時停止信
号を通知すると共に、主記憶データ・レジスタ２の内容
をメイン・メモリ１のワードＷ１に格納する。更に、次
のデータ都送時に、チヤネルはバイト７，８，９，［相
］を連続的に転送することができ、最後にワードＷ３の
必要とするバイト（０），＠，［相］を転送することが
できる。

このようにしてワードＷ１以降は１ワードのアクセスに
より、転送最大バイト数の４バイトを連続的にデータ転
送することができる。またライトオペレーシヨンの場合
には、チヤネルはまず先頭アドレスの１ワードをメモリ
からフエツチし、そのワード内の先頭バイト位置（ＣＣ
Ｗのデータ・アドレスを指定されたバイトアドレス）か
ら入出力装置のバツフア・レジスタ８−０，８−１・・
・にライトされる。

入出力装置はチヤネルから１バイトずつデータがバツフ
ア・レジスタ８−０，８−１・・・にライトされる度に
データを１バイトシフトしてデータ・バツフア・レジス
タ８−０に空きバイト位置をつくる。そしてワードＷ。
の初めの２バイトをデータ・バツフア・レジスタ８−２
，８−１にセツトする。このときデータ・アドレス・バ
ツフア３は「１１」になり、デコーダ５は転送ストツプ
信号を制御回路６に伝達する。これにより制御回路６は
データ転送制御回路７を制御して、データ・バツフア・
レジスタ８−１，８−２のデータを／Ｏの内部にとり込
み、データ・バツフア・レジスタ８−０〜８−３に空き
をつくる。かくして、次にデータを転送する場合には、
ワードの最初のバイト位置より入出力装置１／Ｏに転送
することが可能になる。以上説明したように、結局本発
明によればメモリ・アクセスに際し、初めにワード境界
までのバイト量を転送制御することができるので、次に
は１回の読出しで必要とするバイト数のデータを得るこ
とができ、その結果メモリ・アクセスが非常に効率よく
行なうことができる。なお、以上の説明では一転送時に
おけるバイト数が４バイトの例について行なつたが、本
発明は勿論これのみに限定されるものではない。

例えば一転送時の転送バイト数が８バイトのときは、デ
ータ・アドレス・バツフアに、データ・アドレスの下位
３ビツトをセツトし、またデータ・バツフア・レジスタ
を８個使用すればよい。

【図面の簡単な説明】

第１図はデータ転送の説明図、第２図は本発明の一実施
例構成図である。 図中、１はメイン・メモリ、２は主記憶データ・レジス
タ、３はデータ・アドレス・バツフア、４はカウンタ、
５はデコーダ、６は制御回路、７はデータ転送制御回路
、８−０乃至８−３はデータ・バツフア・レジスタ、Ｇ
Ｏ乃至Ｇｌｌはゲートをそ れぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ ワード単位でアクセス可能なメモリとチャネルと入
   出力装置を具備し、メモリに対するアクセス要求に対し
   複数バイトのデータを複数回転送するようにしたローカ
   ルバースト転送方式において、データ・アドレスのバイ
   ト位置をセットするデータ・アドレス・セット手段と、
   データ転送に応じてデータ・アドレスを変えるアドレス
   更新手段と、ワード境界を検出するワード境界検出手段
   と、データ転送を制御する制御手段を設け、バイト転送
   がワード境界まで行なわれたとき、上記ワード境界検出
   手段がこれを検出し、上記制御手段により以降のデータ
   転送を一時停止するようにするとともに、次回のデータ
   転送をワードの最初のバイトより行なうようにしたこと
   を特徴とするローカルバースト転送制御方式。