JPH0468502A - バリスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線性抵抗としてＩ！能するバリスタ
及びその製造方法に関し、特に耐環境性の向上、漏れ４
！１流の抑制、及びサージ耐量の向上を図りながら、大
量生産を可能にできるようにしたバリスタの構造、及び
その製造方法に関する。

３従来の技術〕 一般に、バリスタは、印加電圧に応して抵抗値が非直線
的に変化する抵抗体素子であり、例えば電子回路に過電
圧が加わるのを防止するサージ吸収素子として使用され
ている。このようなバリスタとして、ＺｎＯ，５ｒＴｉ
Ｏ，、ＳｉＣ等のセラミクス材料を焼成して半導体素子
を形成し、該素子の両生面に電極を形成してなるディス
ク型バリスタ、また上記半導体素子の一生面に複数の電
極を形成してなる単板チップ型バリスタ、あるいは半導
体素子の内部に複数の内部電極を埋設するとともに、該
半導体素子の外側面に上記内部電極に接続される外部電
極を形成してなる積層型バリスタ等がある。このような
各バリスタにおいては、セラミクス粒子の結晶粒界によ
りバリスタ特性が得られることから、例えばしきい値電
圧を低くする場合はセラミクスの粒子径を大きくしてい
る。

ところで、上記バリスタにおいては、湿度等に対する耐
環境特性の向上、半田付は時のフラックス等による表面
リーク電流の抑制、及びサージ耐量の向上を図るために
、上記バリスタの表面をなんらかの方法で保護するよう
にしている。

このようにバリスタの表面を保護する場合、従来、ディ
スク型バリスタでは半導体素子の表面を樹脂モールドし
たり、半導体素子のエツジ部に樹脂を用いたレジスト膜
を被覆形成したりしている。

また、ＺｎＯ半導体素子の場合は、該素子をｓｂ雰囲気
中で焼成して焼結体の表面部分にＺｎ−３ｂのスピネル
を形成することによって、高抵抗層を形成したりしてい
る。

〔発明が解決しようとする問題点〕

しかしながら、上記従来のバリスタの表面を保護する構
造の場合、以下の問題点がある。

■、上記従来の樹脂モールドする構造の場合は、半導体
素子を樹脂浴に浸漬する際に気泡を含み易く、その結果
温気が侵入して特性に悪影響を与えるという問題点があ
る。また上記樹脂層の厚さは０．５〜２鶴となることか
ら、それだけ部品素子が大型化する。さらに樹脂はセラ
ミクスとの接合性が悪い。

■、また、上記従来のレジスト膜を形成する構造の場合
は、薄膜であるから大型化を回避できるものの、加工時
や移動時にレジスト膜が剥がれたり、傷が付き易い。

■、さらに、上記従来のｓｂ′！Ｊ囲気中で焼成して高
抵抗層を形成する構造の場合は、雰囲気コントロールが
難しく、しかも上記レジスト膜と同様に加工時等に傷が
付き易いという問題点がある。

ここで、上記半導体素子の表面にガラスをコーティング
する方法が提案されている。これは、上記半導体素子の
表面にガラスペーストを塗布し、これを焼き付けて形成
される。これによれば、焼き付は形成時にガラスの一部
がセラミクスの結晶粒界に浸透することがらセラミクス
との接合性を向上でき、しかも樹脂デイツプに比べて厚
さを小さくでき、大型化を回避できる。さらに、上記ガ
ラス層は上記レジスト膜や高抵抗層に比べて比較的硬い
ことから傷が付き難く、しかも雰囲気コントロールを不
要にでき、上記各問題点を解消できる。

ところが、上記ガラスをコーティングする場合、上記ガ
ラスを塗布した後、焼き付ける際に、素子同士や容器と
のくっつきが生じ易いことから、１回の処理量が限定さ
れ、生産性が低い、また、ガラスペーストの塗布作業が
必要であるが、半導体素子が小さかったり、異形状の場
合はこの塗布作業が難しく、均一にコーティングできず
、しかも塗布する際にピンホールが生じ易いという問題
があり、これらの点での改善が要請されている。

本発明は上記従来の状況に鑑みてなされたちので、上記
Ｉ−■の各問題点を解決しながらガラスコーティングす
る際の、素子同士のくっつきを防止して生産性を向上で
きるとともに、異形素子であってもガラス膜を均一に形
成でき、かつピンホールの発生を回避できるバリスタ及
びその製造方法を提供することを特徴としている。

〔問題点を解決するための手段〕

本願第１項の発明は、半導体素子の表面の電極膜を除く
部分に膜厚２μｍ以下のガラス膜を被覆形成したことを
特徴とするバリスタである。また、第２項の発明は、上
記半導体素子の表面全面に膜厚２μｍ以下のガラス膜を
被覆形成し、該ガラス膜の表面に電極膜を形成し、該１
Ｉｔ８ｉ膜部分のガラスが該電極膜、半導体素子のいず
れか一方または双方に浸透拡散していることを特徴とし
、第３項の発明は、上記半導体素子の表面に第１電極膜
を形成し、該第１電極膜を含む半導体素子の表面全面に
膜厚２μｍ以下のガラス膜を被覆形成するとともに、上
記第１電極膜の上方に第２電橿膜を形成し、該両電橿膜
間のガラスが該両電橿膜に浸透拡散していることを特徴
とするバリスタである。

また、本願第４項の発明は、上記バリスタの製造方法で
あって、半導体素子及びガラス粉末を耐熱製容器内に収
容し、該容器を回転させながら上記ガラスの溶融点以上
の温度で熱処理したことを特徴としている。

ここで、上記ガラス膜の膜厚を２μｍ以下としたのは、
該膜厚が２μｍを超えると半導体素子同士や素子と容器
とのくっつきが生じるからである。

即ち、２μｍ以下にするとガラス粉末が半導体素子の内
部に浸透拡散して表面にあまり残らないことからくっつ
きを防止できるが、２μｍを超えるとガラス粉末が半導
体素子の表面に残り易く、その結果くっつきが生じるか
らである。

また、ガラス膜が２μｍ以下の場合、このガラス膜の表
面に電極膜を形成し、これを焼き付けると、電極膜部分
のガラスが電極膜や半導体素子内に浸透拡散し、良好な
接合が可能であるが、２μｍ以上の場合ガラス層が残り
、接合が不可能となる。

また、ガラス膜の膜厚を２μｍ以下にする点は、容器内
に収容する半導体素子の重量に対するガラス粉末の添加
量、熱処理時間、温度を適宜設定することにより実現で
きる。

〔作用〕

本願第１項の発明に係るバリスタによれば、半導体素子
の表面の電極膜を除く部分がガラス膜で覆われているの
で、また本願第２項、及び第３項の発明に係るバリスタ
においても、半導体素子の表面全面、あるいは電極膜を
含む表面全面がガラス膜で覆われているので、温度等に
対する耐環境特性を向上でき、また半田付は時のフラッ
クスや還元性雰囲気等によるもれ電流を抑制できるとと
もに、サージ耐量を向上できる。また、本発明では半導
体素子の表面部分にガラス膜を形成することとから、従
来の樹脂デイツプする際の大型化を回避でき、しかもレ
ジスト膜５高抵抗層を形成する際の加工時、移動時にお
ける剥離、傷の問題を低減できる。

また、ガラス膜の厚さを２．０μｍ以下にしたので、半
導体素子同士や素子と容器とのくっつきを低減でき、１
回の処理量を大幅に増やすことができ、生産性を向上で
きる。またガラス膜上に電極膜を形成した場合、ガラス
膜厚を２．０μｍ以下にしたので、ガラスが電極膜、半
導体素子内に浸透拡散し、確実な接合を実現できる。

また、本願第４項の発明に係る製造方法によれば、容器
内に半導体素子とガラス粉末とを収容し、これを回転さ
せなから熱処理したので、ガラス粉末の添加量、熱処理
時間５温度等を適宜設定することにより、上記ガラス粉
末が半導体素子、及び電極膜に浸透拡散して接合し、こ
れによって膜厚２μｍ以下のガラス膜を形成することが
できる。

また、半導体素子とガラス粉末とを攪拌しなからｌｌ！
！！着させる方法であるから、上述のガラスペーストを
塗布する場合に比べて、半導体素子が凹凸状や筒状等の
異形状であってもガラス膜を均一に形成でき、しかもピ
ンホールの発生を防止できる。

さらにまた、高抵抗層の形成する場合のように雰囲気コ
ントロールを不要にでき、製造が容易であ５実施例〕 以下本発明の実施例を図について説明する。

第１図は本願第１項の発明の一実施例によるバリスタを
説明するための図であり、本実施例ではディスク型バリ
スタに適用した場合を例にとって説明する。

図において、１は本実施例のディスク型バリスタであり
、これはセラミクスからなる半導体素子２の両生面に該
素子２を挾んで対向する電極Ｗｌ！３３を形成して構成
されている。そして、上記半導体素子２の表面の両電極
膜３を除く部分にはガラス膜４が形成されている。この
ガラス膜４は膜厚２μｍ以下で、後述の方法によって形
成されたものである。

本実施例のディスク型バリスタ１によれば・半導体素子
２の電極膜３を除く表面部分にガラス膜４を形成したの
で、該バリスタ１の表面の耐１元性を向上でき、半田付
は時のフラックスや還元性雰囲気等によるもれ電流を抑
制でき、特性劣化を回避できる。また、本実施例では、
半導体素子２にガラス膜４を形成したので、電極１ＩＩ
３の面積を大きくとることができ、それだけサージ耐量
を向上できるとともに、従来の樹脂デイツプ方式に比べ
て小型化でき、さらにレジスト膜、高抵抗層を形成する
構造に比べて加工時□移動時における剥離、傷の問題を
低減できる。

第２図は本願第２項の発明の一実施例によるディスク型
バリスタを説明するための図である。

本実施例のディスク型バリスタ５は、半導体素子２の表
面全面にガラス浸透層６を形成し、該ガラス浸透層６の
表面に電極膜３．３を形成して構成されている。

ここで本実施例のバリスタ５は、半導体素子２の表面全
面に膜厚２μｍ以下のガラス膜を後述の製造方法によっ
て形成し、さらにこれの表面に電極Ｍ３を塗布等で形成
し、これを焼き付けることによって形成したものである
。上記ガラス膜は、上記電極膜３の焼き付は時に、半導
体素子２あるいは該素子２及び電極膜３内に浸透拡散し
てガラス浸透層６となっている。これにより電極膜３と
半導体素子２の表面との間にはガラス層は残っておらず
、従って電極膜３は半導体素子に確実に接合されている
。

本実施例のノ）リスク５では、半導体素子２の表面部分
全面にガラス膜６を形成したので、上記実施例と同様の
効果が得られる。またこの場合、ガラス膜を２．０μｍ
以下にしたので、電極膜３と半導体素子２との間にガラ
ス層が残存することはなく、良好な接合が得られる。

第３図は本願第３項の発明の一実施例によるディスク型
バリスタを説明するための図である。

本実施例のディスク型バリスタ１０は、半導体素子２の
両生面に第１電極膜１１．１１を形成し、該第１を極膜
１１の上面に第２を極膜１３．１３を形成し、該第１．
第２電極膜１１．１３の境界部分及び半導体素子２の表
面全面にガラス浸透層１２を形成して構成されている。

上記ガラス浸透層１２は上記半導体素子２の表面に第１
［極膜１１を形成し、これを厚さ２．０μｍ以下のガラ
ス膜で覆い、さらに該ガラス膜を挟んで第ト電極膜ｌｌ
上に第２を極膜Ｉ３を形成し、該電極膜１１１３を焼き
付けることによって形成されたものである。このように
して上記ガラス膜は半導体素子。

電極内に拡散されており、その結果上記第１．第２電極
１１１１１．１３は電気的に導通されている。

本実施例においても、上記実施例と同様の効果が得られ
る。

次に本願第４項の発明の一実施例によるバリスタの製造
方法について説明する０本実施例では、第２図に示すデ
ィスク型バリスタを製造する場合を例にとって説明する
。

■　まず、Ｚｎ０９８．抛Ｏ１％、Ｂ　ｊｚ　０３０．
５１１０１　％＋　　　ＣＯｚ　　０３　０．５　　ｍ
ｏｊ！　　％　　Ｍｎ００．５ｍｏｎ！％、５ｔｙｘ　
Ｏｓ０．５ｍ。１％となるような配合比で各原料を秤量
し、湿式混合する。この混合したセラミクススラリーを
乾燥、造粒した後、８００℃×２時間で仮焼成する。こ
の仮焼成物を粗粉砕した後、湿式粉砕し、乾燥、造粒し
てセラミクス粉末を作成する。

■　上記セラミクス粉末にポリビニルアルコールをバイ
ンダとして加えてスラリー状のセラミクス材料を作成し
、このセラミクス材料から直径８１φ、肉厚０．５ｆｌ
のペレット状の円板を形成する。

この円板を１２５０℃×３時間で加熱焼成し、半導体素
子２を得る。

■　次に、外径５０ｗ１φ、内径４０ｍｍ１深さ４０ｍ
ｍのアルミナ製磁器ポット内に、上記半導体素子２を３
０〜３１．収容し、これにホウケイ酸鉛ガラス粉末を上
言己半導体素子２の重量に対して０．１〜１ｗｔ％秤量
して添加する。この後、上記磁器ポットに蓋をして密閉
し、該ポットを２０ｒｐ−で回転させながら、上記ガラ
ス熔融点以上の７００℃に加熱し、１０分間熱処理をす
る。すると、上記ガラス粉末が半導体素子２の表面部分
に付着し、これにより膜厚２μｍ以下のガラス膜が形成
される。

■　上記ガラス膜が形成された半導体素子２の両生面に
、Ａｇにフェスを加えてなるＡｇペーストを印刷する。

しかる後、これを８００℃ＸＩＯ分間焼き付けて電極膜
３．３を形成する。これにより半導体素子２の表面及び
電極Ｗｉ３の表面にガラスが浸透拡散してなるガラス浸
透層６を存するディスク型バリスタ５が製造される。

本実施例の製造方法によれば、磁器ボア）内に半導体素
子２とガラス粉末とを所定量収容し、該ポットを回転さ
せながら、ガラス粉末の溶融点以上の温度で熱処理した
ので、上記ガラス粉末が半導体素子２の表面部分に付着
し、これにより膜厚２μｍ以下のガラス膜が形成される
。このようにガラス膜が２．０μｍ以下であることから
電極膜３を焼き付は形成するＷｊに半導体素子２同士、
あるいは該素子２と磁器ポットとのくっつきの発生を大
幅に低減でき、その結果、量産を可能にして生産性を向
上でき、コストを低減できる。また、半導体素子２とガ
ラス粉末とを攪拌しながら溶着させることから、異形状
の半導体素子であってもガラス膜を均一に形成すること
ができ、かつピンホールの発生を防止できる。さらにま
た、従来の高抵抗層の形成する場合のように雰囲気コン
トロールは不要であるから、製造が容易となる。

また、ガラス膜を２．０μｍ以下にしたので、焼き付は
時にガラスが半導体素子内に浸透拡散し、素子表面にガ
ラス層が残留することがなく、その結果、半導体素子２
と電極膜３との接合性を確保できる。

次に本発明の効果を確認するために行った実験について
説明する。

まず、本実験に採用した各試料シこついて説明する。

、上記■〜■工程で製造されたディスク型バリスタ５　
（第２図参照）を準備した。

ｉｉ、また、半導体素子２の電極Ｍ３を除く表面部分に
ガラス膜４を形成してなるディスク型バリスタｌ　（第
１図参照）を準備した。このバリスタ１は、上記製造方
法の■工程で作成された半導体素子２に以下の方法によ
りガラス膜４を形成した。

上記半導体素子２をこれの電極膜部分にマスクをして保
持し、これをガラス粉末にワニス及びブチルセルソルブ
を加えてなる溶液中に浸漬した後乾燥させ、この後アル
ミナ製匣に並べて、７００℃×ｌＯ分間熱処理を行いガ
ラスｌＩ！４を形成した。しかる後、上記半導体素子２
のマスクした部分に上記■工程と同様に１を極膜３を形
成した。

１１１、さらに、半導体素子２に第１を極膜１１を形成
するとともに、該素子２の表面にガラス浸透層１２を形
成し、上記第１電極膜１１の上面に第２を極膜１３を形
成してなるディスク型バリスタ１０（第３図参照）を準
備した。このバリスタ１０は、上記■工程で作成された
半導体素子２の両主面に、Ａｇにガラス粉末３ｗｔ％と
ワニスとを加えてなるＡｇペーストを印刷し、これを６
５０℃×１０分間焼き付けて第１電極膜１１を形成した
。この後、上記■工程と同様にしてガラス浸透層１２を
形成し、続いて上記■工程と同様に第２電極膜１３を形
成した。

１ｖ、また、第４図に示すような円筒型チップバリスタ
１５を製造した。これは筒状の半導体素子１６の内周面
、及び外周面の表面部分にガラス浸透層１７を形成し、
上記半導体素子１６の内周面。

及び外周面に電極膜１８．１８を形成して構成されてい
る。このバリスタＩ５は、上記■工程で作成されたこの
セラミクス材料から外径４ｎφ、内径３ｆｌφ、長さ５
ｆｉの円筒体を形成し、これを１２５０℃×３時間で加
熱焼成して半導体素子１６を形成し、この後、上記■、
■工程と同様にしてガラス浸透層１７、電極１１！１８
を形成して製造した。

■、さらに、第５図に示すような積層型バリスタ２０を
製造した。このバリスタ２０は、セラミクス層２１と内
部電極膜２２とを交互に積層して一体焼結して半導体素
子２３を形成し、該半導体素子２３の外表面部分にガラ
ス浸透層２４を形成するとともに、上記半導体素子２３
の左、右端面に外部電極膜２５を形成し、さらに該外部
電極膜２５に上記内部量８ｉｉＩ！ａ２２の一端を交互
に接続して構成されている。この積層型バリスタ２ｏは
、上記■工程で作成されたセラミクス粉末に、エタノー
ルトルエンを溶媒としてバインダを加えてスラリー状の
セラミクス材料を形成し、これをドクターブレード法に
より厚さ４０μ−のグリーンシートを形成する。このシ
ートを所定寸法に切断して、セラミクス層２１を形成し
、該セラミクス層２１の上面にＡｇ／Ｐｂ＝７／３ｗｔ
％となる電極ペーストを印刷して乾燥させた後、順次重
ねて積層圧着して積層体を形成する。この積層体を９５
０℃×３時間で焼成して半導体素子２３を作成し、この
後上記■、■工程と同様にしてガラス浸透層２４、外部
電極膜２５を形成して製造した。

そして本実験は、上記１〜Ｖの各本実施例試料のガラス
膜の膜厚を測定し、該膜厚の変化によるくっつき個数を
調べた。また、バリスタ電圧■１い８．及び非直線係数
αを測定するとともに、プレンシャクツカ−後のΔＶＩ
ＩｌｔＡを測定した。なお、このプレンシャクツカーは
、１２０℃×２気圧で２４時間放置して行った。また、
比較するために、ガラス膜を形成していない従来のディ
スクバリスタを採用し、同様の測定を行った。

表はその結果を示す０表中、第１１％１Ｉ（ｌｌｋｌ）
は従来試料、Ａ欄（階２〜患５）は上記Ｉの実施例試料
（第１図のディスク型バリスタ）、Ｂ欄（ｌｌｋｉ６〜
１ｏｒ　に上記＋１の試料（第２圀のディスク型バリス
タ）、ＣＩ％ＩＩ（磁９〜逐１１）は上記ｉｉｉの試料
（第３図のディスク型バリスタ）、Ｄ欄（ヌ１２）は上
記１ｖの試料（第４図の円筒型バリスタ）、Ｅ欄（１ｍ
１３）は上記■の試料（第５図の積層型バリスタ）であ
る。

表からも明らかなように、ガラス膜の膜厚が２゜５　、
ｃｒｍ（Ｎａ５）、　　５　、ｃｒｍ（）ｈ８）と２．
ｃｒｍを超えると素子同士のくっつきが１０／１００．
４０／１００個と増えており、■１．％Ａ、α、ΔＶ１
．Ａとも劣化しており、また測定が不可能となっている
。これに対して膜厚が２μ幅以下では、いずれも（隘２
〜４．　ｌｔ６．　７階９〜１３）０〜２／１００個と
ほとんどくっつきが生じていないことがわかる。また、
ＶＩＳＡは３１，６〜５３．９Ｖ　、αは２９．６〜４
２．０と満足できる特性が得られている。また、従来試
料（隘１）はΔＶｌ＋ｎＡが−１７，８％ともれ電流が
大きくなっている。これに対して膜厚２μ謹以下のガラ
ス膜を形成した場合（随２〜４．１Ｉｋ１６．　７．階
９〜１３）は、いずれも−０，３〜＋１．２％であり、
もれ電流を抑制できていることがわかる。

第６図及び第７図はそれぞれ電圧と電流との関係を示す
特性図である。

第６図（３）、第６図ｆｂｌはそれぞれ従来試料（ｔｌ
）における初期特性、半田付は後の特性を示し、第７図
（ａ）、第７図（ｂｌ、第７図（ｅｌはそれぞれ本実施
例試料（鳩２）における初期特性、ガラス膜形成後の特
性、半田付は後の特性を示す。

各図からも明らかなように、従来試料（ｌＩ！ｌＩ　）
は、初期特性では問題ないものの、半田付は後の特性で
は劣化している。これに対して本実施例試料（隘２）は
、初期特性１ガラス膜形成後の特性半田付は後の特性の
いずれにおいても満足できる特性が得られていることが
わかる。

〔発明の効果〕

以上のように本願第１項の発明に係るバリスタによれば
、半導体素子の電極膜を除く表面部分にガラス膜を形成
したので、また本願第２項、及び第３項の発明に係るバ
リスタでは、半導体素子の表面部分全面、及び電極膜を
含む表面部分全面にガラス膜を形成したので、温度等に
対する耐環境特性を向上でき、また半田付は時のフラッ
クス等による表面リークを流を抑制できるとともに、サ
ージ耐量を向上できる効果があり、かつ従来の樹脂デイ
ツプする際の大型化を回避できるとともに、加工時、移
動時における刊Ｍ１傷の発生を低減できる効果がある。

また、零〇ｉｌ第４項の発明に係る製造方法によれば、
容器内に半導体素子とガラス粉末とを収容し、これを回
転させながら熱処理したので、膜厚２μｍ以下のガラス
膜を形成でき、その結果、半導体素子同士や容器との（
っつきを低減でき、生産性を向上できる効果があるとと
もに、異形状の半導体素子であってもガラス膜を均一に
形成でき、かつピンホールの発生を防止できる効果があ
る。

第１ 第３図

【図面の簡単な説明】

第１図は本願第１項の発明の一実施例によるディスク型
バリスタを示す断面図、第２図は本願第２項の発明の一
実施例によるディスク型バリスタを示す断面図、第３図
は本願第３項の発明の一実施例によるディスク型バリス
タを示す断面図、第４図ｆａｔ及び第４図ｆｂｌはそれ
ぞれ本発明の効果を確認するための実験に採用した本実
施例試料の円筒型バリスタを示す断面側面図、断面正面
図、第５図＋８＋及び第５図Ｃｂ）はそれぞれ上記実験
に採用した本実施例試料の積層型バリスタを示す断面側
面図平面図、第６図ｆａｔ及び第６図（１））はそれぞ
れ従来試料による電圧と電流との関係を示す特性間、第
７図（ａｌないし第７図（ｃｌはそれぞれ本実施例試料
による電圧と電流との関係を示す特性図である。 図において、Ｌ　　５．１０はディスク型バリスタ、１
５は円筒型バリスタ、２０は積層型バリスタ、２．１６
．２３は半導体素子、３．　１１．　１３．１８．２５
は電極膜、４．　６．　１２．　１７２４はガラス膜で
ある。 第４図 （ａ）Ｖ８ ／ 第６図 （ａ） （ｂ） 第７図 （ａ） ＣｕｒｒｅｎｔｉΔ４） （Ｃ）

Claims (4)

【特許請求の範囲】
1. （１）半導体素子の表面の電極膜を除く部分に膜厚２μ
   ｍ以下のガラス膜を形成したことを特徴とするバリスタ
   。
2. （２）半導体素子の表面全面に膜厚２μｍ以下のガラス
   膜を形成し、該ガラス膜の表面に電極膜を形成し、該電
   極膜と半導体素子との間のガラスが電極膜，半導体素子
   のいずれか一方または双方に浸透拡散していることを特
   徴とするバリスタ。
3. （３）半導体素子の表面に第１電極膜を形成し、該第１
   電極膜を含む半導体素子の表面全面に膜厚２μｍ以下の
   ガラス膜を形成するとともに、上記第１電極膜の上方に
   第２電極膜を形成し、該第１，第２電極膜間のガラスが
   該両電極膜に浸透拡散していることを特徴とするバリス
   タ。
4. （４）半導体素子，及びガラス粉末を容器内に収容し、
   該容器を回転させながら上記ガラスの溶融点以上の温度
   で熱処理することにより、上記半導体素子の表面部分に
   膜厚２μｍ以下のガラス膜を形成したことを特徴とする
   バリスタの製造方法。