JPH0696907A - チップバリスタの製造方法 - Google Patents
チップバリスタの製造方法Info
- Publication number
- JPH0696907A JPH0696907A JP4243449A JP24344992A JPH0696907A JP H0696907 A JPH0696907 A JP H0696907A JP 4243449 A JP4243449 A JP 4243449A JP 24344992 A JP24344992 A JP 24344992A JP H0696907 A JPH0696907 A JP H0696907A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- sintered body
- chip varistor
- glass frit
- film thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 焼結体の表面部分にガラス膜を形成する際
に、該ガラス膜の膜厚を均一化でき、ひいては絶縁抵抗
劣化による不良品率を低減して品質に対する信頼性を向
上できるチップバリスタの製造方法を提供する。 【構成】 半導体セラミック層2と内部電極3とを交互
に積層した後一体焼結して焼結体4を形成する。そし
て、分級を行った均一な粒度からなるガラスフリットと
上記焼結体4とを容器内に収容し、該容器を回転させつ
つ上記ガラスフリットの軟化点以上の温度で加熱する。
これにより上記焼結体4の外表面部分に均一な膜厚のガ
ラス膜7を形成する。
に、該ガラス膜の膜厚を均一化でき、ひいては絶縁抵抗
劣化による不良品率を低減して品質に対する信頼性を向
上できるチップバリスタの製造方法を提供する。 【構成】 半導体セラミック層2と内部電極3とを交互
に積層した後一体焼結して焼結体4を形成する。そし
て、分級を行った均一な粒度からなるガラスフリットと
上記焼結体4とを容器内に収容し、該容器を回転させつ
つ上記ガラスフリットの軟化点以上の温度で加熱する。
これにより上記焼結体4の外表面部分に均一な膜厚のガ
ラス膜7を形成する。
Description
【0001】
【産業上の利用分野】本発明は、電圧非直線抵抗体とし
て機能する積層型チップバリスタの製造方法に関し、詳
細には焼結体の表面にガラス膜を形成する際の膜厚を均
一化でき、ひいては不良品率を低減して品質に対する信
頼性を向上できるようにした製造方法に関する。
て機能する積層型チップバリスタの製造方法に関し、詳
細には焼結体の表面にガラス膜を形成する際の膜厚を均
一化でき、ひいては不良品率を低減して品質に対する信
頼性を向上できるようにした製造方法に関する。
【0002】
【従来の技術】近年、コンピュータ機器等の小型化,薄
型化が進むなかで、これに搭載されるバリスタ等の各種
電子部品においても小型化,SMT(表面実装)化への
対応が要請されている。このような要請に対して、ディ
スク型バリスタでは、その構造上小型化,SMT化に対
応できないことから、このディスク型に代わるものとし
て積層型のチップバリスタが提案されている(例えば、
特公昭58-23921号公報参照) 。ところでこのチップバリ
スタは、ZnO等を主成分とする半導体セラミックを高
温焼成してなる焼結体から構成されていることから、回
路基板に実装する際のフラックスや還元性雰囲気等によ
り焼結体の表面酸化膜が還元され易く、その結果表面リ
ークによる絶縁抵抗の劣化が問題となる。特に近年で
は、PHの低い水溶性フラックスが多用されており、こ
の場合は焼結体の表面酸化膜が完全に溶解してしまうと
いう問題がある。
型化が進むなかで、これに搭載されるバリスタ等の各種
電子部品においても小型化,SMT(表面実装)化への
対応が要請されている。このような要請に対して、ディ
スク型バリスタでは、その構造上小型化,SMT化に対
応できないことから、このディスク型に代わるものとし
て積層型のチップバリスタが提案されている(例えば、
特公昭58-23921号公報参照) 。ところでこのチップバリ
スタは、ZnO等を主成分とする半導体セラミックを高
温焼成してなる焼結体から構成されていることから、回
路基板に実装する際のフラックスや還元性雰囲気等によ
り焼結体の表面酸化膜が還元され易く、その結果表面リ
ークによる絶縁抵抗の劣化が問題となる。特に近年で
は、PHの低い水溶性フラックスが多用されており、こ
の場合は焼結体の表面酸化膜が完全に溶解してしまうと
いう問題がある。
【0003】このようなフラックスにより焼結体が還元
するのを防止するために本件発明者らは、先に上記焼結
体の表面に耐還元特性に優れたガラス膜を形成すること
を提案した(例えば、特願平1−313904号参照) 。これ
は、焼結体とガラスフリットとをポット内に収容し、こ
のポットを回転させながらガラスの軟化点以上の温度に
加熱することにより、上記ガラスフリットを焼結体の表
面部分に浸透拡散させる方法である。このガラス膜によ
ってフラックスに対する耐環境性を向上でき、表面リー
クによる絶縁抵抗の劣化を防止できる。
するのを防止するために本件発明者らは、先に上記焼結
体の表面に耐還元特性に優れたガラス膜を形成すること
を提案した(例えば、特願平1−313904号参照) 。これ
は、焼結体とガラスフリットとをポット内に収容し、こ
のポットを回転させながらガラスの軟化点以上の温度に
加熱することにより、上記ガラスフリットを焼結体の表
面部分に浸透拡散させる方法である。このガラス膜によ
ってフラックスに対する耐環境性を向上でき、表面リー
クによる絶縁抵抗の劣化を防止できる。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法によるチップバリスタでは、ガラス膜の膜
厚にばらつきがあることから、この膜厚の薄い部分が還
元されて表面リークが生じ易くなっており、それだけ不
良品率が増えることから、品質に対する信頼性が低いと
いう問題点があり、この点での改善が要請されている。
来の製造方法によるチップバリスタでは、ガラス膜の膜
厚にばらつきがあることから、この膜厚の薄い部分が還
元されて表面リークが生じ易くなっており、それだけ不
良品率が増えることから、品質に対する信頼性が低いと
いう問題点があり、この点での改善が要請されている。
【0005】本発明は上記従来の問題点を解決するため
になされたもので、ガラス膜の膜厚を均一化でき、ひい
ては不良品率を低減して品質に対する信頼性を向上でき
るチップバリスタの製造方法を提供することを目的とし
ている。
になされたもので、ガラス膜の膜厚を均一化でき、ひい
ては不良品率を低減して品質に対する信頼性を向上でき
るチップバリスタの製造方法を提供することを目的とし
ている。
【0006】
【課題を解決するための手段】本件発明者らは、ガラス
膜の膜厚が不均一になる原因について検討したところ、
従来方法ではガラスフリットの粒子にばらつきがあり、
これが焼結体表面に拡散浸透する際の膜厚に悪影響を与
えていることに着目した。そこでガラスフリットを分級
してその効果を確認するための実験を行ったところ、分
級したガラスフリットを用いた場合は従来の方法に比べ
て膜厚が均一化することが判明した。このことから、粒
子の大きさが揃ったガラスフリットを拡散させることに
よって上述の要請に応えられることに想到し、本発明を
成したものである。
膜の膜厚が不均一になる原因について検討したところ、
従来方法ではガラスフリットの粒子にばらつきがあり、
これが焼結体表面に拡散浸透する際の膜厚に悪影響を与
えていることに着目した。そこでガラスフリットを分級
してその効果を確認するための実験を行ったところ、分
級したガラスフリットを用いた場合は従来の方法に比べ
て膜厚が均一化することが判明した。このことから、粒
子の大きさが揃ったガラスフリットを拡散させることに
よって上述の要請に応えられることに想到し、本発明を
成したものである。
【0007】そこで本発明は、半導体セラミック層と内
部電極とを交互に積層した後一体焼結して焼結体を形成
し、該焼結体と、分級を行った均一な粒度からなるガラ
スフリットとを容器内に収容し、該容器を回転させつつ
上記ガラスフリットを加熱し、これにより上記焼結体の
外表面部分にガラス膜を形成したことを特徴とするチッ
プバリスタの製造方法である。
部電極とを交互に積層した後一体焼結して焼結体を形成
し、該焼結体と、分級を行った均一な粒度からなるガラ
スフリットとを容器内に収容し、該容器を回転させつつ
上記ガラスフリットを加熱し、これにより上記焼結体の
外表面部分にガラス膜を形成したことを特徴とするチッ
プバリスタの製造方法である。
【0008】ここで、上記ガラスフリットは、各メッシ
ュごとにふるい分けて分級することとなるが、この使用
する粒度の大きさについては特に限定するものではな
い。ちなみに、ガラスフリットの粒度が小さいほどガラ
スの膜厚は厚くなるが、この膜厚を大きくし過ぎると外
部電極と内部電極との接触不良が生じる場合がある。そ
の結果、制限電圧が上昇することから、採用するガラス
粉末の種類に応じて粒度を選定する必要がある。
ュごとにふるい分けて分級することとなるが、この使用
する粒度の大きさについては特に限定するものではな
い。ちなみに、ガラスフリットの粒度が小さいほどガラ
スの膜厚は厚くなるが、この膜厚を大きくし過ぎると外
部電極と内部電極との接触不良が生じる場合がある。そ
の結果、制限電圧が上昇することから、採用するガラス
粉末の種類に応じて粒度を選定する必要がある。
【0009】
【作用】本発明に係るチップバリスタの製造方法によれ
ば、分級を行ったガラスフリットと焼結体とを加熱し、
これによりガラス膜を形成したので、均一な粒度からな
るガラスフリットを焼結体に浸透拡散させることから、
ガラス膜の膜厚を均一化でき、ひいてはフラックス等に
よる還元を確実に防止できる。その結果、良品率を向上
でき、品質に対する信頼性を向上できる。
ば、分級を行ったガラスフリットと焼結体とを加熱し、
これによりガラス膜を形成したので、均一な粒度からな
るガラスフリットを焼結体に浸透拡散させることから、
ガラス膜の膜厚を均一化でき、ひいてはフラックス等に
よる還元を確実に防止できる。その結果、良品率を向上
でき、品質に対する信頼性を向上できる。
【0010】
【実施例】以下、本発明の実施例を図について説明す
る。図1及び図2は本発明の一実施例による積層型チッ
プバリスタの製造方法及び該方法により得られたチップ
バリスタを説明するための図である。まず、本実施例の
チップバリスタの構造について説明する。図1におい
て、本実施例のチップバリスタ1は、直方体状のもの
で、半導体セラミック層2と内部電極3とを交互に積層
するとともに、これの上面,下面にダミー用セラミック
層6を重ねて積層体を形成し、該積層体を一体焼結して
焼結体4を形成して構成されている。
る。図1及び図2は本発明の一実施例による積層型チッ
プバリスタの製造方法及び該方法により得られたチップ
バリスタを説明するための図である。まず、本実施例の
チップバリスタの構造について説明する。図1におい
て、本実施例のチップバリスタ1は、直方体状のもの
で、半導体セラミック層2と内部電極3とを交互に積層
するとともに、これの上面,下面にダミー用セラミック
層6を重ねて積層体を形成し、該積層体を一体焼結して
焼結体4を形成して構成されている。
【0011】また上記各内部電極3の一端面3aは焼結
体4の左, 右端面4a,4bに交互に露出しており、他
の端面はセラミック層2の内側に位置して焼結体4内に
埋設されている。さらに、上記焼結体4の左, 右端面4
a,4bには外部電極5が形成されており、該外部電極
5は上記各内部電極3の一端面3aに電気的に接続され
ている。
体4の左, 右端面4a,4bに交互に露出しており、他
の端面はセラミック層2の内側に位置して焼結体4内に
埋設されている。さらに、上記焼結体4の左, 右端面4
a,4bには外部電極5が形成されており、該外部電極
5は上記各内部電極3の一端面3aに電気的に接続され
ている。
【0012】また、上記焼結体4の表面部分にはガラス
膜7が被覆形成されている。このガラス膜7は、ふるい
により分級された均一な粒子からなるガラスフリット
と、上記焼結体4とを円形磁器ポット内に収容し、この
ポットを回転させながら上記ガラスフリットの軟化点以
上の温度に加熱することによって形成されたものであ
る。これにより上記ガラス膜7は均一化した膜厚となっ
ている。
膜7が被覆形成されている。このガラス膜7は、ふるい
により分級された均一な粒子からなるガラスフリット
と、上記焼結体4とを円形磁器ポット内に収容し、この
ポットを回転させながら上記ガラスフリットの軟化点以
上の温度に加熱することによって形成されたものであ
る。これにより上記ガラス膜7は均一化した膜厚となっ
ている。
【0013】次に、本実施例のチップバリスタ1の一製
造方法について説明する。まず、原料として、純度99%
のZnO(97.5mol%) に、Bi2 O3 ,Co2 O 3 ,M
nO,Sb2 O3 をそれぞれ0.5 mol %,0.5mol %,1.0
mol %,0.5mol %の割合で添加混合し、このセラミック
原料に純水を加えてボールミルで24時間混合する。次
に、これをろ過, 乾燥させて造粒した後、800 ℃で2時
間仮焼成し、この後再度粉砕して原料粉末を形成する。
造方法について説明する。まず、原料として、純度99%
のZnO(97.5mol%) に、Bi2 O3 ,Co2 O 3 ,M
nO,Sb2 O3 をそれぞれ0.5 mol %,0.5mol %,1.0
mol %,0.5mol %の割合で添加混合し、このセラミック
原料に純水を加えてボールミルで24時間混合する。次
に、これをろ過, 乾燥させて造粒した後、800 ℃で2時
間仮焼成し、この後再度粉砕して原料粉末を形成する。
【0014】次いで、上記原料粉末に純水を加えてボー
ルミルで微粉砕し、この微粉末をろ過, 乾燥させた後、
これをポリブチラール系バインダとともに溶媒中に分散
させてスラリーを形成する。このスラリーをドクターブ
レード法により厚さ50μm のセラミックグリーンシート
を形成し、このグリーンシートを所定寸法の大きさに打
ちぬいて複数のセラミック層2,6を形成する。
ルミルで微粉砕し、この微粉末をろ過, 乾燥させた後、
これをポリブチラール系バインダとともに溶媒中に分散
させてスラリーを形成する。このスラリーをドクターブ
レード法により厚さ50μm のセラミックグリーンシート
を形成し、このグリーンシートを所定寸法の大きさに打
ちぬいて複数のセラミック層2,6を形成する。
【0015】次に、Ag−Pd(7:3)合金からなる
導電ペーストを作成し、このペーストを上記セラミック
層2の上面にスクリーン印刷して内部電極3を形成す
る。この内部電極3はこれの一端面3aのみがセラミッ
ク層2の端縁まで延び、残りの端面はセラミック層2の
内側に位置するように形成する。
導電ペーストを作成し、このペーストを上記セラミック
層2の上面にスクリーン印刷して内部電極3を形成す
る。この内部電極3はこれの一端面3aのみがセラミッ
ク層2の端縁まで延び、残りの端面はセラミック層2の
内側に位置するように形成する。
【0016】次に、図2に示すように、上記セラミック
層2と内部電極3とが交互に重なり、かつ各内部電極3
の一端面3aがセラミック層2の左, 右端縁に互い違い
に位置するよう積層し、さらにこれの上面,下面にダミ
ー用セラミック層6を重ねる。次いでこれの積層方向に
2ton/cm2 の圧力を加えて圧着して積層体を形成し、こ
の積層体を所定寸法にカットする。この後、この積層体
を900 ℃で2時間焼成して焼結体4を得る。
層2と内部電極3とが交互に重なり、かつ各内部電極3
の一端面3aがセラミック層2の左, 右端縁に互い違い
に位置するよう積層し、さらにこれの上面,下面にダミ
ー用セラミック層6を重ねる。次いでこれの積層方向に
2ton/cm2 の圧力を加えて圧着して積層体を形成し、こ
の積層体を所定寸法にカットする。この後、この積層体
を900 ℃で2時間焼成して焼結体4を得る。
【0017】次に、ホウケイ酸亜鉛ガラス粉末をふるい
にかけて各メッシュごとに分級する。例えば、#140 以
上, #140 〜#200,#200 〜#390,#390 〜#630,#63
0 以下の5種類にふるい分ける。これら分級したガラス
粉末を円形磁器ポット内に入れるとともに、該ポット内
に上記焼結体4を収容する。そして磁器ポットを例えば
20rpm で回転させながら、上記ガラス粉末の軟化点以上
の800 ℃に所定時間加熱して熱処理を施す。すると、上
記ガラス粉末が焼結体4の表面部分に浸透拡散し、これ
により均一化した膜厚のガラス膜7が形成される。
にかけて各メッシュごとに分級する。例えば、#140 以
上, #140 〜#200,#200 〜#390,#390 〜#630,#63
0 以下の5種類にふるい分ける。これら分級したガラス
粉末を円形磁器ポット内に入れるとともに、該ポット内
に上記焼結体4を収容する。そして磁器ポットを例えば
20rpm で回転させながら、上記ガラス粉末の軟化点以上
の800 ℃に所定時間加熱して熱処理を施す。すると、上
記ガラス粉末が焼結体4の表面部分に浸透拡散し、これ
により均一化した膜厚のガラス膜7が形成される。
【0018】最後に、上記焼結体4の左, 右端面4a,
4bにAgペーストを塗布した後、これを650 ℃で10分
間焼き付けて外部電極5を形成する。これにより、本実
施例の積層型チップバリスタ1が製造される。
4bにAgペーストを塗布した後、これを650 ℃で10分
間焼き付けて外部電極5を形成する。これにより、本実
施例の積層型チップバリスタ1が製造される。
【0019】
【表1】
【0020】表1は、上述した製造方法により得られた
チップバリスタ1の効果を確認するために行った試験結
果を示す。この試験は、上記ホウケイ酸亜鉛ガラス粉末
を#140 以上, #140 〜#200,#200 〜#390,#390 〜
#630,#630 以下の5種類に分級し、各分級ごとのガラ
ス膜からなるチップバリスタを製造した。そしてこの実
施例試料を、250 ℃に加熱した水溶性フラックス内に10
秒間浸漬した後、洗浄し、この処理前と処理後の絶縁抵
抗を測定して両者を比較した。この測定個数は各ロット
1000個で、このなかで絶縁抵抗が50%以上に低下した個
数を調べた。また、比較するために、ホウケイ酸亜鉛ガ
ラス粉末を分級しないでそのまま用いた試料についても
同様の試験を行った。さらにガラス膜をコーティングし
ていない試料についても同様の試験を行った。
チップバリスタ1の効果を確認するために行った試験結
果を示す。この試験は、上記ホウケイ酸亜鉛ガラス粉末
を#140 以上, #140 〜#200,#200 〜#390,#390 〜
#630,#630 以下の5種類に分級し、各分級ごとのガラ
ス膜からなるチップバリスタを製造した。そしてこの実
施例試料を、250 ℃に加熱した水溶性フラックス内に10
秒間浸漬した後、洗浄し、この処理前と処理後の絶縁抵
抗を測定して両者を比較した。この測定個数は各ロット
1000個で、このなかで絶縁抵抗が50%以上に低下した個
数を調べた。また、比較するために、ホウケイ酸亜鉛ガ
ラス粉末を分級しないでそのまま用いた試料についても
同様の試験を行った。さらにガラス膜をコーティングし
ていない試料についても同様の試験を行った。
【0021】表1からも明らかなように、ガラスコート
をしない試料の場合は、すべての試料に絶縁抵抗劣化が
生じている。またガラス粉末を分級しないで用いた試料
の場合は、1000個中17個に絶縁抵抗劣化が生じており、
不良品率が2%となっている。これに対して、分級を行
ったガラス粉末を用いた本実施例試料の場合は、#140
以上で2個、#140 〜#200,#200 〜#390 でそれぞれ
1個、#390 〜#630及び#630 以下では0個となって
おり、不良品率が0.3 %以下と大幅に低減できている。
このように、分級を行ったガラス粉末を用いることによ
りガラス膜7の膜厚を均一化でき、ひいてはフラックス
等による還元を防止でき、品質に対する信頼性を向上で
きることがわかる。
をしない試料の場合は、すべての試料に絶縁抵抗劣化が
生じている。またガラス粉末を分級しないで用いた試料
の場合は、1000個中17個に絶縁抵抗劣化が生じており、
不良品率が2%となっている。これに対して、分級を行
ったガラス粉末を用いた本実施例試料の場合は、#140
以上で2個、#140 〜#200,#200 〜#390 でそれぞれ
1個、#390 〜#630及び#630 以下では0個となって
おり、不良品率が0.3 %以下と大幅に低減できている。
このように、分級を行ったガラス粉末を用いることによ
りガラス膜7の膜厚を均一化でき、ひいてはフラックス
等による還元を防止でき、品質に対する信頼性を向上で
きることがわかる。
【0022】
【発明の効果】以上のように本発明に係るチップバリス
タの製造方法によれば、分級を行ったガラスフリットと
焼結体とを加熱し、これにより焼結体の表面部分にガラ
ス膜を形成したので、ガラス膜の膜厚を均一化でき、ひ
いてはフラックス等による還元を確実に防止でき、それ
だけ品質に対する信頼性を向上できる効果がある。
タの製造方法によれば、分級を行ったガラスフリットと
焼結体とを加熱し、これにより焼結体の表面部分にガラ
ス膜を形成したので、ガラス膜の膜厚を均一化でき、ひ
いてはフラックス等による還元を確実に防止でき、それ
だけ品質に対する信頼性を向上できる効果がある。
【図1】本発明の一実施例方法により得られたチップバ
リスタを示す断面図である。
リスタを示す断面図である。
【図2】上記実施例の製造方法を説明するための分解斜
視図である。
視図である。
1 チップバリスタ 2 セラミック層 3 内部電極 4 焼結体 7 ガラス膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内 (72)発明者 後 外茂昭 京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項1】 半導体セラミック層と内部電極とを交互
に積層した後一体焼結して焼結体を形成し、該焼結体
と、分級を行ったガラスフリットとを容器内に収容し、
該容器を回転させつつ上記ガラスフリットの軟化点以上
の温度で加熱することにより、上記焼結体の外表面部分
にガラス膜を形成したことを特徴とするチップバリスタ
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4243449A JPH0696907A (ja) | 1992-09-11 | 1992-09-11 | チップバリスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4243449A JPH0696907A (ja) | 1992-09-11 | 1992-09-11 | チップバリスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0696907A true JPH0696907A (ja) | 1994-04-08 |
Family
ID=17104051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4243449A Pending JPH0696907A (ja) | 1992-09-11 | 1992-09-11 | チップバリスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0696907A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0708457A1 (en) * | 1994-10-19 | 1996-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
US6604276B2 (en) * | 2000-12-11 | 2003-08-12 | Amotech Co., Ltd. | Method for fabricating a chip-type varistor having a glass coating layer |
JP2007242706A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
JP2007242995A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品とその製造方法 |
KR100822932B1 (ko) * | 2006-12-19 | 2008-04-17 | 주식회사 아모텍 | 저정전용량 칩 소자 및 이의 제조방법 |
JP2008098300A (ja) * | 2006-10-10 | 2008-04-24 | Koa Corp | 酸化亜鉛系積層チップバリスタおよびその製造方法 |
JP2008513982A (ja) * | 2004-09-15 | 2008-05-01 | エプコス アクチエンゲゼルシャフト | バリスタ |
JP2008124514A (ja) * | 2008-02-13 | 2008-05-29 | Taiyo Yuden Co Ltd | セラミック素子及びその製造方法 |
JP2010027730A (ja) * | 2008-07-16 | 2010-02-04 | Tdk Corp | セラミック積層電子部品およびその製造方法 |
JP2012230973A (ja) * | 2011-04-25 | 2012-11-22 | Kyocera Corp | 積層セラミックコンデンサ |
JP2016122855A (ja) * | 2011-12-16 | 2016-07-07 | エプコス アーゲーEpcos Ag | 電気的構成素子及びその製造方法 |
WO2024079963A1 (ja) * | 2022-10-12 | 2024-04-18 | 株式会社村田製作所 | 電子部品及び成膜方法 |
WO2024100941A1 (ja) * | 2022-11-11 | 2024-05-16 | 株式会社村田製作所 | 電子部品 |
-
1992
- 1992-09-11 JP JP4243449A patent/JPH0696907A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0708457A1 (en) * | 1994-10-19 | 1996-04-24 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
US5750264A (en) * | 1994-10-19 | 1998-05-12 | Matsushita Electric Industrial Co., Inc. | Electronic component and method for fabricating the same |
US5866196A (en) * | 1994-10-19 | 1999-02-02 | Matsushita Electric Industrial Co., Ltd. | Electronic component and method for fabricating the same |
US6604276B2 (en) * | 2000-12-11 | 2003-08-12 | Amotech Co., Ltd. | Method for fabricating a chip-type varistor having a glass coating layer |
JP4755648B2 (ja) * | 2004-09-15 | 2011-08-24 | エプコス アクチエンゲゼルシャフト | バリスタ |
JP2008513982A (ja) * | 2004-09-15 | 2008-05-01 | エプコス アクチエンゲゼルシャフト | バリスタ |
US8130071B2 (en) | 2004-09-15 | 2012-03-06 | Epcos Ag | Varistor comprising an insulating layer produced from a loading base glass |
JP2007242706A (ja) * | 2006-03-06 | 2007-09-20 | Tdk Corp | セラミック電子部品の製造方法 |
JP2007242995A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品とその製造方法 |
JP2008098300A (ja) * | 2006-10-10 | 2008-04-24 | Koa Corp | 酸化亜鉛系積層チップバリスタおよびその製造方法 |
KR100822932B1 (ko) * | 2006-12-19 | 2008-04-17 | 주식회사 아모텍 | 저정전용량 칩 소자 및 이의 제조방법 |
JP4682214B2 (ja) * | 2008-02-13 | 2011-05-11 | 太陽誘電株式会社 | セラミック素子及びその製造方法 |
JP2008124514A (ja) * | 2008-02-13 | 2008-05-29 | Taiyo Yuden Co Ltd | セラミック素子及びその製造方法 |
JP2010027730A (ja) * | 2008-07-16 | 2010-02-04 | Tdk Corp | セラミック積層電子部品およびその製造方法 |
JP2012230973A (ja) * | 2011-04-25 | 2012-11-22 | Kyocera Corp | 積層セラミックコンデンサ |
JP2016122855A (ja) * | 2011-12-16 | 2016-07-07 | エプコス アーゲーEpcos Ag | 電気的構成素子及びその製造方法 |
WO2024079963A1 (ja) * | 2022-10-12 | 2024-04-18 | 株式会社村田製作所 | 電子部品及び成膜方法 |
WO2024100941A1 (ja) * | 2022-11-11 | 2024-05-16 | 株式会社村田製作所 | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108461292B (zh) | 多层陶瓷电容器 | |
JPH0696907A (ja) | チップバリスタの製造方法 | |
EP0156489B1 (en) | Ceramic glass material, capacitor made therefrom and method of making the same | |
US6791163B2 (en) | Chip electronic component | |
JP3254399B2 (ja) | 積層チップバリスタ及びその製造方法 | |
JP2001110232A (ja) | 導電性ペーストおよびそれを用いた半導体セラミック電子部品 | |
JPH03173402A (ja) | チップバリスタ | |
JP2013115426A (ja) | 積層セラミック電子部品及びその製造方法 | |
JPH053131A (ja) | 積層セラミツクコンデンサとその製造方法 | |
KR20040038782A (ko) | 칩 형상 전자 부품 및 그 제조 방법 | |
JP3043826B2 (ja) | バリスタ用インキ組成物 | |
JPH11307312A (ja) | 積層型バリスタおよびその製造方法 | |
JP2005251993A (ja) | チップ型電子部品 | |
JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
JP2976250B2 (ja) | 積層型バリスタの製造方法 | |
KR100385689B1 (ko) | 소결 페라이트체 및 적층 페라이트 부품 | |
JPH0536503A (ja) | 積層型バリスタ | |
KR20080001917A (ko) | 무납 스포트-용접용 전극 페이스트 및 그 제조방법 | |
JP4466567B2 (ja) | 半導体セラミック電子部品およびその製造方法 | |
JPH0142612B2 (ja) | ||
JPH0547209A (ja) | 導体組成物およびそれを用いたセラミツク基板 | |
JPH11273995A (ja) | 積層セラミック電子部品及びその製造方法 | |
US20220328230A1 (en) | Coil component | |
JP2969666B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JPH0373121B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |