JPS62122103A - 積層型チツプバリスタの製造方法 - Google Patents
積層型チツプバリスタの製造方法Info
- Publication number
- JPS62122103A JPS62122103A JP60262162A JP26216285A JPS62122103A JP S62122103 A JPS62122103 A JP S62122103A JP 60262162 A JP60262162 A JP 60262162A JP 26216285 A JP26216285 A JP 26216285A JP S62122103 A JPS62122103 A JP S62122103A
- Authority
- JP
- Japan
- Prior art keywords
- chip varistor
- multilayer chip
- powder
- silver
- varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は酸化亜鉛（ＺｎＯ）を主成分とする積層型チッ
プバリスタの製造方法に関するものである。
プバリスタの製造方法に関するものである。
従来の技術
従来より、酸化亜鉛（ＺｎＯ）を主成分とする積層型チ
ップバリスタは印加電圧によって著しく抵装置が変わ９
．電圧−電流特性が顕著な非直線性を示す。このため、
エレクトロニクス機器の電圧の安定化や、サージ電流に
対する回路保護用素子として、幅広く使用されてきた。
ップバリスタは印加電圧によって著しく抵装置が変わ９
．電圧−電流特性が顕著な非直線性を示す。このため、
エレクトロニクス機器の電圧の安定化や、サージ電流に
対する回路保護用素子として、幅広く使用されてきた。
最近では機器の小型化及び低電圧化が進み、これに対応
してセラミックシートの積層技術を応用して、小型で低
バ、リスク電圧・高サージ耐量を特徴とする酸化亜鉛系
の積層型チップバリスタが注目されている。
してセラミックシートの積層技術を応用して、小型で低
バ、リスク電圧・高サージ耐量を特徴とする酸化亜鉛系
の積層型チップバリスタが注目されている。
積層型チップバリヌタの製造方法は、酸化亜鉛を主成分
とするセラミック粉末と有機物とからなるセラミックグ
リーンシート上に、白金、パラジウム、銀などの高温で
安定な貴金属ペーストをセラミックシート層と交互にく
し型構造になるように印刷し、その後、所定の形状に切
断し、グリーンチップをつくる。これを、大気中で焼成
し焼結体を得、この焼結体の両端に銀−パラジウムの合
金を焼付けて外部電極を形成させ、積層型のチップバリ
スタを製造しているものであった。
とするセラミック粉末と有機物とからなるセラミックグ
リーンシート上に、白金、パラジウム、銀などの高温で
安定な貴金属ペーストをセラミックシート層と交互にく
し型構造になるように印刷し、その後、所定の形状に切
断し、グリーンチップをつくる。これを、大気中で焼成
し焼結体を得、この焼結体の両端に銀−パラジウムの合
金を焼付けて外部電極を形成させ、積層型のチップバリ
スタを製造しているものであった。
発明が解決しようとする問題点
このような従来の構成では、積層型のセラミック体の端
子電極を銀だけで形成すると、銀によるマイグレーショ
ンが発生したりハンダ付性が悪ぐなシ、これを改善する
ために２０％前後のパラジウムを添加した銀−パラジウ
ム合金が用いられている。しかしながら、パラジウムは
１ｇあたシの市価７００〜９００円と高価であり、これ
を添加することによシミ極のコストが３〜５倍になる。
子電極を銀だけで形成すると、銀によるマイグレーショ
ンが発生したりハンダ付性が悪ぐなシ、これを改善する
ために２０％前後のパラジウムを添加した銀−パラジウ
ム合金が用いられている。しかしながら、パラジウムは
１ｇあたシの市価７００〜９００円と高価であり、これ
を添加することによシミ極のコストが３〜５倍になる。
さらにパラジウムの添加に代えて、例えばＮａｔｉ ｏ
ｎａｌ、Ｔｅｃｈｎｉｃａｌ、 Ｒｅｐ’ｉ１Ｍ、 Ｖ
ｏ １３１、Ａ３の第１４５頁に記載された「積層セラ
ミックコンデンサ用高誘電率誘電体材料」のように銀電
極上にメッキするという方法も行われているが、ＺｎＯ
系積層型チップバリスタはセラミックスの内部気孔が多
くさらに端子電極とチップバリスタとの密着性が悪い。
ｎａｌ、Ｔｅｃｈｎｉｃａｌ、 Ｒｅｐ’ｉ１Ｍ、 Ｖ
ｏ １３１、Ａ３の第１４５頁に記載された「積層セラ
ミックコンデンサ用高誘電率誘電体材料」のように銀電
極上にメッキするという方法も行われているが、ＺｎＯ
系積層型チップバリスタはセラミックスの内部気孔が多
くさらに端子電極とチップバリスタとの密着性が悪い。
このため酸性のメッキ液が内部に浸透し、バリスタ電圧
。
。
耐量などの電気的特性が劣化し、良好な特性のものが得
られないという問題があった。
られないという問題があった。
問題点を解決するための手段
本発明は上記問題点を解決するために、ジルコニア粉末
とガラス粉末の混合粉末中に、積層研チップバリスタの
焼結体を埋込んで熱処理を行い、ガラス成分を拡散させ
、素体の表面にガラス成分層を形成し、しかる後銀電憧
及び金属メッキ層を形成するものである。
とガラス粉末の混合粉末中に、積層研チップバリスタの
焼結体を埋込んで熱処理を行い、ガラス成分を拡散させ
、素体の表面にガラス成分層を形成し、しかる後銀電憧
及び金属メッキ層を形成するものである。
作 用
このような方法を用いることによシ、ガラス成分が積層
型チップバリスタの内部気孔・や、欠陥部を補い、素体
を緻密化させ、さらＫ、素体と端子電極との密着性を向
上させ接着強度を大きぐすることによシ、酸性メッキ液
の積層体内部への浸透を防ぎ、メッキ後の電気的特性の
劣化を防ぐものである。
型チップバリスタの内部気孔・や、欠陥部を補い、素体
を緻密化させ、さらＫ、素体と端子電極との密着性を向
上させ接着強度を大きぐすることによシ、酸性メッキ液
の積層体内部への浸透を防ぎ、メッキ後の電気的特性の
劣化を防ぐものである。
実 施 例
本発明を以下、実施例に基づいて説明する。
酸化亜鉛を主成分とするセラミック粉末に有機結合剤、
有機溶剤を加えてスラリー化し、ドクターブレードで厚
さ５０層程度のグリーンシートを造る。これを所定の大
きさに切断し白金ペーストを印刷し１層シートと交互の
くし形構造をなすようにグリーンシートの積層と、ペー
ストの印刷を行い１０層の構造とした。その後、所望の
形状に切断しグリーンチップを作成する。
有機溶剤を加えてスラリー化し、ドクターブレードで厚
さ５０層程度のグリーンシートを造る。これを所定の大
きさに切断し白金ペーストを印刷し１層シートと交互の
くし形構造をなすようにグリーンシートの積層と、ペー
ストの印刷を行い１０層の構造とした。その後、所望の
形状に切断しグリーンチップを作成する。
このグリーンチップの有機物を脱脂して、１２００〜１
３００℃で焼結させ、積層型チップバリスタを製造した
。この焼結体チップの大きさは１，５ ｘ ３ ｘ Ｏ
，５５Ｃｍｍ）であった。
３００℃で焼結させ、積層型チップバリスタを製造した
。この焼結体チップの大きさは１，５ ｘ ３ ｘ Ｏ
，５５Ｃｍｍ）であった。
この積層チップバリスタの焼結体を、酸化ジルコニア粉
末１００１景部に対して第１表のようにガラス粉末を混
合して得られた混合粉末中に埋込み、この状態において
８００°Ｃで熱処理した。このようにして得られたチッ
プバリスタの両端に銀電極ペーストを塗布し焼付を行な
った。銀電極の上にはＮｉメッキを１〜２μ、さらに、
ハンダメッキを４〜６μ形成することによシ、端子電憧
を形成した。第１図は本発明の製造方法によって得られ
た積層チップバリスタを示し１図において（１）は酸化
亜鉛系のセラミック体、（２）は白金電瞳、（３）はガ
ラス粉末拡散層、（４）は銀被覆、（５）はＮｉメッキ
、（６）はハンダメッキである。
末１００１景部に対して第１表のようにガラス粉末を混
合して得られた混合粉末中に埋込み、この状態において
８００°Ｃで熱処理した。このようにして得られたチッ
プバリスタの両端に銀電極ペーストを塗布し焼付を行な
った。銀電極の上にはＮｉメッキを１〜２μ、さらに、
ハンダメッキを４〜６μ形成することによシ、端子電憧
を形成した。第１図は本発明の製造方法によって得られ
た積層チップバリスタを示し１図において（１）は酸化
亜鉛系のセラミック体、（２）は白金電瞳、（３）はガ
ラス粉末拡散層、（４）は銀被覆、（５）はＮｉメッキ
、（６）はハンダメッキである。
第１表は従来の製造方法の一つとして端子電極に銀−パ
ラジウムを用いた方法と、別の従来方法として銀電極を
形成し、チップへのガラス粉末の拡散なしに前記銀電極
にメッキした方法と１本発明の製造方法に基づく場合の
積層チップバリスタの、Ｖ、ｍＡのバリスタ電圧サージ
耐量の電気的特性素体の抗折強度、引張シ強度の物理的
特性を示す。
ラジウムを用いた方法と、別の従来方法として銀電極を
形成し、チップへのガラス粉末の拡散なしに前記銀電極
にメッキした方法と１本発明の製造方法に基づく場合の
積層チップバリスタの、Ｖ、ｍＡのバリスタ電圧サージ
耐量の電気的特性素体の抗折強度、引張シ強度の物理的
特性を示す。
上記第１表からも明らかなように、本発明の積層型チッ
プバリスタは、従来方法に比較してメッキ後の電気的特
性（特にサージ耐量）の劣化がなく、従来方法のいずれ
に対しても抗折強度、引張強度が著しく向上しているこ
とが認められ、良好な結果が得られた。なお、Ｂｒｚｏ
３゜Ｂ２０３−５ｉ０２系のガラス粉末の良好な添加量
の範囲は５〜２０％であった。すなわち、５係以下では
ガラス成分の拡散の効果が十分に表われず、逆に２０チ
を越えると、ガラス成分が多すぎて、組成ずれが発生し
、バリスタ電圧、サージ耐量がずれてくるからである。
プバリスタは、従来方法に比較してメッキ後の電気的特
性（特にサージ耐量）の劣化がなく、従来方法のいずれ
に対しても抗折強度、引張強度が著しく向上しているこ
とが認められ、良好な結果が得られた。なお、Ｂｒｚｏ
３゜Ｂ２０３−５ｉ０２系のガラス粉末の良好な添加量
の範囲は５〜２０％であった。すなわち、５係以下では
ガラス成分の拡散の効果が十分に表われず、逆に２０チ
を越えると、ガラス成分が多すぎて、組成ずれが発生し
、バリスタ電圧、サージ耐量がずれてくるからである。
なお、上記実施例では、 Ｂｉｂ、 Ｂｒ２０３．５ｉ
０２系のガラス粉末を用いたが積層型チップバリスタの
電気的、物理的特性を劣化させないものであれば、いか
なるガラス入粉末にも適用できるものである。
０２系のガラス粉末を用いたが積層型チップバリスタの
電気的、物理的特性を劣化させないものであれば、いか
なるガラス入粉末にも適用できるものである。
発明の効果
以上、述べたように１本発明の積層型チップバリスタは
、Ｎｉ、ハンダメッキ後の電気的特性がきわめて浸れて
いるため、これをプリント基板だ直に半田付けする場合
にクランクを防止することができるとともに、電極コス
トを大きく下げることに貢献し、本発明の効果は大なる
ものである。
、Ｎｉ、ハンダメッキ後の電気的特性がきわめて浸れて
いるため、これをプリント基板だ直に半田付けする場合
にクランクを防止することができるとともに、電極コス
トを大きく下げることに貢献し、本発明の効果は大なる
ものである。
積層型チップパリヌタの断面図である。
（１） −−−−一酸化亜鉛系士ラミック体（２） −
−−−一白金電極 （３１−−−−−ガラス粉末の拡散層 （４） −−−−一銀 （５１−−−−−Ｎｉメッキ ［６１−−−−−ハンダメッキ
−−−一白金電極 （３１−−−−−ガラス粉末の拡散層 （４） −−−−一銀 （５１−−−−−Ｎｉメッキ ［６１−−−−−ハンダメッキ
Claims (1)
- 酸化亜鉛を主成分とするセラミック体層及び金属電極
層が交互に積層されてなる積層焼結体を、ジルコニア粉
末及びガラス粉末の混合粉末中に埋込んだ後、熱処理す
ることにより上記焼結体内部に上記ガラス成分を拡散さ
せてなる積層型チップバリスタの素体を形成し、この素
体の両端に銀電極を被覆形成するとともに、金属メッキ
処理を施すことを特徴とする積層型チップバリスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60262162A JPS62122103A (ja) | 1985-11-20 | 1985-11-20 | 積層型チツプバリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60262162A JPS62122103A (ja) | 1985-11-20 | 1985-11-20 | 積層型チツプバリスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122103A true JPS62122103A (ja) | 1987-06-03 |
Family
ID=17371922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60262162A Pending JPS62122103A (ja) | 1985-11-20 | 1985-11-20 | 積層型チツプバリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122103A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295403A (ja) * | 1988-01-27 | 1989-11-29 | Murata Mfg Co Ltd | チップバリスタ |
| JPH0468502A (ja) * | 1990-07-09 | 1992-03-04 | Murata Mfg Co Ltd | バリスタの製造方法 |
| JPH05283206A (ja) * | 1992-03-30 | 1993-10-29 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
| WO1997047017A1 (fr) * | 1996-06-03 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de varistor |
| WO2008142793A1 (ja) * | 2007-05-24 | 2008-11-27 | Panasonic Corporation | 積層セラミック電子部品とその製造方法 |
| JP2020119935A (ja) * | 2019-01-21 | 2020-08-06 | パナソニックＩｐマネジメント株式会社 | 積層バリスタおよびその製造方法 |
-
1985
- 1985-11-20 JP JP60262162A patent/JPS62122103A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295403A (ja) * | 1988-01-27 | 1989-11-29 | Murata Mfg Co Ltd | チップバリスタ |
| JPH0468502A (ja) * | 1990-07-09 | 1992-03-04 | Murata Mfg Co Ltd | バリスタの製造方法 |
| JPH05283206A (ja) * | 1992-03-30 | 1993-10-29 | Taiyo Yuden Co Ltd | チップ型サーミスタの製造方法 |
| WO1997047017A1 (fr) * | 1996-06-03 | 1997-12-11 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de varistor |
| US6260258B1 (en) | 1996-06-03 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing varistor |
| WO2008142793A1 (ja) * | 2007-05-24 | 2008-11-27 | Panasonic Corporation | 積層セラミック電子部品とその製造方法 |
| JP2020119935A (ja) * | 2019-01-21 | 2020-08-06 | パナソニックＩｐマネジメント株式会社 | 積層バリスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100464219B1 (ko) | 적층 세라믹 전자부품의 제조방법, 및 적층 세라믹 전자부품 | |
| JP2013179269A (ja) | セラミック電子部品及びその製造方法 | |
| CN109755020B (zh) | 层叠陶瓷电容器 | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| KR100498682B1 (ko) | 칩형 전자 부품 | |
| JP2003168619A (ja) | 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品 | |
| JP2013179267A (ja) | セラミック電子部品 | |
| US6984543B2 (en) | Method of producing laminated PTC thermistor | |
| JP5452244B2 (ja) | 積層セラミック電子部品とその製造方法 | |
| JPS6112016A (ja) | 強度を増加した端子を有する卑金属電極積層コンデンサの製造方法 | |
| JP2002075774A (ja) | 電子部品 | |
| JPH03173402A (ja) | チップバリスタ | |
| JP2943380B2 (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPS62122103A (ja) | 積層型チツプバリスタの製造方法 | |
| JP4748831B2 (ja) | 電子部品 | |
| JPS6224388B2 (ja) | ||
| JP4380145B2 (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| JPH11340090A (ja) | 粒界絶縁型積層セラミックコンデンサの製造方法 | |
| JPS6127003A (ja) | 導電性ペ−スト組成物 | |
| JP4466567B2 (ja) | 半導体セラミック電子部品およびその製造方法 | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JPH0770373B2 (ja) | 積層型チツプバリスタの製造方法 | |
| JPS63219115A (ja) | 積層型半導体磁器電子部品の製造方法 | |
| JPH0494517A (ja) | 積層インダクタの製造方法 | |
| JP2773314B2 (ja) | 積層セラミックコンデンサ |