JPH0467156B2 - - Google Patents
Info
- Publication number
- JPH0467156B2 JPH0467156B2 JP11800083A JP11800083A JPH0467156B2 JP H0467156 B2 JPH0467156 B2 JP H0467156B2 JP 11800083 A JP11800083 A JP 11800083A JP 11800083 A JP11800083 A JP 11800083A JP H0467156 B2 JPH0467156 B2 JP H0467156B2
- Authority
- JP
- Japan
- Prior art keywords
- time difference
- output
- frequency
- adder
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ補間処置装置に適用して好適な
時間差測定装置に関する。
時間差測定装置に関する。
データ補間処理装置は、第1図に示す如く、ア
ナログ信号Sに対し、あるサンプル周期Tiを有
する入力サンプル列(黒丸にて示す)を基にして
補間演算を行つて、これとは異なるサンプリング
周期Toの出力サンプル列(白丸にて示す)を出
力する装置である。
ナログ信号Sに対し、あるサンプル周期Tiを有
する入力サンプル列(黒丸にて示す)を基にして
補間演算を行つて、これとは異なるサンプリング
周期Toの出力サンプル列(白丸にて示す)を出
力する装置である。
この補間演算装置の方法は精度の高低に応じて
種々あるが、一例として1次補間演算について第
2図を参照して説明する。
種々あるが、一例として1次補間演算について第
2図を参照して説明する。
第2図に於いて、各々の入力サンプル列のn−
1及びn及びn+1番目のサンプル点の時点を
夫々xo-1、xo、xo+1、その各レベルをyo-1、yo、
yo+1とする。又、サンプリング周期Toのサンプ
ル列(白丸)のうち、時点xo-1、xoの間にあるべ
きサンプル点の時点をx′o-1、そのレベルをy′o-1、
その1次補間演算によつて得られる近似レベルを
y″o-1とする。同様にサンプリング周期Toのサン
プル列(白丸)のうち、時点xo、xo+1の間にある
べきサンプル点の時点をx′o、そのレベルをy′o、
その1次補間演算によつて得られる近似レベルを
y″oとする。
1及びn及びn+1番目のサンプル点の時点を
夫々xo-1、xo、xo+1、その各レベルをyo-1、yo、
yo+1とする。又、サンプリング周期Toのサンプ
ル列(白丸)のうち、時点xo-1、xoの間にあるべ
きサンプル点の時点をx′o-1、そのレベルをy′o-1、
その1次補間演算によつて得られる近似レベルを
y″o-1とする。同様にサンプリング周期Toのサン
プル列(白丸)のうち、時点xo、xo+1の間にある
べきサンプル点の時点をx′o、そのレベルをy′o、
その1次補間演算によつて得られる近似レベルを
y″oとする。
又、時点xo-1、x′o-1間の時間差をlo-1、時点
Xo、X′o間の時間差をloとそれぞれ置く。かくす
ると、y″oは次式のような演算により得られる。
Xo、X′o間の時間差をloとそれぞれ置く。かくす
ると、y″oは次式のような演算により得られる。
y″o=yo+1−yo/xo+1−xo・(x′o−
xo)+yo=yo+1−yo/Ti・lo+yo……(1) この(1)式でlo/Ti=l′o(但し、0≦l′o<)1と
置けば、次式が得られる。(nは変数) y″o=(yo+1−yo)・l′o+yo ……(2) 又、第1図において、各出力サンプル(白丸)
とその直前にある入力サンプル(黒丸)との時間
差を夫々……、lo-1、lo、lo+1、……とすると、次
式が成立する。但し、K、nは共に整数である。
xo)+yo=yo+1−yo/Ti・lo+yo……(1) この(1)式でlo/Ti=l′o(但し、0≦l′o<)1と
置けば、次式が得られる。(nは変数) y″o=(yo+1−yo)・l′o+yo ……(2) 又、第1図において、各出力サンプル(白丸)
とその直前にある入力サンプル(黒丸)との時間
差を夫々……、lo-1、lo、lo+1、……とすると、次
式が成立する。但し、K、nは共に整数である。
K・Ti+lo=lo-1+To
この最後に示した一般式の両辺をTiで割つて
整理すると、次式が得られる。
整理すると、次式が得られる。
l′o=l′o-1+To/Ti−K ……(3)
但し、l′o=lo/Tiである。また、Kはl′oが0≦
l′o<1を満足するような整数である。
l′o<1を満足するような整数である。
しかして、補間処理演算を行うためには、その
補間演算の種類の如何を問わず、差し当たり入出
力サンプル列の時間差(入力サンプル列の周期
Tiで規格化された時間差)l′oを測定すればよい
ことが分かる。
補間演算の種類の如何を問わず、差し当たり入出
力サンプル列の時間差(入力サンプル列の周期
Tiで規格化された時間差)l′oを測定すればよい
ことが分かる。
かかる時間差l′oの測定は、従来第3図に示すよ
うな装置を持つて行つていた。即ち、入力サンプ
ル列のサンプリング周期fsiの整数N倍のオーバー
サンプリング周波数Nfsiを有するクロツク信号を
カウンタ1に供給して計算し、その計数出力(並
列出力)をラツチ回路2に供給して出力サンプル
列のサンプリング周波数fspのクロツク信号でラ
ツチを繰り返せば、毎回の時間差l′oが出力され
る。
うな装置を持つて行つていた。即ち、入力サンプ
ル列のサンプリング周期fsiの整数N倍のオーバー
サンプリング周波数Nfsiを有するクロツク信号を
カウンタ1に供給して計算し、その計数出力(並
列出力)をラツチ回路2に供給して出力サンプル
列のサンプリング周波数fspのクロツク信号でラ
ツチを繰り返せば、毎回の時間差l′oが出力され
る。
第3図のカウンタ1はモジユロでありカウンタ
値がオーバーフローを起こした場合に自動的に全
てリセツトされ、再び計数を開始する。又、カウ
ンタ1のビツト数は入力サンプリング周期Ti(Ti
=1/fsi)をオーバーサンプリング周期T′i〔T′i=
1/(N・fsi)〕で割つた値Nビツトだけ最低無
ければならない。これにより、loをTiで規格化し
たのと同じ意味を持ち、ラツチ回路2の出力はl′o
=lo/Ti(但し、0≦l′o<1)を結果的に出力し
ているのと同じになる。尚、このシステムの分解
能はNの値で決められる。
値がオーバーフローを起こした場合に自動的に全
てリセツトされ、再び計数を開始する。又、カウ
ンタ1のビツト数は入力サンプリング周期Ti(Ti
=1/fsi)をオーバーサンプリング周期T′i〔T′i=
1/(N・fsi)〕で割つた値Nビツトだけ最低無
ければならない。これにより、loをTiで規格化し
たのと同じ意味を持ち、ラツチ回路2の出力はl′o
=lo/Ti(但し、0≦l′o<1)を結果的に出力し
ているのと同じになる。尚、このシステムの分解
能はNの値で決められる。
ところが、補償精度を高くするには、時間差l′o
の精度を高くしなければならない。しかし、かか
る従来の時間差測定装置に於いて、時間差l′oの精
度を高くするために、Nをあまり大きくすると、
カウンタ1に供給するクロツク信号の周波数が高
くなりすぎ、ハードウエアの規模、価格、技術的
難易度の上昇につながつてしまう。
の精度を高くしなければならない。しかし、かか
る従来の時間差測定装置に於いて、時間差l′oの精
度を高くするために、Nをあまり大きくすると、
カウンタ1に供給するクロツク信号の周波数が高
くなりすぎ、ハードウエアの規模、価格、技術的
難易度の上昇につながつてしまう。
かかる点に鑑み、本発明は(3)式を利用して時間
差を測定する装置であつて、特に、カウンタに供
給するクロツク周波数を左程高くしなくても時間
差を高精度を以て測定することのできる時間差測
定装置を提案しようとするものである。
差を測定する装置であつて、特に、カウンタに供
給するクロツク周波数を左程高くしなくても時間
差を高精度を以て測定することのできる時間差測
定装置を提案しようとするものである。
本発明は、互いに異なる周波数fsi、fspのパルス
列の時間差を測定する装置に於いて、周波数Nfsi
(但しNは整数)の第1のクロツク信号を計数す
ると共に、周波数fsp/M(但し、M=2m、m=
1、2、3、……)の第2クロツク信号によつて
リセツトされるカウンタと、そのカウンタの内容
を第2のクロツク信号によつてラツチする第1の
ラツチ回路と、その第1のラツチ回路の出力がm
ビツトだけ右シフトされて供給されると加算器
と、その加算器の出力が周波数fspの第3のクロ
ツク信号を以てラツチされて加算器に供給される
第2のラツチ回路とを有し、加算器より時間差検
出信号が出力されるようにしたものである。
列の時間差を測定する装置に於いて、周波数Nfsi
(但しNは整数)の第1のクロツク信号を計数す
ると共に、周波数fsp/M(但し、M=2m、m=
1、2、3、……)の第2クロツク信号によつて
リセツトされるカウンタと、そのカウンタの内容
を第2のクロツク信号によつてラツチする第1の
ラツチ回路と、その第1のラツチ回路の出力がm
ビツトだけ右シフトされて供給されると加算器
と、その加算器の出力が周波数fspの第3のクロ
ツク信号を以てラツチされて加算器に供給される
第2のラツチ回路とを有し、加算器より時間差検
出信号が出力されるようにしたものである。
かかる本発明によれば、カウンタに供給するク
ロツク信号の周波数を左程高くしなくても、時間
差を高精度を以て測定することのできる時間差測
定位置を得ることができる。
ロツク信号の周波数を左程高くしなくても、時間
差を高精度を以て測定することのできる時間差測
定位置を得ることができる。
以下に、第4図を参照して本発明の一実施例を
説明する。入力パルス列のサンプリング周波数fsi
のN倍の周波数Nfsiの第1のクロツク信号をカウ
ンタ3に供給して計数せしめる。そして、出力パ
ルス列のサンプリング周波数fspの整数M(但し、
M=2m、m=1、2、3、……)分の1の周波数
fsp/Mの第2のクロツク信号をリセツト信号と
してカウンタ3に供給すると共に、カウンタ3の
出力(並列出力)をラツチ回路4に供給して、上
述の周波数がfsp/Mの第2のクロツク信号を以
てラツチして、計数値のM倍の計数値がホールド
される。
説明する。入力パルス列のサンプリング周波数fsi
のN倍の周波数Nfsiの第1のクロツク信号をカウ
ンタ3に供給して計数せしめる。そして、出力パ
ルス列のサンプリング周波数fspの整数M(但し、
M=2m、m=1、2、3、……)分の1の周波数
fsp/Mの第2のクロツク信号をリセツト信号と
してカウンタ3に供給すると共に、カウンタ3の
出力(並列出力)をラツチ回路4に供給して、上
述の周波数がfsp/Mの第2のクロツク信号を以
てラツチして、計数値のM倍の計数値がホールド
される。
上述の(3)式から時間差l′oは、時間差l′o-1と出力
サンプリング周期Toを入力サンプリング周波数
Tiで規格化した規格化周期To/Tiの和で表せら
れる。
サンプリング周期Toを入力サンプリング周波数
Tiで規格化した規格化周期To/Tiの和で表せら
れる。
周期To/Tiはラツチ回路4の出力をmビツト
右シフトするだけで得られるから、この周期
To/Ti(並列出力)をmビツトだけ右シフトし
て加算器5に供給すると共に、ラツチ回路6に既
にラツチされている時間差l′i-1(並列出力)を加
算器(アダー)5に供給して加算出力が1を越え
るオーバーフローを起こしたときは整数部を切り
捨てl′oとして出力する。結果的に(3)式のマイナス
Kに相当するものを加算器5が内蔵していること
になる。かかる時間差l′oは周波数fspの第3のクロ
ツク信号を以てラツチ回路6にラツチされ、加算
器5に供給されて次のl′o+1を得る為に用いられ
る。
右シフトするだけで得られるから、この周期
To/Ti(並列出力)をmビツトだけ右シフトし
て加算器5に供給すると共に、ラツチ回路6に既
にラツチされている時間差l′i-1(並列出力)を加
算器(アダー)5に供給して加算出力が1を越え
るオーバーフローを起こしたときは整数部を切り
捨てl′oとして出力する。結果的に(3)式のマイナス
Kに相当するものを加算器5が内蔵していること
になる。かかる時間差l′oは周波数fspの第3のクロ
ツク信号を以てラツチ回路6にラツチされ、加算
器5に供給されて次のl′o+1を得る為に用いられ
る。
尚、ラツチ回路4の各桁の出力端子を、加算器
5の入力端子に対しm桁だけ下位の各桁の入力端
子に接続することにより、ラツチ回路4の出力が
mビツトだけ右にシフトされることになる。
5の入力端子に対しm桁だけ下位の各桁の入力端
子に接続することにより、ラツチ回路4の出力が
mビツトだけ右にシフトされることになる。
かかる時間差測定装置によれば時間差l′oの精度
を最大M倍まで上昇させることができる。
を最大M倍まで上昇させることができる。
入出力信号は、互いに周期したものとは限らず
非同期信号でもあり得る。非同期の場合はTo/
Tiは無理数となる。これをカウンタで計測した
場合第3図ではTo/Tiの計測値と真値との誤差
は1/N以下である。第4図に於ては1/(M・
N)以下となる。
非同期信号でもあり得る。非同期の場合はTo/
Tiは無理数となる。これをカウンタで計測した
場合第3図ではTo/Tiの計測値と真値との誤差
は1/N以下である。第4図に於ては1/(M・
N)以下となる。
尚、Mが大でラツチ回路4に於ける累積時間が
長く、規格化周期To/Tiに誤差が生じる虞が有
る場合は、第3図の装置をも併用し、これによつ
て時間差l′oの比較及び補正を行うようにすれば良
い。例えばfsi、fspが50kHz、N及びMが28とする
と、N・fsiは12.8MHz、fsp/Mは195Hzの実用上
扱い易い値になる。
長く、規格化周期To/Tiに誤差が生じる虞が有
る場合は、第3図の装置をも併用し、これによつ
て時間差l′oの比較及び補正を行うようにすれば良
い。例えばfsi、fspが50kHz、N及びMが28とする
と、N・fsiは12.8MHz、fsp/Mは195Hzの実用上
扱い易い値になる。
この場合、16ビツトのl′oを求めるためにはカウ
ンタ3及びラツチ回路4のビツト数が夫々24ビツ
ト、加算器5及びラツチ回路6のビツト数が夫々
16ビツトである。
ンタ3及びラツチ回路4のビツト数が夫々24ビツ
ト、加算器5及びラツチ回路6のビツト数が夫々
16ビツトである。
因みに、第3図の装置で、時間差l′oの精度を上
述した第4図の装置のそれと同様に採ろうとする
と、fsi=fsp=50kHzの場合、Nが216となつて、
N・fsiは3.3GHzにもなつてしまう。
述した第4図の装置のそれと同様に採ろうとする
と、fsi=fsp=50kHzの場合、Nが216となつて、
N・fsiは3.3GHzにもなつてしまう。
従来の技術では、時間差測定の分解能はカウン
タに供給されるN・fsiという周波数で決定されて
いたが、上述せる本発明によればカウンタに供給
するN・fsiという周波数を左程高くしなくても、
カウンタのリセツト及びラツチのタイミングを
fsp/Mという周波数で行うことにより、カウン
タの分解能(有効桁数)をあげることができ、時
間差を高精度を以て測定することのできる時間差
測定装置を得ることができる。
タに供給されるN・fsiという周波数で決定されて
いたが、上述せる本発明によればカウンタに供給
するN・fsiという周波数を左程高くしなくても、
カウンタのリセツト及びラツチのタイミングを
fsp/Mという周波数で行うことにより、カウン
タの分解能(有効桁数)をあげることができ、時
間差を高精度を以て測定することのできる時間差
測定装置を得ることができる。
従つて、時間差測定装置のハードウエアーの規
模、価格、技術的難易度の上昇を伴わずして、所
期の目的を達成することができる。
模、価格、技術的難易度の上昇を伴わずして、所
期の目的を達成することができる。
第1図及び第2図はデータ補間処理装置の説明
に供するグラフ、第3図は従来の時間差測定装置
を示すブロツク線図、第4図は本発明による時間
差測定装置の一実施例を示すブロツク線図であ
る。 3はカウンタ、4は第1のラツチ回路、5は加
算器、6は第2のラツチ回路である。
に供するグラフ、第3図は従来の時間差測定装置
を示すブロツク線図、第4図は本発明による時間
差測定装置の一実施例を示すブロツク線図であ
る。 3はカウンタ、4は第1のラツチ回路、5は加
算器、6は第2のラツチ回路である。
Claims (1)
- 1 互いに異なる周波数fsi、fspのパルス列の時間
差を測定する装置に於て、周波数Nfsi(但しNは
整数)の第1のクロツク信号を計算すると共に、
周波数fsp/M(但し、M=2m、m=1、2、3、
……)の第2のクロツク信号によつてリセツトさ
れるカウンタと、該カウンタの内容を上記第2の
クロツク信号によつてラツチする第1のラツチ回
路と、該第1のラツチ回路の出力がmビツトだけ
右シフトされて供給される加算器と、該加算器の
出力が周波数fspの第3のクロツク信号を持つて
ラツチされて上記加算器に供給される第2のラツ
チ回路とを有し、上記加算器より時間差検出信号
が出力されるようにしたことを特徴とする時間差
測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11800083A JPS608771A (ja) | 1983-06-28 | 1983-06-28 | 時間差測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11800083A JPS608771A (ja) | 1983-06-28 | 1983-06-28 | 時間差測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS608771A JPS608771A (ja) | 1985-01-17 |
JPH0467156B2 true JPH0467156B2 (ja) | 1992-10-27 |
Family
ID=14725563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11800083A Granted JPS608771A (ja) | 1983-06-28 | 1983-06-28 | 時間差測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS608771A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117420A (ja) * | 1987-10-29 | 1989-05-10 | Nec Corp | 位相比較回路 |
JP5666813B2 (ja) * | 2010-03-15 | 2015-02-12 | 株式会社テセック | 時間幅測定装置 |
-
1983
- 1983-06-28 JP JP11800083A patent/JPS608771A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS608771A (ja) | 1985-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1593202B1 (en) | Period-to-digital converter | |
EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
JP3203909B2 (ja) | A/d変換装置 | |
JPH0467156B2 (ja) | ||
JPS6156651B2 (ja) | ||
JP2661140B2 (ja) | ディジタル形周波数継電器 | |
SU982014A1 (ru) | Адаптивный вычислитель оценки математического ожидани | |
SU960843A1 (ru) | Устройство дл определени энтропии | |
SU762007A1 (ru) | Цифровой фильтр 1 | |
SU1613998A1 (ru) | Устройство дл измерени суточного хода часов | |
SU1564671A1 (ru) | Устройство дл адаптивного сжати информации | |
JPH01269315A (ja) | 反転間隔測定回路 | |
Karnal et al. | A novel automatically synchronized ramp A/D converter | |
SU847318A1 (ru) | Преобразователь двоичного кода вдВОичНО-дЕС ТичНый | |
SU1129528A1 (ru) | Аналого-цифровой преобразователь | |
SU993451A1 (ru) | Умножитель частоты следовани импульсов | |
SU1429125A1 (ru) | Устройство дл выполнени преобразовани Фурье | |
SU961118A2 (ru) | Цифровой двухфазный генератор синусоидальных сигналов | |
SU1064280A1 (ru) | Синусно-косинусный преобразователь | |
SU1038904A1 (ru) | Устройство дл преобразовани сейсмической информации | |
SU1402980A2 (ru) | Устройство дл автоматической коррекции погрешностей измерительного преобразовател | |
SU857982A1 (ru) | Устройство дл извлечени квадратного корн | |
SU905831A1 (ru) | Устройство дл вычислени функции линеаризации | |
SU679985A1 (ru) | Устройство дл исправлени арифметических ошибок | |
SU984038A1 (ru) | Устройство дл преобразовани частоты в код |