SU847318A1 - Преобразователь двоичного кода вдВОичНО-дЕС ТичНый - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода информации в ЦВМ.

Известен преобразователь двоичного кода в двоично-десятичный,содержащий двоично-десятичный сумматор, дешифратор, декадный счетчик переполнений, блоки управления и поразрядного умножения, коммутатор ВД.

Недостаток данного устройства состоит в сложности управления и низком быстродействии.

Наиболее близким к предлагаемому по технической сущности является преобразователь двоичного кода в двоично-десятичный, содержащий блок управления вычитанием, тактирующий вход которого соединен с шиной тактовых импульсов, блок формирования управляющих сигналов, установочный вход которого соединен с шиной начала преобразования, входы номера десятичного разряда блока формирования управляющих сигналов соединены с выходами блока управления вычитанием, а выходы соединены со входами номера десятичного разряда блока управления вычитанием, блок анализа знака, вход опроса которого соединен с выходом сигнала продолжения преобразования блока формирования управляющих сигналов, счетчик, группа эле_ ментов И и статический регистр, ^э входы которого соединены С выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторые входы группы элементов И соединены с выходами блока управления вычитанием, вход счетчика соединен с выходом положительного знака блока анализа знака, выход отрицательного знака которого соединен со входом изменения номера десятичного 15 разряда блока управления вычитанием [2 3 ·

Недостаток данного преобразователя двоичного кода в двоично-десятичный состоит в том, что кон20 станты вычитания порядков определяются при условии равенства младшего разряда преобразуемого кода единице. При этом отсутствует возможность преобразования кода с учетом 25 любого заданного коэффициента масштабирования,. определяемого ценой младшего разряда, что ограничивает диапазон применяемости устройства. В накапливающем сумматоре происхо30 дит восстановление отрицательных

Й47318 остатков, которое усложняет управление сумматором и понижает быстродействие преобразователя.

Цель изобретения - повышение быстродействия и расширение функциональных возможностей, заключающихся в преобразовании кода с заданным коэффициентом масштабирования.

Поставленная цель достигается тем, что в преобразователь двоичного кода в двоично-десятичный, содержащий блок управления вычитанием., тактирующий вход которого соединен с шиной тактовых импульсов,блок формирования управляющих сигналов,установочный вход которого соединен с шиной начала преобразования, входы номера, десятичного разряда блока формирования управляющих сигналов соединены с выходами блока управления вычитанием, а выходы соединены со входами номера десятичного разряда блока управления вычитанием, блок анализа знака, вход опроса которого соединен с выходом сигнала продолжения преобразования блока формирования управляющих сигналов, счетчик, группу элементов И и статический регистр, входы которого соединены с выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторые входы группы элементов И соединены с выходами блока управления вычитанием, вход счетчика соединен с выходом положительного знака блока анализа знака, выход отрицательного знака которого соединен со входом изменения номера десятичного разряда блока управления вычитанием, введены регистр масштабного коэффициента,блок формирования масштабируемых двоичных эквивалентов, комбинационный сумматор и регистр остатка, информационные входы которого соединены с выходами комбинационного сумматора, вход разрешения записи которого соединен с выходом положительного знака блока анализа знака, а выходы регистра остатка соединены с первой группой входов комбинационного сумматора, вторая группа входов которого соединена с выходами блока масштабируемых двоичных эквивалентов, а знаковый выход комбинационного сумматора соединен со знаковым входом блока анализа знака, выхода регистра масштабного коэффициента соединены со входами масштабирования блока масштаби·; руемых двоичных эквивалентов,входы номера десятичного разряда которого соединены с выходами блока формирования управляющих сигналов.

На фиг. 1 и 2 представлен предлагаемый преобразователь двоичного кода в двоично-десятичный. ’

Преобразователь содержит блок 1 управления вычитанием, выходы которого соединены со входами блока 2 формирования управляющих сигналов, блок 3 анализа знака, выход отрицательного знака которого соединен со входом блока 1 управления . вычитанием, а выход положительного знака соединен со счетным входом

- счетчика, выходы которого через группу элементов И соединены со входами соответствующих тетрад статического регистра 6, регистр 7 масштабного коэффициента, выходы коэд торого через блок 8 формирования масштабируемых двоичных эквивалентов соединены со входами первого слагаемого комбинационного сумматора 9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись ’5 которого осуществляется по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым 20 входом· блока 3 анализа знака числа, а второй вход блока'3 анализа знака числа соединен с одним из выходов . блока 2 формирования управляющих сигналов, другие выходы соединены 25 со входами блока ί управления вычитанием и другими входами блока 8 масштабируемых двоичных эквивалентов. Временная диаграмма работы преобразователя определяется импульсами, эд поступающими с шины 11 тактовых импульсов, соединенной с одноименным входом блока 1 управления вычитанием, и с шиной 12 начала преобразования (12), соединенной с одноименным ..входом блока 2 формирования управляю³ щих сигналов.

Блок 8 масштабируемых двоичных эквивалентов формирует константы, величина которых определяется по формуле ⁴⁰ const = — 10^Р , m

где р = 0,11,12,... - порядок преобразуемого числа; m - масштабный 45 коэффициент, вводимый через регистр масштабного коэффициента. Блок 8 масштабируемых двоичных эквивалентов содержит N+K разрядов, причем N - разряды формируют целую часть эд константы, а К - разряды - дробную.

Количество N - разрядов соответствует разрядности преобразуемого кода, а К - разрядов - точности набора дробной части константы.

__ Преобразователь работает следую³³ щим образом.

' ВЫ- разряды регистра 10 остатка вводится преобразуемое число. С приходом сигнала на шину Начало преобразования на одном из выходов 60 блока 2 формирования управляющих сигналов появляется сигнал, который в зависимости от масштабного коэффициента посредством блока 8 формирования масштабируемых двоичных эквива6$ лентов формирует в дополнительном коде, позволяющим операцию вычитания заменить операцией сложения, константу старшего порядка, которая вводится в комбинационный сумматор 9. Если знак остатка комбинационного сумматора 9 положительный, то тактовый импульс с одноименной шины 11, через блок 1 управления вычитанием, блок 2 формирования управляющих Сигналов, блок 3 анализа знака числа поступает на вход четырехразрядного двоичного счетчика 4 и вход записи регистра 10 остатка. В четырехразрядный двоичный счетчик 4 записывается единица, а в регистр 10 остатка содержимое комбинационного сумматора 9, при этом на выходе комбинационного сумматора 9 формируется новый остаток, и если его знак положительный, то процесс повторяется. Если знак остатка комбинационного сумматора 9 отрицательный, то тактовый импульс, с выхода блока 3 анализа знака числа через блок 1 управления вычитанием, поступает на вход блока 2 формирования управляющих сигналов , который вырабатывает для блока 8 формирования масштабируемых двоичных эквивалентов сигнал формирования константы следующего порядка (на единицу меньшего). Одновременно тактовый импульс, с соответствующего выхода блока 1 управления вычитанием через соответствующую группу элементов И 5, записывает в тетраду старшего порядка статического регистра 6 содержимое четырехразрядного двоичного счетчика 4. Процесс, аналогичный описанному, повторяется до тех пор, пока из четырехразрядного двоичного счетчика 4 не будет передан результат,характеризующий младший порядок преобразуемого двоичного кода.

Использование изобретения позволяет осуществлять непосредственный цифровой контроль за аналоговыми величинами, оцифровка которых производится устройствами, имеющими определенные величины масштабных коэффициентов.

Claims (2)

1. остатков, которое усложн ет управление сумматором и понижает быстродействие преобразовател . Цель изобретени  - повышение быстродействи  и расшлрение функциональных возможностей, заключающихс  в преобразовании кода с заданным koэффициeнтoм масштабировани . Поставленна  цель достигаетс  тем что в преобразователь двоичного кода .в двоично-дес тичный, содержащий бло управлени  вычитанием., тактирующий вход которого соединен с шиной такто вых импульсов,блок формировани  управл ющих сигналов,установочный вход которого соединен с шиной начала пре образовани ,входы номера дес тичного разр да блока формировани  управл ющих сигналов соединены с выходами блока управлени  вычитанием, а выход соединены со входами номера дес тичного разр да блока управлени  вычитанием , блок анализа знака, вход опроса которого соединен с выходом сигнала продолжени  преобразовани  блока формировани  управл ющих сигналов , счетчик, группу элементов И и статический регистр, входы которо соединены с выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторые входы группы элементов И соединены с выходами блока управлени  вычитан ем, вход счетчика соединен с выходо положительного знака блока анализа знака, выход отрицательного знака которого соединен со входом изменени  номера дес тичного разр да блок управлени  вычитанием, введены регистр масштабного коэффициента,бл формировани  масштабируемых двоичны эквивалентов, комбинационный суммат и регистр остатка, информационные входы которого соединены с выходами комбинационного сумматора, вход раз решени  записи которого соединен с выходом положительного знака блока анализа знака, а выходы регистра остатка соединены с первой группой входов комбинационного сумматора, втора  группа входов которого соеди нена с выходами блока масштабируемы двоичных эквивалентов, а знаковый выход комбинационного сумматора сое динен со знаковым входом блока анализа знака, выходы регистра масштаб ного коэффициента соединены со входами масштабировани  блока масштаби руемых двоичных эквивалентов,входы номера дес тичного разр да которого соединены с выходами блока формировани  управл ющих сигналов. На фиг, 1 и 2 представлен предла гаемый преобразователь двоичного кода в двоично-дес тичный. 1и)еобразователь содержит блок 1 управлени  вычитанием, выходы которого соединены со входами блока 2 ф мировани  управл ющих сигналов, блок 3 анализа знака, выход отрицательного знака которого соединен со входом блока 1 управлени  вычитанием, а выход положительного знака соединен со счетным входом счетчика, выходы которого через группу элементов И соединены со входами соответствующих тетрад статического регистра б, регистр 7 масштабного коэффициента, выходы которого через блок 8 формировани  масштабируемых двоичных эквивалентов соединены со входами первого слагаемого комбинационного сумматора 9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись которого осуществл етс  по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым входол блока 3 анализа знака числа, а второй вход блока3 анализа знака числа соединен с одним из выходов блока 2 формировани  управл ющих сигналов, другие выходы соединены со входами блока 1 управлени  вычитанием и другими входами блока 8 масштабируемых двоичных эквивалентов. Временна  диаграмма работы преобразовател  определ етс  импульсами, поступающими с шины 11 тактовых импульсов , соединенной с одноименным входом блока 1 управлени  вычитанием, и с шиной 12 начала преобразовани  (12), соединенной с одноименным входом блока 2 формировани  управл ющих сигналов. Блок 8 масштабируемых двоичных эквивалентов формирует константы, величина которых определ етс  по формуле . const , m где р 0,11,12,... - пор док преобразуемого числа; m - масштабный коэффициент, вводимый через регистр 7 масштабного коэффициента. Блок 8 масштабируемых двоичных эквивалентов содержит N+K разр дов, причем N - разр ды фО1Ллируют целую часть константы, а К - разр ды - дробную. Количество N - разр дов соответствует разр дности преобразуемого кода, а К - разр дов - точности набора дробной части константы. Преобразователь работает следующим образом. В N - разр ды регистра 10 остатка вводитс  преобразуемое число. С приходом сигнала на шину Начало преобразовани  на одном из выходов блока 2 формировани  управл ющих сигналов по вл етс  сигнал, который в зависимости от масштабного коэффициента посредством блока 8 формировани  масштабируемых двоичных эквивалентов формирует в дополнительном коде, позвол ющим операцию вычитани  заменить операцией сложени , константу старшего пор дка, котора  вводитс  в комбинационный сумматор 9. Если знак остатка комбинационного сумматора 9 положительный, то тактовый импульс с одноименной шины 11, через блок 1 управлени  вычитанием , блок 2 формировани  управл ющи Сигналов, блок 3 анализа знака числа поступает на вход четырехразр дного двоичного счетчика 4 и вход записи регистра 10 остатка. В четырехразр дный двоичный счетчик 4 записывает с  единица, а в регистр 10 остатка содержимое комбинационного сумматора 9, при этом на выходе комбинационного сумматора 9 формируетс  новый остаток, и если его знак положительный , то процесс повтор етс . Если знак остатка комбинационного сумматора 9 отрицательный, то тактовый импульс, с выхода блока 3 анализа з-нака числа через блок 1 управлени  вычитанием, поступает на вход блока 2 формировани  управл ющих сиг налов , который вырабатывает дл  блока 8 формировани  масштабируемых двоичных эквивалентов сигнал формировани  константы следующего пор дка (на единицу меньшего). Одновременно тактовый импульс, с соответствующего выхода блока 1 управлени  вычитанием через соответствующую группу элементов И 5, записывает в тетраду старшего пор дка статического регистра 6 содержимое четырехразр дного двоичного счетчика 4. Процесс, аналогичный описанному, повтор етс  до тех пор, пока из четырехразр дного двоичного счетчика 4 не будет передан результат,характеризующий млад ший пор док преобразуемого двоичного кода. Использование изобретени  позвол  ет осуществл ть непосредственный цифровой контроль за аналоговыми величинами , оцифровка которых производитс  устройствами, имеющими определенные величины масштабных коэффициентов . Формула изобретени  Преобразователь двоичного кода в двоично-дес тичный, содержащий блок управлени  вычитанием, тактирую щий вход которого соединен с шиной тактовых импульсов, блок формировани  управл ющих сигналов, установочный вход которого соединен с шиной начала преобразовани , входы номера дес тичного разр да блока формировани  управл ющих сигналов соединены с выходами блока управлени  вычитанием , а выходы соединены со входами номера дес тичного разр да блока управлени  вычитанием, блок анализа знака, вход опроса которого соединен с выходом сигнала продолжени  преобразовани  блока формировани  управл ющих сигналов, счетчик, группу элементов И и статический регистр, входы которого соединены с выходами группы элементов И, первые входы которых соединены с выходами счетчика, а вторые входы группы элементов И соединены с выходами блока управлени  вычитанием, вход счетчика соединен с выходом положительного знака блока анализа знака, . выход отрицательного знака которого соединен со входом изменени  номера дес тичного разр да блока управлени  вычитанием, отличающийс   тем, что,с целью повышени  быстродействи  и расширени  функциональных возможностей, заключающихс  в преобразовании кода с заданным коэффициентом масштабировани , в него введены регистр масштабного коэффициента, блок формировани  масштабируемых двоичных эквивален-тов , комбинационный сумматор и регистр остатка, информационные входы которого соединены-с выходами комбинационного сумматора, вход разрешени  записи которого соединен с выходом положительного знака блока анализа знака, а выходы регистра остатка соединены с первой группой входов комбинационного сумматора, втора  группа входов которого соединена с выходами блока масштабируемых двоичных эквивалентов, а знаковый выход комбинационного сумматора соединен со знаковым входом блока анализа знака, выходы регистра масштабного коэффициента соединены со входами масштабировани  блока масштабируемых двоичных эквивалентов, входы номера дес тичного разр да которого соединен с выходами блока формировани  управл ющих сигналов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 525945 кл. G Об F 5/02, 1974.
2. 2.Авторское свидетельство СССР 437069, кл. G 06 F 5/02, 1972 (прототип).

   -т

   //