SU1129528A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразователь Download PDFInfo
- Publication number
- SU1129528A1 SU1129528A1 SU833580034A SU3580034A SU1129528A1 SU 1129528 A1 SU1129528 A1 SU 1129528A1 SU 833580034 A SU833580034 A SU 833580034A SU 3580034 A SU3580034 A SU 3580034A SU 1129528 A1 SU1129528 A1 SU 1129528A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- comparator
- converter
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий цифроаналоговый преобразователь, генератор импульсов , генератор шума, выход которого соединен с первым входом первого компаратора , отл и-чающийс тем, что, с целью повьппени его быстродействи и помехоустойчивости, в него введены второй компаратор, блок задани шага, дешифратор, элемент И-НЕ, сумматор и регистр пам ти, причем выход генератора импульсов соединен с первыми входами компараторов и входом блока задани шага, выходы которого через дешифратор соединены с первым входом регистра пам ти и непосредственно - с первым входом сумматора, второй вход которого соединен с выходом первого компаратора и первым входом элемента И-НЕ , третий вход - с выходом втогрого компаратора и вторым входом элемента И-НЕ, выход которого соединен с вторым входом регистра пам ти и первым входом цифроаналогового преобразовател , выход которого соединен с первым входом второго компаратора, а вторые входа - с выходами сумматора и третьими входами .регистра пам ти, выходы которого соединены с четвер-Лвш входами сумматора, а вторые входы первого и второго компараторов соединены соответственно с общей и входной шинами преобразовател . 2. Преобразователь по п. 1, о тличающийс тем, что блок задани шага выполнен в виде посто нного запоминающего устройства.
Description
Изобретение относитс к информационно-измерительной и вычислительной технике и может быть использовано как дл измерени - посто нных электрических сигналов, следующих на фоне аддитивных случайных помех, так и дл определени параметров (математического ожидани ) случайных процессов,
Известен аналого-цифровой преобразователь , содержащий формирователь случайных сигналов 5 компаратор , тактовый генератор и два счетчика причем формирователь случайных сигналов содержит генератор случайных (псевдослучайных) чисел и пробразователь код - аналог D .
Недостатками этого преобразовател вл ютс низкие точность и быстродействие„
Наиболее близким к предлагаемому по технической сущности вл етс стохастический цифровой вольтметр, содержащий цифроаналоговый преобразователь , генератор шума, подключенный к первому входу компаратора, источник компенсирзпощего напр жени , состо щий из включенных последовательно управл емого источника эталонного напр жени и фильтра нижних частот, генератора импульсов, подключенного к первым входам первого счетчика и ключа, второй вход которого объединен с выходом компаратора и входом источника компенсирующего напр жени , выход которого подключен к первому входу дифференциального усилител , второй вход которого подключен к входной шине уст ройства, а выход через блок управлени порогом срабатывани - ко второму входу компаратора, причем выход ключа подключен к входу второго счетчика, выходы счетчиков подключены к входам цифрового делительного устройства, выход которого соединен с входом цифрового отсчетного устройства С2 .
Недостатками вольтметра вл ют™ с низкие быстродействие и помехоустойчивость .
Целью изобретени вл етс повышение быстродействи и помехоустойчивости преобразовател о
Поставленна цель достигаетс теМ что в аналого-цифровой преобразователь , содержащий цифроаналоговый преобразователь, генератор импульсов , генератор щума, выход которого
соединен с первым входом первого копаратора , введены второй компаратор блок задани шага, дешифратор, элемент И-НЕ, сумматор и регистр пам ти , причем выход генератора импульсов соединен с первыми входами компараторов и входом блока задани шага, выходы которого через дешифратор соединены с первым входом регистра пам ти и непосредственно с первым входом с мматора, второй вход которого соединен с вьжодом первого компаратора и первым вхо-дом элемента И-НЕ, третий вход - с выходом второго компаратора и вторы входом элемента И-НЕ, выход которого соединен со вторым ;входом регистра пам ти и первым входом цифроаналогового преобразовател , выход которого соединен с первым Е1ходом второго компаратора5 а вторые входы - с выходами сумматора и третьшвходами регистра пам ти, выходы котрого соединены с четвертыми входами сумматора, при этом вторые входы первого и второго компараторов соединены соответственно с общей и входно шинами преобразовател ,а блок задани шага выполнен в виде посто нного запоминающего устройства
На чертеже приведена структурна электрическа схема предлагаемого устройства.
Преобразователь содержит генератор 1 импульсов, компаратор 2, блок 3 задани шага, компаратор 4, генератор 5 шума, дешифратор 6, цифроаналоговый преобразователь 7, сумматор 8, регистр 9 пам ти, элемент И-НЕ 10,
Выход генератора 1 соединен с входами компараторов 2 и 4, а также блока 3, выходы которого соединены входами сумматора 8 и через дешифратор 6 - с регистром 9, который соединен также с сут шатором 8, цифроаналоговым преобразователем 7 и элементом И-НЕ 10, входы которого соединены с выходами компарато- . ров 2 и 4 и управл ющими входами сумматора 8, и выход ЦАП 7 соединен с входом компаратора 2.
Преобразователь работает следующим образом.
Синхронно поступлению Ш ПУЛЬСОВ
генератора 1 производитс опрос состо ни Kot napaTopoB 2 и 4 и формирование с помощью блока 3 ре ... 311
гул рной последовательности чисел 7. убывающих по определенному закону. В основу выбора последовательности Z- могут быть положены самые различные критерии. При этом ограничени накладываютс лишь на характер последовательности - она не должна быть возрастающей. Так, например , выбор Z- из услови
7 - Z. ,
где 2 - наибольшее значение параметра х;
Ti - номер шага (тактового импульса генератора 1),
вл етс оптимальным с точки зрени минимума дисперсии ошибки. Если ,в момент опроса состо ние компараторов 2 и 4 указывает на то, что значение входного параметра превышает уровень сигнала цифроаналогового преобразовател 7. а сигнал генератора 5 превьшает нулевой уровень , то число, сформированное блоком 3, складываетс в сумматоре 8 с содержимым регистра 9 пам ти; в противном случае оно вычитаетс из содержимого регистра 9. Запись .результата алгебраического суммировани в 11АП 7 и регистр 9 производитс с помощью элемента И-НЕ,анализирующего состо ние компараторов 2 и 4, Преобразование заканчиваетс с окончанием формировани значений шага блоком 3. Результат фиксируетс в .регистре 9. Следующий цикл преобразовани начинаетс с по влени на выходе блока 3 начального
кодаJ, распознаваемого дешифратором, 6, который устанавливает регистр 9 в исходное состо ние.
Технико-экономический эффект от использовани изобретени состоит в повьш1ении быстродействи и помехоустойчивости преобразовател .
Основные ограничени на быстродействие преобразовател внос т цифроаналоговый преобразователь 7, компараторы 2 и 4 и блок 3 Поскольку реализаци последовательности 2; предполагает выполнение продолжительных по времени операций (в частности, дл указанной по2т
следовательности z. --- операций делени ), то наилучшим с точки зрени быстродействи решением вл етс исполнение блока 3 в виде
95284
посто нного запоминающего устройства ПЗУ. При этом поочередное считьтание информации, записанной в ПЗУ, производитс практически синхронно 5 поступлению тактовых импульсов генератора 1.
Быстродействие цифроаналоговых преобразователей и компараторов, определ емое их временем срабатыва10 ни , составл ет дес тки-наносекунд. Следовательно, частота тактовых им пульсов генератора 1 может состав-л ть дес тки мегагерц. Так как усреднение с измен ющимс шагом в
t5 данном преобразователе дл обеспечени заданной точности требует меньшего, чем дл прототипа, объема выборки, быстродействие существенно вьщ1е быстродействи прото20 типа.
Инструментальна погрешность преобразовател определ етс погрешностью цифроаналогового преобразовател 7 и компараторов 2 и 4.
5 Цифроаналоговые преобразователи обеспечивают наибольшую точность преобразовани . .
В преобразователе компараторы 2 и 4 включены по дифференциальной
Q схеме. Поэтому на результат преобразовани оказьшает вли ние разброс их погрешностей (имеетс в виду смещение -и дрейф нул компараторов ) При этом, если использовать пару компараторов (например, К521 С А1), выполненных на одной подложке, то разброс оказываетс незначительным, им практически мож-i но пренебречь.
В данном преобразователе используетс комбинаци метода статистических испытаний и компенсации. Однако в отличие от прототипа, здесь име5 етс канал опорного шума (компаратор 4 и генератор 5), с которым сравниваетс преобразуемый параметр, В момент компенсации входного параметра сигналом цифроаналогового
0 преобразовател 7 средн частота срабатывани компараторов 2 и 4 становитс одинаковой, что может иметь место только в том случае, когда регистр фиксирует значение математи-
5 ческого ожидани входного параметра . При этом, если входной параметр посто нный, то производитс его стохастическое квантование; если .на 51 преобразуемый параметр наложена гармойй (ш.ска или аддитивна случайна помеха с нулевым средним и известным законом распределени (или обе помехи действуют однбврейен но),-то вли ние помех на pe3ynbTat преобразовани устран етс ; если на рходе преобразовател .эргодический случайный процесс, то определ етс его математическое ожидание . 8ь Таким образом, предлагаемое техническое решение, основанное на комдёнсации среднего значени входного параметра сигналом цифроаналогового преобразовател 7, определ емым посредством весового усреднени результатов сравнени входного параметра с опорным шумом, позвол ет повысить быстродействие и помехоустойчивость преобразовани , сохран высокую точность последнего ,
Claims (2)
1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий цифроаналоговый преобразователь, генератор импульсов, генератор шума, выход которого соединен с первым входом первого компаратора, отл и· чающийся тем, что, с целью повышения его быстродействия и помехоустойчивости, в него введены второй компаратор, блок задания шага, дешифратор, элемент И-НЕ, сумматор й регистр памяти, причем выход генератора импульсов соединен с первыми входами компараторов и входом блока задания шага, выходы которого через дешифратор соединены с первым входом регистра памяти и непосредственно - с первым входом сумматора, второй вход которого соединен с выходом первого компаратора и первым входом элемента И-НЕ, третий вход - с выходом второго компаратора и вторым входом элемента И-НЕ, выход которого соединен с вторым входом регистра памяти и первым входом цифроаналогового преобразователя, выход которого соединен с первым входом второго компаратора, а вторые входа - с выходами сумматора и третьими входами .регистра памяти, выходы которого соединены с четвертыми входами сумматора, а вторые входы первого и второго компараторов соединены соответственно с общей и входной ши нами преобразователя.
2. Преобразователь поп, 1, о тличающийся тем, что блок задания шага выполнен в виде постоянного запоминающего устройства.
>
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833580034A SU1129528A1 (ru) | 1983-04-18 | 1983-04-18 | Аналого-цифровой преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833580034A SU1129528A1 (ru) | 1983-04-18 | 1983-04-18 | Аналого-цифровой преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1129528A1 true SU1129528A1 (ru) | 1984-12-15 |
Family
ID=21059357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833580034A SU1129528A1 (ru) | 1983-04-18 | 1983-04-18 | Аналого-цифровой преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1129528A1 (ru) |
-
1983
- 1983-04-18 SU SU833580034A patent/SU1129528A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Федоров Р.Ф., Яковлев В.В., .Добрис Г.В, Стохастические преобразователи информации.Л., Машиностроение, 1978, с.-58-62, рис. 5. 2. Авторское свидетельство СССР № 488147, кл. G 01 R 13/02, 1973 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541105A (en) | Counting apparatus and method for frequency sampling | |
SU1129528A1 (ru) | Аналого-цифровой преобразователь | |
AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
RU2229138C1 (ru) | Измеритель параметров гармонических процессов | |
RU2174706C1 (ru) | Устройство для определения плотности распределения вероятностей случайного процесса | |
SU953590A1 (ru) | Преобразователь фазового сдвига в напр жение | |
JPH1028110A (ja) | 位相差測定回路 | |
US20030187596A1 (en) | Digital circuit for measuring the power of a signal | |
SU1206832A1 (ru) | Устройство усреднени | |
RU2255343C2 (ru) | Измеритель группового времени запаздывания | |
SU1179371A1 (ru) | Устройство дл измерени функций распределени мгновенной частоты случайных процессов | |
SU1649683A1 (ru) | Детектор частотно-манипулированного сигнала | |
SU1728857A2 (ru) | Многоканальное измерительное устройство | |
SU1483466A1 (ru) | Кусочно-линейный интерпол тор | |
SU1291887A1 (ru) | Устройство оценки амплитуды одиночного импульсного сигнала | |
SU1626177A1 (ru) | Устройство дл измерени частоты гармонического сигнала | |
Karnal et al. | A novel automatically synchronized ramp A/D converter | |
SU1092430A1 (ru) | Цифровой фазометр | |
SU1267615A1 (ru) | Стохастический аналого-цифровой преобразователь | |
SU1029091A1 (ru) | Стохастический преобразователь действующего значени напр жени | |
SU1208609A2 (ru) | Анализатор кодовых последовательностей импульсов | |
SU1698984A2 (ru) | Делитель частоты на п ть | |
SU1451722A1 (ru) | Коррелометр | |
SU1187099A1 (ru) | Устройство дл дискретной регулировки фазы | |
SU1608779A1 (ru) | Умножитель частоты |