SU982014A1 - Адаптивный вычислитель оценки математического ожидани - Google Patents
Адаптивный вычислитель оценки математического ожидани Download PDFInfo
- Publication number
- SU982014A1 SU982014A1 SU813299437A SU3299437A SU982014A1 SU 982014 A1 SU982014 A1 SU 982014A1 SU 813299437 A SU813299437 A SU 813299437A SU 3299437 A SU3299437 A SU 3299437A SU 982014 A1 SU982014 A1 SU 982014A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- key
- control
- combined
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
;54) АДАПТИВНЫЙ ВЫЧИСЛИТЕЛЬ ОЦЕНКИ МАТЕМАТИЧЕСКОГО ОЖИДАНИЯ
Изобретение относитс к вычислительной технике и может быть использовано , например, при автоматизации статистической обработки результатов измерений.
Известно устройство дл оценки математического ожидани , содержащее аналого-цифровой преобразователь, генератор импульсов опроса, два временных селектора, триггер, делитель частоты и счетчик импульсов ij.
Однако это устройство Не обеспечивает необходимой точности оценки, так как объем выборки рстаетс посто нным дл всего диапазона изменени оцениваемого параметра.
Наиболее близким по технической сущности к предлагаемому вл етс адаптивный вычислитель оценки математического ожидани , содержащий источник чисел выборки, счетчик, первый регистр, ключи, два блока элементов И, формирователь управл ющих сигналов и сумматор, подключенный информационными входами к разр дным выходам источника чисел выборки, управл ющий выход которого соединен с первым управл ющим входом сумматора и с первым входом формировател управл ющих сигналов, подключенного первым выходом к управл ющему входу источника чисел выборки и к четному входу счетчика , выходца которого соединены со входами второго блока элементов И, выход которого подключен к первому входу первого ключа, второй вход которого соединен с выходом первого блока элементов И, информационные входы которого объединены с информа10 ционны11да входами первого регистра и подключены к выходам сумматора, выход второго ключа соединен со вторым входом формировател управл ющих сигналов , первый управл ющий вход первого
15 регистра соединен с третьим входом формировател управл ющих, сигналов {J2j,
Недостаток этого устройства сое- тоит в его невысокой точности, что
20 обусловлено тем, что в этом устройстве объем выборки п чисел х определ етс автоматически в зависимости от истинного значени измер емой величины а (здесь , где Д - не25 зависимые одинаково распределенные случайные величины с нулевым средним
и дисперсией 0
представл ющие
собой случайные ошибки измерений)
согласно следующим услови м:
30
А) Число п имеет вид п 2, k О ; IB) Xi ft ТГ. (здесь 2 - регулируе . ь«й параметр устройства). В результа те оказываетс , что п л --а ( с превышением, порождаемым выполне1нием услови А), т.е. объем выборки обратно пропорционален (с указанным превышением) измер емой величине. Однако, как показывает анализ, дл получени строго посто нной относительной погрешности во всем диапазоне (а ,.a,i) возможных значений а функ циональна зависимость ) должна быть иной. Пусть относительна ошибка оцениваетс величиной f{a)3Sp,/a,(2) где ( J - дисперси величины, Д а-1н|и, or где Гц Требование (a). у г Явокл1: с учетом (2) к формуле эо с , эег (;-) т.е. объем.выборки должен быть обрат но пропорционален не самой величине а, как это реализует прототип, а ее квадрату. Следовательно, хот данное устройство дает гораздо лучшие результаты , чем устройства, в которых объем выборки вообще не зависит от измер емой величины, оно все же не обеспечивает посто нства относительной по.грешности во всем диапазоне возможных значений а. Цель изобретени - повышение точности устройства. Дл достижени поставленной цели в адаптивный вычислитель оцейки мате матического ожидани , содержащий источник чисел выборки, разр дные выходы которого подключены к информационным входам сумматора, первый управл ющий вход которого объединен с первым входом формировател управл ющих сигналов и соединен с управл ю щим выходом источника чисел выборки управл ющий вход которого объединен со счетным входом счетчика .и подключен к первому выходу формировател управл ющих сигналов, второй выход формировател управл кнцих сигналов соединен с управл ющим входом перво блока элементов И, информационные входы которого объединены с информа ционными входами первого регистра и подключены к информационным выходам сумматора, выход первого блока элементов И соединен с первым входом первого ключа, второй вход которого подключен к выходу второго блока эл ментов И, входы которого соединены с разр}вдными выходами счетчика, упавл ющий вход счетчика объединен со вторым управл ющи входом сумматора и подключен к третьему выходу формировател управл ющих сигналов, четвертый выход которого соединен с первыми входами второго и третьего ключей , выход второго ключа подключен ко второму входу формировател управл ющих сигналов, выход третьего ключа соединен с первым управл ющим входом первого регистра, введены второй ре гистр и цифровой нуль-орган, при этом перва группа информационных входов цифрового нуль-органа объединена с соответствующими информационными входами второго регистра и подключена к разр дным выходам счетчика, втора группа информационных входов цифрового нуль-органа соединена с информационными выходами второго регистра , первый управл ющий вход которого объединен с третьим входом фор-мировател управл ющих сигналов и подключен к выходу первого ключа, второй управл ющий вход первого регистра объединен с четвертым входом формировател управл ющих сигналов и соединен с выходом цифрового нульоргана , управл ющий вход которого подключен к п тому выходу формировател управл ющих сигналов, шестой выход которого соединен со вторым управл ющим входом второго регистра, единичный и нулевой выходы младшего разр да которого подключены соответственно ко вторым входам второго и третьего ключей. Кроме того, формирователь управл ющих сигналов содержит генератор тактовых импульсов, генератор периодических импульсов, два триггера, четыре ключа, четыре элемента ИЛИ, четыре элемента задержки, три элемента И, при этом выход первого элемента задержки подключен ко входам второго и третьего элементов задержки и к первому входу первого ключа, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого объединен с первым входом второго элемента И, с первым входом второго ключа и подключен к нулевому выходу второго триггера, единичный выход которого роединен с первым входом третьего элемента И, второй вход которого объединен со вторым входом второго.элемента И и подключен к нулевому выходу первого триггера, выход второго элемента И соединен со вторым входом первого ключа, выход которого вл етс вторым выходом формировател , вход первого элемента задержки вл етс первым входом формировател , выход первого элемента ИЛИ соединен с единичным входом первого триггера, нулевой вход которого подключен к выходу второго элемента ИЛИ, первый вход которого объединен с первым входом третьего элемента ИЛИ и вл етс вт рым входом и третьим выходом формир вател , выход второго элемента заде ки соединен со вторым входом второг ключа, выход которого подключен к первому входу четвертого элемента ИЛ выход которого вл етс первым выхо 1дом формировател , второй вход четвертого элемента ИЛИ объединен с пе вым входом первого элементаИЛИ, с единичным входом второго триггера и соединен с выходом генератора такто вых импульсов, второй вход второго элемента ИЛИ вл етс третьим входо формировател , второй вход первого элемента ИЛИ объединен со йторым входом третьего элемента ИЛИ и вл етс четвертым входом формировател выход третьего элемен.а задержки под ключен к первому входу третьего клю ча, второй вход которого соединен с выходом первого элемента И, выход третьего элемента И подключен к пер вому входу четвертого ключа, второй вход которого соединен с выходом ге нератора периодических импульсов, выход четвертого ключа подключен ко входу четвертого элемента задержки и вл етс четвертым выходом формировател , выход третьего ключа вл етс п тым выходом формировател , выход четвертого элемента задержки вл етс шестым выходом формировател . На фиг.1 приведена блок-схема вычислител J на фиг.2 - пример построени генератора импульсов. Вычислитель содержит источник чисел выборки 1, сумматор 2, первый регистр 3, формирователь управл ющих сигналов 4, счетчик 5, первый и второй блоки элементов И 6 и 7, второй регистр 8, цифровой нуль-орган 9, первый, второй и третий ключи 10, 1 и 12 соответственно. Формирователь управл ющих сигналов содержит генератор тактовых импульсов (кнопка пуска) 13, триггеры 14 и 15, ключи 16-19, генератор периодических импульсов 20, элементы И 21, 22 и 23, элементы ИЛИ 24-27, эле менты задержки 28-31. Работа формировател достаточно очевидна из блок-схемы и описани его функций, следует указать лишь состо ни Т и Т триггеров 14 и 15 в различных режимах соответственно работы: Исходное ,. , состо ние Т.1, , Режим А , , Режим н , . Режим Д Источник чисел выборКи 1 после каждого импульса, подаваемого на его запускающий (управл ющий) вход, соединенный с первым выходом формировател 4, формирует на своих разр дных потенциальных выходах число х выборки ( i 1 , 2) в двоичном коде. После окончани формировани числа возникает импульс на управл ющем выходе источника, соединенном с первым входом формировател 4. В качестве источника чисел выборки может служить, например, цифровой измерительный прибор, преобразователь аналог - код и т.п., I Сумматор 2 - это обычный двоичный сумматор с потенциальными входами и выходами. После импульса, поступающего на его первый управл ющий вход, соединенный с управл ющим выходом источника чисел выборки 1, сумматор прибавл ет к своему содержимому число , присутствующее в это врем на выходах источника 1. Он вычисл ет величину . Регистр 3 вл етс сдвиговым регистром . Импульс, поступающий на его первый управл ющий вход с выхода цифрового нуль-органа 9, помещает в регистр 3 число SM , наход щеес в это врем в сумматоре 2. Импульс, поступающий на первый управл ющий вход с выхода третьего ключа 12, сдвигает содержимое регистра на два разр да в сторону младших разр дов (в этом его отличие от регистра 3 прототипа). Регистр 3 служит дл приема величины 31и и делени ее на число путем k сдвигов на два разр да кгиждый в сторону младших разр дов. Выход регистра 3 вл етс выходом вычислител . Формирователь управл ющих сигналов 4 выполнен многорежимным, управл емым. В исходном состо нии импульсы на его выходах отсутствуют, после пуска возникает один импульс на первом выходе и генератор переходит в режим Д (адаптации) - определени необходимой величины п. В этом режиме, получа импульс на первый вход, формирователь формирует импульс на втором выходе и затем, спуст некоторое врем , очередной импульс на первом выходе (если он раньше не переведен в другой режим, в котором этот импульс уже не формируетс ) . Получив импульс на третий вход свидетельствующий об окончании работы в режиме А , т.е. о том, что величина -frT определена, формирователь переходит в режим Н (накоплени ), отличающийс от предыдущего тем, что вместо импульсов на втором выходе начинают по вл тьс (с некоторой задержкой ) импульсы на п том выходе. После получени импульса на четвертом входе, свидетельствующего об окончании работы в режиме Н г т.е. о
том, что величина 2, определена, формирователь переходит в режим Д (деление ) . В этом режиме импульсы фиксированной частоты генерируютс только на четвертом и шестом выходах.
импульс на второй вход,. свидетельствуюгдий об окончании работ в режиме Д (т.е. о том, что оценка вычислена), формирователь формирует импульс на третьем выходе и возвращаетс в исходное состо ние.
Устройство р.аботает следующим об|разом .
В исходном состо нии сумматор 2, регистры 3 и 8 и счетчик 5 установлены в нуль, импульсы на выходах формировател 4 отсутствуют. Число Х выбранное из соображений требуемой точности, установлено на блоке элементов И 7 (например, если относительна погрешность определ етс согласно формуле (1), то выбирают
z -Vc/ад,
т.е. число должно быть таким, чтобы при максимальном значении вели чины а величина ( ) была равн минимальному значению п, обеспечивающему заданную относительную точность ) ;
После запуска формировател 4 он генерирует импульс на первом выходе, в результате на счетчике 5 фиксируетс единица, источник чисел выборки 1 формирует число х, передает его в сумматор 2 и сообщает о- завершении этих действий формирователю 4 импульсом , подаваемым на его первый вход. Получив импульс на первый вкод формирователь 4 в дальнейшем формирует по одному импульсу на первом и втором выходах, и этот цикл повтор етс до тех пор, пока увеличивающеес с ростом i число Vi , фиксируемое сумматором 2, не начнет удовлетвор ть условию 51vi7/5. После этого блок элементов И 7 начнет пропускать на -первый вход первого ключа 10 импульсы со второго выхода формировател 4
Как только число, фиксируемое счетчиком 5, примет вид , ключ 10 откроетс и теперь очередной импульс со второго выхода формировател 4, пройд через блок 7 и ключ 10, поступит на первый управл ющий вход второго регистра 8 и на третий вход формировател 4. Регистр 8 зафиксирует число m , содержащеес при этом в счетчике 5, формирователь 4 перейдет в режим Н.
Если , то первый же импульс с п того выхода формировател 4 прохолит через цифровой нуль-орган 9 и поступает, во-первых, на второй управл ющий вход регистра 3, передава в него содержимое 2 сумматора 2, и, во-вторых, на четвертый вход формировател 4, который переходит в режим Д, формиру импульс на четвертом выходе, а затем - на шестом выходе. Поскольку в рассматриваемом случае т 2, ключ 11 открыт, а ключ 12 закрыт , и импульс с четвертого выхода формировател 4 поступает на второй, вход генератора 4. Получив этот импульс , генератор 4 формирует импульс на третьем выходе и возвращаетс в исходное состо ние. В этом случае а х и, следовательно, оценка (3) вычислена. Импульс с третьего выхода формировател 4 установит в нуль сум1матор 2 и счетчик 5.
Цифровой нуль-орган 9 пропускает на выход импульс, поступающий на его управл ющий вход с п того выхода формировател 4 только в том случае если кодовые комбинации, поступающие на первую и вторую группы его информационных входов, соединенных соответственно с выходами счетчика 5 и с выходами регистра 8, совпадают. Существенно , что втора группа входов соединена особым способом: выход i-r разр да регистра 8 соединен со входо 2i-ro разр да нуль-органа 9 (,1, 2,...), на входы остальных его разр дов подан нулевой сигнал. В результате такого соединени совпадение кодовых комбинаций на обеих группах входов нуль-органа 9 {представл ющего собой, по сути, блок элементов совпадени ) означает, что число, содержащеес в счетчике 5, равно квадрату числа, содержащегос в регистре 8.
Если величина m, при которой по вл етс импульс на выходе ключа 10, больше 1, т.е. т 2, k7 О, работа в режиме Н продолжаетс до тех пор, пока не совпадут кодовые комбинации на обеих группах входов цифрового нуль-органа 9, т.е. пока не выполнено условие (2/a) , т.е. условие (4) с запасом, обусловленным
округлением m до числа вида 2 . t
При выполнении этого услови импульс с выхода нуль-органа 9 передает величину Ху, в регистр 3 и переводит , формирователь 4 в режим Д. В этом режиме каждый импульс с четвертого выхода сдвигает содержимое регистра 3 на два разр да, а каждый импульс с шестого выхода - содержимое регистра 8 на один разр д в сторону младших разр дов (поскольку то ключ 11 закрыт, а ключ 12 открыт) После того, как с шестого выхода формировател 4 поступит К-1 импульс в регистре 8 окажетс зафиксированно единица в младшем разр де, т.е. ключ 11 откроетс , а ключ 12 закроетс , и очередной импульс с четвертого выхода формировател 4 поступит на его второй вход, свидетельству об
окончании вычислени оценки (3). В регистре 3 зафиксируетс число Zwifvi/ где n () , что и требуетс согласно (4),
Относительна погрешность вычислител существенно меньше зависит от оцениваемого значени , чем у известных устройств, остава сь практически посто нной во всем его диапазоне, что позвол ет повысить качество управлени в стохастических системах широкого класса и получить благодар этому положительный экономический эффект.
Claims (2)
1. Адаптивный вычислитель оценки математического ожидани , содержащий источник чисел выборки, разр дные выходы которого подключены к информационным входам сумматора, первый управл ющий вход которого объединен С nepBiflM входом формировател управл ющих сигналов и соединен с управл ющим выходом источника чисел выборки, управл ющий вход которого объединен со счетным входом счетчика и подключен к первому выходу формировател управл ющих сигналов, второй выход формировател управл ющих сигналов соединен с управл кнцим входом первого блока элементов И, информационные входы которого объединены с информационными входами первого регистра и подключены к информационным выходам сумматора, выход первого блока элементов И соединен с первым входом первого ключа, второй вход которого подключен к выходу второго блока элементов И, входы которого соединены с раэр5вдными вь1хода1ми счетчика, управл ющий вход счетчика объединен со вторым управл ющим входом сумматора и подключен к третьему выходу формировател управл ющих сигналов, четвертый выход которого соединен с первыми входами второго и третьего ключей , выход второго ключа подключен ко второму входу формировател управл ющих сигналов, выход третьего ключа соединен с первым управл ющим входом первого регистра, о т л и ч а Ъщ и и с тем, что, с целью повышени точности, в него введены второй регистр и цифровой нуль-орган, при этом перва группа информационных входов цифрового нуль-органа объединена с соответствующими информационными входами второго регистра и подключена к разр дным выходам счетчика втора группа информационных входов цифрового нуль-органа соединена с информационными выходами второго регистра , первый управл ющий вход которого объединён с третьим входом формировател управл ющих сигналов и
подключен к выходу первого ключа, второй управл ющий вход первого регистра объединен с четвертым входом формировател управл ющих сигналов и соединен с выходом цифрового нульоргана , управл ющий вход которого подключен к п тому выходу формировател управл ющих сигналов, шестой выход которого соединен со вторым управл ющим входом второго регистра,
0 единичный и нулевой выходы младшего разр да которого подключены соответственно ко вторым входам.второго и
третьего ключей. I
2. Вычислитель поп.1, о т л и 5 чающийс тем, что формирователь управл ющих сигналов содержит генератор тактовых импульсов, генеЬатор периодических импульсов, два триггера, четыре ключа, четыре эле0 мента ИЛИ, четыре элемента задержки/ три элемента И, при этом выход первого элемента задержки подключен ко входам второго и третьего элементов : задержки и к первому входу первого
5 ключа, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого объединен с первым входом вторюго элемента И, с первым входом второго
0 ключа и подключен к нулево1игу выходу второго триггера, единичный выход которого соединен с первым входом третьего элемента И, второй вход которого объединен со вторым входом
5 второго элемента И и подключен к ну левому Выходу первого триггера, выход второго элемента И соединен со вторым входом первого ключа, выход которого вл етс вторым выходом формировател , вход первого элемента
0 задержки вл етс первым входом формировател , выход первого элеменгта ИЛИ соединен с единичным входом первого триггера, нулевой вход которого подключен к выходу второго эле5 мента ИЛИ, первый вход которого объединен с первым входом третьего элемента ИЛИ и вл етс вторым входом и третьим выходом формировател , выход второго элемента задержки соединен
0 со вторым входом второго ключа, выход которого подключен к первому входу четвертого элемента ИЛИ, выход которого вл етс первым выходом формировател , второй вход четвертого эле5 мента ИЛИ объединен с первым входом первого элемента ИЛИ, с единичным входом второго триггера и соединен с выходом генератора тактовых импульсов, второй вход второго элемента ИЛИ в0 л етс третьим входом формировател , второй вход первого элемента ИЛИ объединен со вторым входом третьего элемента ИЛИ и вл етс четвертым входом формировател , выход третьего
5 элемента задержки подключен к гервому
входу третьего ключа, второй вход которого соединен с выходом первого элемента И, выход третьего элемента И подключен к первому входу четвертого ключа, второй вход которого соединен с-выходом генератора периодических импульсов, выход четвертого ключа подключен ко входу четвертого элемента задержки и вл етс четвертым выходом формировател , выход третьего ключа вл етс п тым выходом
формировател , выход четвертого элемента задержки вл етс шестым выходом формировател .
Источники информации, прин тые во внимание при экспертизе
1.Мирский Г.Я.Аппаратурное определение характеристик случайных процессов . М., Энерги , 1972, с. 54.
2.Авторское свидетельство СССР № 674036, кл. G 06 F 15/36, 1979 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813299437A SU982014A1 (ru) | 1981-06-15 | 1981-06-15 | Адаптивный вычислитель оценки математического ожидани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813299437A SU982014A1 (ru) | 1981-06-15 | 1981-06-15 | Адаптивный вычислитель оценки математического ожидани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU982014A1 true SU982014A1 (ru) | 1982-12-15 |
Family
ID=20962379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813299437A SU982014A1 (ru) | 1981-06-15 | 1981-06-15 | Адаптивный вычислитель оценки математического ожидани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU982014A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2761500C1 (ru) * | 2021-01-26 | 2021-12-08 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вероятностное устройство вычисления математического ожидания |
-
1981
- 1981-06-15 SU SU813299437A patent/SU982014A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2761500C1 (ru) * | 2021-01-26 | 2021-12-08 | Федеральное государственное бюджетное военное образовательное учреждение высшего образования "Черноморское высшее военно-морское ордена Красной Звезды училище имени П.С. Нахимова" Министерства обороны Российской Федерации | Вероятностное устройство вычисления математического ожидания |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU982014A1 (ru) | Адаптивный вычислитель оценки математического ожидани | |
SU932502A1 (ru) | Вычислитель оценки математического ожидани случайного процесса | |
SU1472831A1 (ru) | Цифровой одноканальный инфранизкочастотный фазометр | |
SU888111A1 (ru) | Синусно-косинусный функциональный преобразователь | |
SU924859A1 (ru) | Преобразователь частоты в код | |
SU959104A1 (ru) | Устройство дл определени условного математического ожидани | |
SU1198537A1 (ru) | Измеритель моментов | |
SU892410A1 (ru) | Цифровой измеритель частотно-временных параметров электрических сигналов | |
SU1300510A2 (ru) | Устройство дл определени веро тностных характеристик фазы случайного процесса | |
SU798831A1 (ru) | Умножитель частоты | |
SU1642479A1 (ru) | Устройство дл определени характеристик случайного процесса | |
SU690341A1 (ru) | Устройство дл измерени мощности и ускорени на валу | |
SU1105826A1 (ru) | Цифровой инфранизкочастотный фазометр-частотомер | |
SU738128A1 (ru) | Умножитель частоты следовани периодических сигналов | |
SU705457A1 (ru) | Веро тностный коррелометр | |
SU1164889A1 (ru) | Преобразователь частота-код | |
SU951322A1 (ru) | Статистический анализатор дл определени количества информации | |
SU746548A1 (ru) | Рекуррентный вычислитель оценки математического ожидани | |
SU984031A1 (ru) | Преобразователь кода в частоту | |
SU809146A1 (ru) | Устройство дл сопр жени | |
SU830373A1 (ru) | Устройство дл сравнени чисел | |
SU1257555A1 (ru) | Цифровой след щий фазометр | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
SU943598A1 (ru) | Цифровой коррел ционный фазометр | |
SU429426A1 (ru) | Устройство для определения корреляционной функции |